JPWO2014178094A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JPWO2014178094A1
JPWO2014178094A1 JP2014541459A JP2014541459A JPWO2014178094A1 JP WO2014178094 A1 JPWO2014178094 A1 JP WO2014178094A1 JP 2014541459 A JP2014541459 A JP 2014541459A JP 2014541459 A JP2014541459 A JP 2014541459A JP WO2014178094 A1 JPWO2014178094 A1 JP WO2014178094A1
Authority
JP
Japan
Prior art keywords
trench
substrate
angle
semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014541459A
Other languages
English (en)
Other versions
JP5649152B1 (ja
Inventor
努 清澤
努 清澤
和宏 香川
和宏 香川
康行 柳瀬
康行 柳瀬
空田　晴之
晴之 空田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2014541459A priority Critical patent/JP5649152B1/ja
Application granted granted Critical
Publication of JP5649152B1 publication Critical patent/JP5649152B1/ja
Publication of JPWO2014178094A1 publication Critical patent/JPWO2014178094A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

オフ角を有する基板と、基板の主面上に配置され、ｎ型のドリフト領域を含み、底部がドリフト領域に位置するトレンチを有するＳｉＣ層と、ＳｉＣ層におけるトレンチの内部に配置されたゲート電極とを備えている。ＳｉＣ層おけるトレンチは、基板の主面に対する法線方向と基板のｃ軸方向とに対して平行な断面において、オフ方向側の第１の側壁のうち少なくとも一部が基板の主面に対してなす第１の角が鈍角であり、第１の側壁に対向する第２の側壁のうち少なくとも一部が基板の主面に対してなす第２の角が鋭角である。

Description

本開示は、半導体装置及びその製造方法に関し、特に、高耐圧且つ大電流用に使用される半導体装置及びその製造方法に関する。
炭化珪素（ＳｉＣ）は、珪素（シリコン：Ｓｉ）と比べてバンドギャップが大きく、絶縁破壊電界強度が高いことなどから、次世代の低損失パワーデバイス等への応用が期待される半導体材料である。ＳｉＣは、立方晶系の３Ｃ−ＳｉＣ、六方晶系の６Ｈ−ＳｉＣ及び４Ｈ−ＳｉＣ等の、多くのポリタイプを有する。
ＳｉＣを用いたパワーデバイスの代表的なスイッチング素子として、金属−絶縁体−半導体電界効果トランジスタ（Metal Insulator Semiconductor Field Effect Transistor、以下、ＭＩＳＦＥＴと略称する。）又は金属−半導体電界効果トランジスタ（Metal Semiconductor Field Effect Transistor、以下、ＭＥＳＦＥＴと略称する。）等の電界効果トランジスタがある。
このようなスイッチング素子においては、ゲート電極とソース電極との間に印加される電圧によって、数Ａ（アンペア）以上のドレイン電流が流れるオン状態と、ドレイン電流が０となるオフ状態とを切り替えることができる。また、オフ状態の際には、数百Ｖ（ボルト）以上の高耐圧を実現できる。
ＭＩＳＦＥＴ等のパワーデバイスにおいて、さらなる大電流を流すには、デバイス集積度を高くすることが有効である。このため、従来のプレーナゲート構造に代わる構造として、トレンチゲート構造を有する縦型パワーＭＩＳＦＥＴが提案されている。トレンチゲート構造を有するＭＩＳＦＥＴにおいては、半導体層に形成されたトレンチの側壁部分にチャネル領域が形成されるため、単位セルの面積を小さくすることできる。その結果、デバイスの集積度を向上することができる。
特許文献１には、オフ角が０．３°以上且つ４°未満、好ましくは１°以下の低オフ角基板を用いることによって、トレンチの両側壁の面方位のずれを抑制する方法が開示されている。
特許文献２には、オフ方向に対して内角が３０°となる方向にトレンチを形成することにより、実効的なオフ角を２分の１程度に抑制する方法が開示されている。
特開２０１１−１００９６７号公報 特開２０１２−１４６９２１号公報
しかしながら、上記従来の方法では、所望のオフ角を有する基板を採用することと、トレンチの両側壁におけるキャリアのチャネル移動度を向上させることとを両立させることが困難な場合がある。
以上に鑑み、本開示は、所望のオフ角を有する基板を用いた半導体装置において、チャネル領域であるトレンチの側壁部分におけるキャリアのチャネル移動度を改善してオン抵抗を低減できるようにすることを目的とする。
前記の目的を達成するため、本開示に係る半導体装置の一態様は、オフ角を有する基板と、基板の主面上に配置され、第１導電型の第１の半導体領域を含み、底部が第１の半導体領域に位置するトレンチを有する半導体層と、半導体層におけるトレンチの内部に配置されたゲート電極とを備え、半導体層におけるトレンチは、基板の主面に対する法線方向と基板のｃ軸方向とに対して平行な断面において、オフ方向側の第１の側壁のうち少なくとも一部が基板の主面に対してなす第１の角が鈍角であり、第１の側壁に対向する第２の側壁のうち少なくとも一部が基板の主面に対してなす第２の角が鋭角である。
また、本開示に係る半導体装置の製造方法の一態様は、オフ角を有する基板の主面上に、第１導電型の第１の半導体領域を含む半導体層を形成する工程と、半導体層に、底部が第１の半導体領域に達するトレンチを形成する工程と、トレンチを形成した後に、半導体層に対してアニール処理を行う工程とを備え、アニール処理を行う工程において、半導体層におけるトレンチの上部コーナ部の上面を、トレンチの内側に向かって下方に傾斜させ、且つ、トレンチの側壁のうち、基板の主面に対する法線方向と基板のｃ軸方向とに対して平行な断面におけるオフ方向側の第１の側壁を所定の面方位に近づくように矯正することにより、その断面において、第１の側壁のうち少なくとも一部が基板の主面に対してなす第１の角が鈍角となり、第１の側壁に対向する第２の側壁のうち少なくとも一部が基板の主面に対してなす第２の角が鋭角となる。
本開示に係る半導体装置及びその製造方法によると、所望のオフ角を有する基板を用いたトレンチ型の半導体装置において、チャネル領域を構成するトレンチの側壁部分におけるキャリアのチャネル移動度が改善されてオン抵抗を低減することができる。
図１（ａ）及び図１（ｂ）は一実施形態に係る半導体装置を模式的に示し、図１（ａ）は図１（ｂ）のＩａ−Ｉａ線における断面図であり、図１（ｂ）は平面図である。 図２（ａ）及び図２（ｂ）は一実施形態に係る半導体装置の製造方法を示す模式的な工程順の断面図である。 図３（ａ）及び図３（ｂ）は一実施形態に係る半導体装置の製造方法を示す模式的な工程順の断面図である。 図４（ａ）及び図４（ｂ）は一実施形態に係る半導体装置の製造方法を示す模式的な工程順の断面図である。 図５（ａ）は一実施形態に係る半導体装置の製造方法の一変形例を示す模式的な断面図である。図５（ｂ）は一実施形態に係る半導体装置の製造方法の一変形例によって形成されたトレンチを有する基板を示す断面図である。 図６（ａ）〜図６（ｃ）は一実施例であって、アニール処理によるトレンチの側壁の形状変化を示す断面の走査型電子顕微鏡（Scanning Electron Microscope：ＳＥＭ）写真である。 図７（ａ）及び図７（ｂ）は一実施形態の第１変形例に係る半導体装置を模式的に示し、図７（ａ）は図７（ｂ）のVIIａ−VIIａ線における断面図であり、図７（ｂ）は平面図である。 図８（ａ）及び図８（ｂ）は一実施形態の第２変形例に係る半導体装置を模式的に示し、図８（ａ）は図８（ｂ）のVIIIａ−VIIIａ線における断面図であり、図８（ｂ）は平面図である。 図９（ａ）〜図９（ｃ）は半導体装置を構成する基板に設定されるオフ角のオフ方向と、トレンチのチャネル面の面方位との関係の一例を模式的に示し、図９（ａ）はトレンチが設けられた半導体層（ＳｉＣ層）の平面図であり、図９（ｂ）は結晶構造における結晶方向を示す模式図であり、図９（ｃ）は図９（ａ）のIXｃ−IXｃ線における拡大断面図であり、図９（ｄ）は半導体層（ＳｉＣ層）の主面の法線方向、ｃ軸方向及びオフ方向を示す図である。 図１０（ａ）〜図１０（ｃ）は半導体装置を構成する基板に設定されるオフ角のオフ方向と、トレンチのチャネル面の面方位との他の関係を模式的に示し、図１０（ａ）はトレンチが設けられた半導体層（ＳｉＣ層）の平面図であり、図１０（ｂ）は結晶構造における結晶方向を示す模式図であり、図１０（ｃ）は図１０（ａ）のＸｃ−Ｘｃ線における拡大断面図であり、図１０（ｄ）は半導体層（ＳｉＣ層）の主面の法線方向、ｃ軸方向及びオフ方向を示す図である。 エピタキシャル成長工程におけるステップフロー（原子ステップ）成長の進行方向と、オフ角上流及びオフ角下流を説明するための模式的な拡大断面図である。
（本発明に至った経緯）
本発明者らは、トレンチゲート構造を有する縦型ＭＩＳＦＥＴ（以下、トレンチ型ＭＩＳＦＥＴと略称する。）である典型的な半導体装置について検討を行った。
典型的な半導体装置においては、ＳｉＣ基板の上に、ｎ型のドリフト領域及びｐ型のボディ領域を含むＳｉＣ層が形成され、ボディ領域の上部の一部分にｎ型のソース領域が形成されている。また、ＳｉＣ層には、ソース領域及びボディ領域を貫通するトレンチと、該トレンチの側壁及び底部を覆うゲート絶縁膜と、トレンチのゲート絶縁膜上に埋め込まれたゲート電極とが形成されている。
ＳｉＣ基板には、例えば、ＳｉＣ層を安定してエピタキシャル成長する目的で、（０００１）面に対して＜１１−２０＞方向に４°から８°程度のオフ角を有する面を主面としたオフ角付きＳｉＣ基板が用いられる。なお、本明細書において、面方位におけるミラー指数及び結晶軸における指数に付した符号「−」は、該符号に続く一指数の反転を便宜上表している。
トレンチは、該トレンチの側壁部分にキャリアのチャネル移動度が優れる｛１１−２０｝面が形成されるように、例えば平面ストライプ状に形成される。
また、オフ角を有するＳｉＣ基板に、オフ方向と交差する方向に延びるトレンチを形成した場合は、トレンチの互いに対向する両側壁に同一の面方位を有する壁面を形成することはできない。例えば、結晶軸の＜１１−２０＞方向に対して４°のオフ角を有するＳｉＣ基板に、トレンチの側壁のテーパ角が基板の主面に対して８６°のトレンチを形成した場合は、オフ方向とは反対側の側壁（第２の側壁）には、面方位の｛１１−２０｝面を得ることができる。これに対し、オフ方向側の側壁（第１の側壁）には、｛１１−２０｝面であるジャスト面から８°だけずれた面が形成される。この面方位のずれが、トレンチ型ＭＩＳＦＥＴのオン抵抗に悪影響を与える場合がある。なお、本明細書においては、半導体層に現れる面方位と同一の面をジャスト面と呼ぶ場合がある。
具体的には、トレンチの第２の側壁のキャリアのチャネル移動度を１とすると、面方位がずれた第１の側壁のキャリアのチャネル移動度は０．３程度と大幅に低下してしまう。このため、トレンチ型ＭＩＳＦＥＴにおけるオン抵抗が増大して、半導体装置の性能を十分に引き出すことができない。トレンチ側壁におけるキャリアのチャネル移動度を十分に引き出すには、｛１１−２０｝ジャスト面からの面方位のずれを低減することが望まれる。
すなわち、安定したエピタキシャル成長を得ることと、トレンチの両側壁におけるキャリアのチャネル移動度を向上させることとの間にトレードオフの関係が存在するため、それらを両立させることが困難となる。
本発明者は、当該課題に対して鋭意検討を行い、以下に説明するような半導体装置を着想した。
（実施形態の概要）
一実施形態に係る半導体装置は、オフ角を有する基板と、基板の主面上に配置され、第１導電型の第１の半導体領域を含み、底部が第１の半導体領域に位置するトレンチを有する半導体層と、半導体層におけるトレンチの内部に配置されたゲート電極とを備え、半導体層におけるトレンチは、基板の主面に対する法線方向と基板のｃ軸方向とに対して平行な断面において、オフ方向側の第１の側壁のうち少なくとも一部が基板の主面に対してなす第１の角が鈍角であり、第１の側壁に対向する第２の側壁のうち少なくとも一部が基板の主面に対してなす第２の角が鋭角である。
本半導体装置によると、半導体層におけるトレンチは、基板の主面に対する法線方向と基板のｃ軸方向とに対して平行な断面において、オフ方向側の第１の側壁のうち少なくとも一部が基板の主面に対してなす第１の角が鈍角であり、第１の側壁に対向する第２の側壁のうち少なくとも一部が基板の主面に対してなす第２の角が鋭角である。これにより、オフ角を有する基板を用いても、オフ方向で対向するトレンチの側壁部分におけるテーパ角の面方位のずれを改善することができる。このため、キャリアの良好なチャネル移動度を確保できるので、オン抵抗が小さい半導体装置を得ることができる。
一実施形態において、第１の側壁の少なくとも一部及び第２の側壁の少なくとも一部は共に、｛１１−２０｝面又は｛１−１００｝面に対する方位のずれがオフ角よりも小さくてもよい。
一実施形態において、半導体層におけるトレンチの上部コーナ部の上面は、トレンチの内側に向かって下方に傾斜していてもよい。
一実施形態に係る半導体装置は、半導体層におけるトレンチの側壁とゲート電極との間に配置されたゲート絶縁膜をさらに備え、半導体層は、第１の半導体領域であるドリフト領域と、ドリフト領域の上に配置された第２導電型のボディ領域と、ボディ領域の上部に配置された第１導電型の第２の半導体領域とを有し、トレンチは、第２の半導体領域及びボディ領域を貫通してドリフト領域に達しており、第１の側壁の少なくとも一部及び第２の側壁の少なくとも一部には、ボディ領域が配置されていてもよい。
この場合に、基板における半導体層と反対側の面上に配置されたドレイン電極と、第２の半導体領域上及びボディ領域上に配置されたソース電極とをさらに備え、第２の半導体領域はソース領域であり、基板は第１導電型を有していてもよい。
一実施形態において、半導体層におけるトレンチの第１の側壁の少なくとも一部及び第２の側壁の少なくとも一部は共に、｛１１−２０｝面又は｛１−１００｝面に対する方位のずれが４°以下であってもよい。
一実施形態において、ゲート絶縁膜を有している場合に、半導体層は、少なくともボディ領域とゲート絶縁膜との間に配置された第１導電型の半導体からなるチャネル層を含んでいてもよい。
この場合に、チャネル層は、第１の側壁上の厚さと第２の側壁上の厚さとが互いに異なっていてもよい。
一実施形態に係る半導体装置の製造方法は、オフ角を有する基板の主面上に、第１導電型の第１の半導体領域を含む半導体層を形成する工程と、半導体層に、底部が第１の半導体領域に達するトレンチを形成する工程と、トレンチを形成した後に、半導体層に対してアニール処理を行う工程とを備え、アニール処理を行う工程において、半導体層におけるトレンチの上部コーナ部の上面を、トレンチの内側に向かって下方に傾斜させ、且つ、トレンチの側壁のうち、基板の主面に対する法線方向と基板のｃ軸方向とに対して平行な断面におけるオフ方向側のトレンチの第１の側壁を、所定の面方位に近づくように矯正することにより、その断面において、第１の側壁のうち少なくとも一部が基板の主面に対してなす第１の角が鈍角となり、第１の側壁に対向する第２の側壁のうち少なくとも一部が基板の主面に対してなす第２の角が鋭角となる。
本半導体装置の製造方法によると、アニール処理を行う工程において、半導体層におけるトレンチの上部コーナ部の上面を、トレンチの内側に向かって下方に傾斜させ、且つトレンチの側壁のうち、基板の主面に対する法線方向と基板のｃ軸方向とに対して平行な断面におけるオフ方向側の第１の側壁を所定の面方位に近づくように矯正することにより、その断面において、第１の側壁のうち少なくとも一部が基板の主面に対してなす第１の角が鈍角となり、第１の側壁に対向する第２の側壁のうち少なくとも一部が基板の主面に対してなす第２の角が鋭角となる。これにより、オフ角を有する基板を用いても、オフ方向側で対向するトレンチの側壁部分におけるテーパ角の面方位のずれを改善することができる。このため、キャリアの良好なチャネル移動度を確保できるので、オン抵抗が小さい半導体装置を得ることができる。
一実施形態に係る半導体装置の製造方法は、アニール処理を行う工程よりも後に、トレンチの側壁を覆うようにゲート絶縁膜を形成する工程と、トレンチの内部のゲート絶縁膜の上にゲート電極を形成する工程とをさらに備え、半導体層は、第１の半導体領域であるドリフト領域と、ドリフト領域の上に形成された第２導電型のボディ領域と、ボディ領域の上部に形成された第１導電型の第２の半導体領域とを有しており、トレンチは、第２の半導体領域及びボディ領域を貫通してドリフト領域に達しており、第１の側壁の少なくとも一部及び第２の側壁の少なくとも一部には、ボディ領域が形成されてもよい。
この場合に、基板における半導体層と反対側の面上にドレイン電極を形成する工程と、第２の半導体領域及びボディ領域の上に跨がるようにソース電極を形成する工程とをさらに備え、第２の半導体領域はソース領域であり、基板は第１導電型を有していてもよい。
一実施形態に係る半導体装置の製造方法において、トレンチを形成する工程では、トレンチはドライエッチングによって形成され、当該ドライエッチングの際の電圧印加方向と基板のｃ軸方向とがなす角が、オフ角よりも小さくなるように設定されてもよい。
一実施形態に係る半導体装置の製造方法において、アニール処理は、不活性ガス雰囲気で行ってもよい。
一実施形態に係る半導体装置の製造方法において、アニール処理は、１５００℃以上且つ１６００℃以下で行ってもよい。
一実施形態に係る半導体装置の製造方法は、ゲート絶縁膜を形成する工程よりも前であって、アニール処理を行う工程よりも後に、トレンチの側壁上に、第１導電型の半導体からなるチャネル層を形成する工程をさらに備えていてもよい。
この場合に、チャネル層を形成する工程において、チャネル層は、トレンチの側壁部分におけるゲート絶縁膜とチャネル層との界面のうち、オフ方向で対向する面は、｛１１−２０｝面又は｛１−１００｝面に対する方位のずれが４°以下となるように形成してもよい。
一実施形態に係る半導体装置の製造方法において、ｃ軸方向は、＜０００１＞方向であり、オフ方向は、＜１１−２０＞方向又は＜１−１００＞方向であってもよい。
一実施形態に係る半導体装置の製造方法において、基板及び半導体層は、炭化珪素により構成されていてもよい。
（用語等の説明）
「オフ角」とは、基板の主面に対する法線と基板のｃ軸方向とがなす角を意味する。また、基板の主面と結晶面（ｃ軸に垂直な面）とがなす角をオフ角と呼ぶ場合もある。例えば、ｃ軸方向が＜０００１＞方向である場合、基板の主面と｛０００１｝面とがなす角もオフ角と呼ぶ。
「オフ方向」とは、基板の主面の法線ベクトルを結晶面（ｃ軸に垂直な面）に射影したときの射影ベクトルの方向を意味する。例えばｃ軸方向が＜０００１＞方向である場合、基板の主面の法線ベクトルを｛０００１｝面に射影したときの射影ベクトルの方向がオフ方向となる。
ここで、基板のオフ方向と、トレンチのチャネル面の面方位とについて、図９（ａ）〜図９（ｄ）及び図１０（ａ）〜図１０（ｄ）を用いて説明する。
図９（ａ）及び図９（ｂ）に示すように、ＳｉＣ層２の上部に、複数のトレンチ５が＜１−１００＞方向に延びるように、互いに間隔おいて平行に形成されている。図９（ｃ）及び図９（ｄ）に示すように、ＳｉＣ層２には、（０００１）面に対するオフ角θが＜１１−２０＞方向に設けられている。すなわち、複数のトレンチ５の延伸方向は、ＳｉＣ層２（基板）のオフ方向に対して直交する方向である。
また、図１０（ａ）〜図１０（ｄ）に示すように、複数のトレンチ５が＜１１−２０＞方向に延びるように形成され、且つ、基板のオフ角が＜１−１００＞方向に設定されている。
以下の実施形態においては、基板のオフ方向を＜１１−２０＞方向とする場合を説明する。但し、基板のオフ方向が＜１−１００＞方向の場合であってもよい。
次に、オフ角を有する結晶性基板に当該オフ角を引き継いで半導体層が形成される際の、オフ角上流とオフ角下流との用語について説明する。図１１は、（０００１）面に対してオフ角θを有する基板１上に半導体層２をステップフロー成長させる際の模式断面図を示している。このオフ角θを有する基板１の主面上にエピタキシャル成長する半導体層２は、原子ステップを形成するステップフロー成長モードによって、オフ方向に向かって成長が進行する。これを基板１又は半導体層２の主面の面内に沿って見た場合、図中の左側（上流側）から右側（下流側）に向かって半導体層２の成長が進行する。すなわち、（０００１）面が右肩上がりになるように断面を見た場合に、左側をオフ角上流とし、右側をオフ角下流とする。言い換えれば、オフ方向を基板の主面に射影したときの射影ベクトルの方向は、オフ角上流からオフ角下流へ向かう。なお、本明細書において、原子ステップとは、原子ステップが複数重なり合ったステップバンチング（step bunching）をも含む。
以下では、説明の簡便のため、トレンチの側壁を指定する際に、「オフ角上流側の側壁」又は「オフ角下流側の側壁」と呼ぶことがある。このとき、「オフ角下流側の側壁」は、基板の主面に対する法線方向と基板のｃ軸方向とに対して平行な断面を見た際の、オフ方向側の側壁（第１の側壁）を意味し、「オフ角上流側の側壁」は、同断面を見た際の、オフ方向とは反対側の側壁（第２の側壁）を意味する。
ところで、トレンチ型ＭＩＳＦＥＴの場合、チャネル領域は、トレンチが形成される半導体領域と該トレンチの側壁上に成膜されるゲート絶縁膜との界面近傍の半導体領域に形成される。従って、トレンチの側壁の面方位は、側壁部分におけるゲート絶縁膜と半導体領域との界面の面方位となる。以降、本明細書においては、トレンチの側壁部分におけるゲート絶縁膜と半導体領域との界面をＭＩＳ界面とも呼ぶことにする。
（一実施形態）
−半導体装置の構造−
以下、本実施形態に係る半導体装置について図１（ａ）及び図１（ｂ）を参照しながら説明する。
ＳｉＣ半導体装置の一例である半導体装置１００は、トレンチゲート構造を有するＳｉＣからなる金属−絶縁体−半導体電界効果トランジスタ（ＭＩＳＦＥＴ）であり、複数のユニットセルを有している。
図１（ａ）は半導体装置１００における１つのユニットセルと対応する断面構成を模式的に表している。図１（ｂ）は半導体装置１００におけるＳｉＣ層の表面において複数、ここでは３つのユニットセルが配列された平面構成の一例を模式的に表している。
図１（ｂ）においては、構成要素のうちの一部の図示を省略し、ボディ領域３、ソース領域４及びトレンチ５の配置を示している。なお、ここでは、トレンチ５を含むユニットセルの平面形状は長方形状としているが、該ユニットセルの平面形状は、長方形状に限られず、他の形状、例えば、正方形状又は多角形状等であってもよい。
図１（ａ）に示すように、本実施形態に係る半導体装置１００は、オフ角θを有する基板１を用いて形成されている。基板１は、例えばオフ角θを有する（０００１）Ｓｉ（シリコン）面を主面とする第１導電型（ｎ型）のＳｉＣからなる基板（単に、ＳｉＣ基板とも呼ぶ。）を用いることができる。但し、基板１はこれに限られず、Ｃ（炭素）面を主面とするＳｉＣ基板であってもよく、また、いずれのポリタイプ構造を有する基板であってもよい。ここでは、一例として、４Ｈ−ＳｉＣ基板を用いる。オフ角は、例えば（０００１）面に対して、オフ方向が＜１１−２０＞方向で且つオフ角が４°の基板を用いる。但し、オフ方向は＜１−１００＞方向でもよく、オフ角は８°又は２°でもよく、また、これ以外の角度であってもよい。
オフ角を有する基板１の主面上には、例えばエピタキシャル層であるＳｉＣ層２が形成されている。なお、基板１の内部に付した破線は、（０００１）ジャスト面を表している。
ＳｉＣ層２は、基板１の主面上に形成された第１導電型（ｎ型）のドリフト領域２ｄと、ドリフト領域２ｄ（第１の半導体領域）の上に形成された第２導電型（ｐ型）のボディ領域３と、ボディ領域３の上部に形成された第１導電型（ｎ型）のソース領域４（第２の半導体領域）とを有している。ここで、基板１の導電型は、第１導電型（ｎ型）であり、ドリフト領域２ｄよりも不純物濃度が高く設定されている。
図１（ａ）に示した例では、ソース領域４の下面及び側面は、ボディ領域３に囲まれている。なお、ＳｉＣ層２は、基板１の主面上にエピタキシャル成長により形成された半導体層であるが、エピタキシャル成長を用いずに、基板１の主面側の上部に、ｐ型の不純物イオンを注入することによってボディ領域３を形成し、また、ｎ型の不純物イオンを注入することによって、ソース領域４を形成してもよい。
ＳｉＣ層２には、Ｓｉ面である主面５２からソース領域４及びボディ領域３を貫通し、ドリフト領域２ｄに達するトレンチ５が設けられている。トレンチ５は、基板のオフ方向と交差するように形成されている。図１に示される例では、オフ方向は＜１１−２０＞方向である。
本実施形態においては、オフ角下流側（オフ方向側）のトレンチ側壁５Ｒと基板１の主面とがなす第１の角θ１と、オフ角上流側（オフ方向とは反対側）のトレンチ側壁５Ｌと基板１の主面とがなす第２の角θ２とが異なっている。より具体的には、第１の角θ１が第２の角θ２よりも大きい。なお、第１の角θ１とは、オフ方向側のトレンチ側壁と基板１の主面とがなす角のうち、トレンチ５の内部側でなく側壁を構成するＳｉＣ層２側を含む方の角、すなわちオフ方向側に開いた角に対応する。第２の角θ２とは、オフ方向とは反対側のトレンチ側壁と基板１の主面とがなす角のうち、トレンチ５の内部側でなく側壁を構成するＳｉＣ層２側を含む方の角、すなわちオフ方向側に開いた角の補角に対応する。
図１に示される例では、オフ角下流側のトレンチ側壁５Ｒが逆テーパ形状、オフ角上流側のトレンチ側壁５Ｌがテーパ形状となっているため、第１の角θ１が鈍角であり、第２の角θ２が鋭角となっている。また、オフ角下流側のトレンチ側壁５Ｒとオフ角上流側のトレンチ側壁５Ｌとが略平行に形成されているため、第１の角θ１の補角と第２の角θ２の角度が略等しい。
これにより、トレンチ５のオフ角上流側のトレンチ側壁５Ｌと、オフ角下流側のトレンチ側壁５Ｒとは、｛１１−２０｝ジャスト面からのずれが、例えば４°以下の面を有している。なお、ボディ領域３のトレンチ側壁５Ｌ、５Ｒにおけるキャリアのチャネル移動度を向上するという観点からは、２°以下であってよく、また、１°以下であってもよい。言い換えると、図１（ａ）に示すように、オフ角上流側のトレンチ側壁５Ｌと（０００１）ジャスト面との角度をθＬとし、オフ角下流側のトレンチ側壁５Ｒと（０００１）ジャスト面との角度をθＲとすると、角度θＬ、θＲは、８６°以上且つ９４°以下であってもよい。また、角度θＬ、θＲは、８８°以上且つ９２°以下であってもよく、８９°以上且つ９１°以下であってもよい。すなわち、角度θＬ、θＲの｛１１−２０｝ジャスト面からのずれは、４°以下であってもよく、２°以下であってもよく、また、１°以下であってもよい。また、第１の角θ１が鈍角でなくてもよく、第１の角θ１と第２の角θ２とが異なる角度の鋭角であってもよい。また、オフ角下流側のトレンチ側壁５Ｒとオフ角上流側のトレンチ側壁５Ｌとが略平行に形成されていなくてもよい。
また、オフ角下流側のトレンチ側壁５Ｒ（第１の側壁）の少なくとも一部、及びオフ角上流側のトレンチ側壁５Ｌ（第２の側壁）の少なくとも一部において、｛１１−２０｝ジャスト面に対する方位のずれは、共にオフ角を基準として、該オフ角よりも小さくてもよい。ここで、トレンチ側壁５Ｒの少なくとも一部及びトレンチ側壁５Ｌの少なくとも一部は、例えば、トレンチ側壁５Ｒ及びトレンチ側壁５Ｌにおけるボディ領域３に形成される領域であってもよい。
トレンチ５の上部コーナ部５Ｔは、トレンチの５の内側に向かって下方に傾斜している。トレンチ５内には、少なくともトレンチ５の側壁部分を覆うようにゲート絶縁膜８が形成されている。上述したように、ＭＩＳＦＥＴの場合、トレンチ５の側壁部分のうち、ボディ領域３におけるゲート絶縁膜８との界面（ＭＩＳ界面）の近傍領域がチャネル領域となる。ゲート絶縁膜８は、例えば、熱酸化により形成されたシリコン酸化膜又は窒素（Ｎ）を含むシリコン酸化膜等のいわゆる熱酸化膜であってもよく、また、堆積絶縁膜であってもよい。
トレンチ５の内側のゲート絶縁膜８上には、ゲート電極９が形成されている。ゲート電極９は、少なくともボディ領域３と対向する領域を覆うように形成されていればよい。ここでは、一例として、ゲート電極９がトレンチ５を埋め込むように形成されている。従って、ゲート電極９とＳｉＣ層２とは、ゲート絶縁膜８によって絶縁されている。
ＳｉＣ層２の上には、ボディ領域３及びソース領域４の両方と接するように、ボディ領域３及びソース領域４に対して共通の電位を印加するソース電極１０が配置されている。また、基板１におけるＳｉＣ層２と反対側の面（裏面）上には、ドレイン電極１１が配置されている。
半導体装置１００は、以上の構成を有するトレンチ型ＭＩＳＦＥＴである。従って、ソース電極１０がアース（接地）電位と接続され、ゲート電極９に閾値電圧よりも低いバイアス電圧が印加されている場合に、ソース領域４とドリフト領域２ｄとの間において、ボディ領域３におけるゲート絶縁膜８とのＭＩＳ界面の近傍領域に正孔が誘起された蓄積状態となる。この状態では、伝導キャリアである電子の経路が遮断されるので電流は流れない（オフ状態）。
これに対し、ゲート電極９に閾値電圧以上のバイアス電圧を印加すると、ソース領域４とドリフト領域２ｄとの間において、ボディ領域３におけるゲート絶縁膜８とのＭＩＳ界面の近傍領域に電子が誘起されて反転状態となり、反転層が形成される。その結果、ソース電極１０、ソース領域４、ボディ領域３に形成され且つゲート絶縁膜８と接する反転層（図示せず）、ドリフト領域２ｄ、基板１及びドレイン電極１１の順にキャリア（電子）が流れる（オン状態）。
本実施形態に係る半導体装置１００は、オフ角上流側のトレンチ側壁５Ｌとオフ角下流側のトレンチ側壁５Ｒとの双方が、｛１１−２０｝ジャスト面に近い面を有している。このため、トレンチ５の互いに対向する両側壁のＭＩＳ界面において、キャリアの高いチャネル移動度を確保することができる。その結果、オン抵抗が小さく、大電流を流すことができるトレンチ型ＭＩＳＦＥＴを実現することができる。
また、本実施形態に係る半導体装置１００は、トレンチ５の形状によって両側壁のＭＩＳ界面が改善されるため、例えばエピタキシャル成長の安定化を目的として所望のオフ角の基板１を採用することができる。例えば、エピタキシャル膜に生成される三角欠陥等の結晶欠陥を低減する目的で、オフ角が比較的に大きい基板１を用いる場合であっても、上記のようなトレンチ５の形状を採用することにより、トレンチ５の両側壁のＭＩＳ界面におけるキャリアの移動度を向上させることができる。言い換えると、エピタキシャル成長の安定化と、キャリア移動度の向上とを両立すること
ができる。
−半導体装置の製造方法−
以下に、本実施形態に係る半導体装置の製造方法について図２（ａ）、図２（ｂ）、図３（ａ）、図３（ｂ）、図４（ａ）及び図４（ｂ）を参照しながら説明する。
まず、図２（ａ）に示すように、オフ角θを有する基板１の主面上に、ドリフト領域２ｄ、ボディ領域３及びソース領域４を含むＳｉＣ層２を形成する。基板１の一例として、（０００１）面から４°のオフ角を有する第１導電型（ｎ型）の４Ｈ−ＳｉＣ基板を用いる。オフ方向は、例えば＜１１−２０＞方向とする。このような基板１の（０００１）Ｓｉ面の上に、エピタキシャル成長が可能な、例えば化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法によって、ｎ型のＳｉＣ層２を形成する。ＳｉＣ層２は、例えば、キャリア濃度が８×１０１５ｃｍ−３であり、厚さが１２μｍである。ｎ型のドーパントには、例えば窒素（Ｎ）イオンを用いることができる。
続いて、ＳｉＣ層２の上部に、第２導電型（ｐ型）のボディ領域３を形成する。ボディ領域３は、例えば、キャリア濃度が１×１０１８ｃｍ−３であり、厚さが１．２μｍである。ボディ領域３を形成するには、例えば、ＳｉＣ層２にｐ型のドーパントである、例えばアルミニウム（Ａｌ）イオン等をイオン注入する。ＳｉＣ層２のうち、ボディ領域３が形成された部分を除く領域がドリフト領域２ｄとなる。なお、ボディ領域３は、ｎ型のＳｉＣ層２の上に、ｐ型ドーパントであるトリメチルアルミニウム（ＴＭＩ）等を供給しながらエピタキシャル成長により形成してもよい。
続いて、ボディ領域３の上部に、ｎ型のソース領域４を選択的に形成する。ソース領域４は、例えば、キャリア濃度が５×１０１９ｃｍ−３であり、厚さが０．６μｍである。ソース領域４を形成するには、例えば、ＳｉＣ層２の上に形成された酸化シリコン又はポリシリコン等からなるマスク膜（図示せず）を用い、ｎ型のドーパントであるＮイオン等をボディ領域３に注入する。その後、例えば、不活性ガス雰囲気で且つ１７００℃の温度下において、３０分程度のアニール処理を行なう。このアニール処理により、ボディ領域３及びソース領域４に注入された不純物イオンが活性化される。
次に、図２（ｂ）に示すように、ＳｉＣ層２にトレンチ５を形成する。ここでは、トレンチ５を、ソース領域４及びボディ領域３を貫通して、ドリフト領域２ｄにトレンチ５の底部が達するように形成する。
具体的には、まず、リソグラフィ法及びエッチング法により、例えばプラズマ酸化膜等からなり、ソース領域４の上にトレンチ形成用の開口パターンを有するマスク膜（図示せず）を形成する。このマスク膜を用いて、反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）を行う。これにより、ＳｉＣ層２に、例えば深さが１．５μｍで且つ幅が１μｍのトレンチ５が形成される。トレンチ５は、例えば基板１のオフ方向と垂直に交差するように形成されている。従って、トレンチ５の側壁には｛１１−２０｝面に近い面が形成される。
なお、図２（ｂ）では、トレンチ５の側壁が基板１の主面に対して上方に広がる順テーパ状となっているが、トレンチ５の側壁は、基板１の主面に対して垂直であってもよく、また、下方に広がる逆テーパ状となっていてもよい。また、図１０（ｂ）に示したように、基板のオフ方向が＜１−１００＞方向の場合は、トレンチ５の側壁に｛１−１００｝面が形成されるように、トレンチ５を形成してもよい。
一例として、図２（ｂ）に示すトレンチ５の側壁の基板１の主面に対するテーパ角を、オフ角上流側とオフ角下流側とで共に８５°とする。このときオフ角上流側のトレンチ側壁５Ｌ０と（０００１）ジャスト面との角度をθＬ０とし、オフ角下流側のトレンチ側壁５Ｒ０と（０００１）ジャスト面との角度をθＲ０とすると、θＬ０は８９°（テーパ角＋オフ角）となり、θＲ０は８１°（テーパ角−オフ角）となる。すなわち、｛１１−２０｝面は、（０００１）面に対して垂直（９０°）であるため、オフ角下流側のトレンチ側壁５Ｒ０は｛１１−２０｝面から９°ずれることとなる。
次に、図３（ａ）に示すように、本実施形態の特徴である、トレンチ５の互いに対向する側壁部分の面方位を、例えば｛１１−２０｝面となるように矯正する。すなわち、ＳｉＣ層２に対してアニール処理を行うことにより、トレンチ５における側壁部分、上部コーナ部５Ｔ及び下部コーナ部５Ｂを構成する炭化珪素（ＳｉＣ）の一部を表面拡散させることにより、トレンチ５の対向する側壁の角度を矯正して、トレンチ５の側壁における面方位のずれを改善する。
具体的には、例えば、ソース領域４、ボディ領域３及びドリフト領域２ｄを含むＳｉＣ層２が形成された基板１に対し、アルゴンガス（Ａｒ）雰囲気で、温度が１５５０℃、圧力が２００ｈＰａの条件下においてアニール処理を行なう。アニール時間は、例えば１６分間とする。
このようなアニール処理によって、トレンチ５の側壁、上部コーナ部及び底部コーナ部を構成するＳｉＣの一部が表面拡散する。この表面拡散現象によって、トレンチ５の側壁には、安定な面としてジャスト面が出現し易い。その結果、オフ角上流側のトレンチ側壁５Ｌと（０００１）ジャスト面との角度θＬ、及びオフ角下流側のトレンチ側壁５Ｒと（０００１）ジャスト面との角度θＲを、８６°以上且つ９４°以下（ジャスト面から±４°以下）とすることができる。これにより、ジャスト面からの面方位のずれが小さい｛１１−２０｝面を形成することが可能となる。なお、最適なアニール処理条件では、角度θＬ、θＲを、８８°以上且つ９２°以下（ジャスト面から±２°以下）とすることが可能となり、より最適なアニール処理条件では、８９°以上且つ９１°以下（ジャスト面から±１°以下）とすることが可能となる。
また、図３（ａ）に示すように、トレンチ５の互いに対向する側壁の面方位を矯正するアニール処理によって、トレンチ５の上部コーナ部５Ｔ及び下部コーナ部５Ｂは、共に丸みを帯びたラウンド形状となる。但し、アニール処理の温度が高過ぎたり、時間が長過ぎたりした場合には、トレンチ５の上部コーナ部５Ｔ及び下部コーナ部５Ｂの曲率半径が大きくなる。このため、上部コーナ部５Ｔのラウンド部分がトレンチ５の側壁のボディ領域３に達しないようにすることが好ましい。もし、ラウンド部分がトレンチ５の側壁のボディ領域３にまで達する場合は、ボディ領域３の面方位が部分的にずれるため、キャリアのチャネル移動度が低下することになる。
なお、アニール処理の条件は、上述した条件に限定されない。例えば、ガス雰囲気として、アルゴンガス等の不活性ガス雰囲気、水素雰囲気若しくは塩素系ガス雰囲気、又はこれらの混合ガス雰囲気を用いてもよい。但し、好ましいのは、エッチング作用がなく、コスト面でも優れるアルゴンガス雰囲気である。
また、アニール処理の温度についても、特に限定されないが、例えば、１５００℃以上且つ１６００℃以下とするのが良い。１５００℃以上の温度であれば、１時間以下の短時間でＳｉＣ層を十分に表面拡散させることができ、トレンチ５に面方位のずれが小さい側壁を形成することができる。
具体的なアニール処理の条件は、トレンチ５の深さ及び幅をデバイス設計上の許容範囲に保つこと等を考慮して、適宜調整することが望ましい。
さらに、アニール温度は、用いられる基板１の種類に応じて変更すればよい。例えば、窒化ガリウム（ＧａＮ）基板を用いる場合は、アニール処理の温度をＳｉＣ基板の場合よりも低い温度に設定してもよい。
また、トレンチ５の側壁の面方位を所定の面方位、例えば｛１１−２０｝面に矯正する工程は、上述したアニール処理に限られない。すなわち、アニールによる表面拡散現象に限定されず、エッチングを利用してもよい。
次に、図３（ｂ）に示すように、ゲート絶縁膜８をトレンチ５の少なくとも側壁上を覆うように形成する。具体的には、まず、側壁の角度が矯正されたトレンチ５を有する基板１を洗浄する。その後、例えば、基板１を熱酸化炉に入れて、ドライ酸化雰囲気で、温度が１２００℃で、０．５時間の熱酸化処理を行なう。これにより、ゲート絶縁膜８として、ボディ領域３の上面及びソース領域４の上面からトレンチ５の側壁上及び底面上にわたって、熱酸化膜であるシリコン酸化膜が形成される。なお、ゲート絶縁膜８は、化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法又はスパッタ法等によって形成した堆積絶縁膜であってもよい。
次に、図４（ａ）に示すように、ゲート電極９を、トレンチ５の内部にゲート絶縁膜８を介して埋め込むように形成する。
具体的には、まず、ＬＰ−ＣＶＤ（Low Pressure ＣＶＤ）法により、ゲート絶縁膜８が形成されたウエハ上の全面に、リン（Ｐ）がドープされたポリシリコン膜を、例えば１０００ｎｍの厚さに堆積する。続いて、例えば不活性ガス雰囲気で、１０００℃の温度で且つ６０秒間の急速アニール（Rapid Thermal Annealing：ＲＴＡ）処理を行なうことにより、ドープされたリンの活性化を行なう。その後、リソグラフィ法及びエッチング法により、ポリシリコン膜の上に、ゲート電極形成領域をマスクする、例えばレジスト膜（図示せず）を形成する。続いて、ＲＩＥ法により、レジスト膜をマスクとしてポリシリコン膜をエッチングすることにより、ゲート電極９を形成する。なお、ゲート電極９は、少なくともトレンチ５におけるボディ領域３と対向する領域に形成されていればよく、図３（ｂ）に示す形状に限られない。例えば、トレンチ５の内部の全体に埋め込まれない形状であってもよい。
次に、図４（ｂ）に示すように、ゲート電極９から間隔をおき、且つボディ領域３及びソース領域４と接するようにソース電極１０を形成する。すなわち、ソース電極１０は、ＳｉＣ層２の上にボディ領域３とソース領域４とに跨るように配置される。
具体的には、まず、ＣＶＤ法等により、層間絶縁膜（図示せず）をＳｉＣ層２及びゲート電極９を覆うように形成する。続いて、リソグラフィ法及びエッチング法により、層間絶縁膜に、ソース領域４とボディ領域３との境界部分を露出する開口部を設ける。その後、スパッタ法等により、層間絶縁膜に設けられた開口部に、例えばＴｉ等からなる導電膜を形成し、必要に応じてアニール処理を行う。これにより、ソース領域４及びボディ領域３とオーミック接触するソース電極１０を得ることができる。
続いて、基板１の主面と反対側の裏面上に、例えばＴｉ等からなる導電膜を形成し、必要に応じてアニール処理を行って、ドレイン電極１１を形成する。なお、ソース電極１０とドレイン電極１１との形成順序は特に問われない。
以上により、トレンチ型ＭＩＳＦＥＴである半導体装置１００を得ることができる。
本実施形態に係る製造方法によると、オフ角を有する基板１にトレンチ５を形成した場合においても、オフ角上流側のトレンチ側壁５Ｌとオフ角下流側のトレンチ側壁５Ｒとの両方にジャスト面に近い面を形成することができる。これにより、トレンチ５の両側壁のＭＩＳ界面において、キャリアにおける高いチャネル移動度を確保することができる。その結果、オン抵抗が小さく、大電流を流すことが可能なトレンチ型ＭＩＳＦＥＴを製造することができる。
また、本実施形態に係る製造方法によると、トレンチ５の互いに対向する側壁の面方位をアニール処理によって矯正するため、例えばエピタキシャル成長の安定化を目的として所望のオフ角の基板１を採用することができる。そのため、例えば、エピタキシャル膜に生成される三角欠陥等の結晶欠陥を低減する目的で、オフ角が比較的大きい基板１を用いる場合であっても、後のアニール処理によって、トレンチ５の両側壁のＭＩＳ界面におけるキャリアの移動度を高めることができる。言い換えると、エピタキシャル成長の安定化と、キャリア移動度の向上とを両立することができる。
−製造方法の一変形例−
以下、本実施形態に係る半導体装置の製造方法の一変形例として、図５（ａ）及び図５（ｂ）を参照しながら説明する。
ＳｉＣ層２にトレンチ５を形成する工程において、ドライエッチング装置を用いる際に、試料１００Ａを平面電極６４の上に傾けて保持することにより、トレンチ５を試料１００Ａの主面に対して斜めに形成することが可能である。すなわち、ドライエッチングの際の電圧印加方向と基板１のｃ軸方向とがなす角が小さくなるように設定することにより、トレンチ５をｃ軸に沿った方向に形成することができる。
図５（ａ）は、ドライエッチング装置に、ソース領域４の一部の上に例えばプラズマ酸化膜等のマスク層６１を形成した基板である試料１００Ａを傾けて保持する様子を表している。図５（ａ）に示すように、ドライエッチング装置として、チャンバの内部に配置された対向電極（アノード）６３と平面電極（カソード）６４とから構成される平行平板と、チャンバの外部に配置されたＲＦ発振器等を有するＲＩＥ装置を用いる。
試料１００Ａは、平面電極６４の上に、角度θ０だけ傾けた土台６２を介して保持される。ここで、試料１００Ａは、該試料１００Ａの（０００１）ジャスト面が平行平板の表面と平行となるように、すなわち角度θ０と試料１００Ａにおける基板１のオフ角θとが一致するように土台６２の上に載置してもよい。ドライエッチング時には、プラズマ中の活性ガスであるプラスイオンが平面電極６４に対して垂直に入射して異方性エッチングが行われる。このとき、試料１００Ａは角度θ０だけ傾けて保持されているため、トレンチ５は、基板１００Ａの法線に垂直な方向ではなく、角度θ０だけ斜めにエッチングされる。
図５（ｂ）に、ドライエッチング後の試料１００Ａの断面構成を示す。図５（ｂ）に示すように、本変形例に係るトレンチ５は、該トレンチ５の中心線がＳｉＣ層２の主面５２に対して斜めに形成される。このように、中心線が基板１のオフ角θと同程度に傾いたトレンチ５を形成することにより、トレンチ５の互いに対向する側壁の面方位のずれを均等に近づけることができる。
具体的には、オフ角上流側のトレンチ側壁５Ｌ０と（０００１）ジャスト面との角度をθＬ０とし、オフ角下流側のトレンチ側壁５Ｒ０と（０００１）ジャスト面との角度をθＲ０とすると、角度θＬ０と角度θＲ０との面方位のずれ量を均等にすることができる。
これにより、トレンチ５の互いに対向する側壁を矯正するために実施するアニール処理の時間を短縮することができる。
以下、一実施例について図６（ａ）〜図６（ｃ）を参照しながら説明する。ここでは、本開示の特徴であるトレンチの側壁の面方位の矯正工程について説明する。
本発明者らは、鋭意研究を重ねた結果、トレンチ両側壁で面方位が異なるトレンチに対して、アニール処理を施すことにより、例えば、オフ角の方向が＜１１−２０＞方向の場合に、＜１−１００＞方向に延びるトレンチの互いに対向する両側壁に｛１１−２０｝ジャスト面を得られることを見出した。
図６（ａ）は、アニール処理前のトレンチ５の断面のＳＥＭ写真である。図６（ａ）から分かるように、左側（オフ角上流側）のトレンチの側壁は、エッチング条件を最適化してテーパ角を合わせたことにより、ほぼ｛１１−２０｝面に近い面を得ることができている。これに対し、右側（オフ角下流側）のトレンチの側壁は｛１１−２０｝面から８°程度ずれている。なお、図中の破線は、｛１１−２０｝面を表している。
図６（ｂ）は、図６（ａ）で示したトレンチに対し、アルゴン（Ａｒ）雰囲気において、温度が１５５０℃及び圧力が２００ｈＰａで、２分間のアニール処理を施した後の断面ＳＥＭ写真である。図６（ｂ）からは、右側（オフ角下流側）のトレンチの側壁の面方位のずれが改善され始めていることが確認できる。
図６（ｃ）は、図６（ａ）で示したトレンチに対し、アルゴン（Ａｒ）雰囲気において、温度が１５５０℃及び圧力が２００ｈＰａで、１６分間のアニール処理を施した後の断面ＳＥＭ写真である。図６（ｃ）からは、右側（オフ角下流側）のトレンチの側壁においても、面方位のずれが大幅に改善し、ほぼ｛１１−２０｝面に近い面を得られていることが分かる。
このような面方位の改善のメカニズムとしては、高温のアニール処理によるＳｉＣの表面拡散現象であると推定され、このＳｉＣの表面拡散現象によって、トレンチの側壁には安定な面として｛１１−２０｝面が出現すると考えられる。
また、図６（ｂ）及び図６（ｃ）の写真から分かるように、トレンチの上部コーナ部及び底部コーナ部はいずれも丸みを帯びており、これらも表面拡散現象の１つである。なお、アニールの雰囲気には不活性ガスであるＡｒを使用しているため、エッチング作用は有さない。アニールの雰囲気としては、アルゴン（Ａｒ）に代えて、ヘリウム（Ｈｅ）又はネオン（Ｎｅ）等を用いることができる。なお、不活性ガスとして、窒素（Ｎ）を用いてもよいが、基板がＳｉＣの場合は、窒素がドーパントとなるので、アニール条件によっては、窒素がＳｉＣに取り込まれる場合がある。
（一実施形態の第１変形例）
以下、本実施形態の第１変形例に係る半導体装置について図７（ａ）及び図７（ｂ）を参照しながら説明する。
図７（ａ）及び図７（ｂ）に示す第１変形例に係る半導体装置２００において、一実施形態に係る半導体装置１００と同一の構成要素には同一の符号を付し、その相違点を説明する。
図７（ａ）に示すように、本変形例に係る半導体装置２００の特徴は、少なくともトレンチ５の側壁とゲート絶縁膜８との間に、第１導電型（ｎ型）のＳｉＣからなるチャネル層１２を有していることにある。さらに、オフ角上流側のトレンチ側壁５Ｌと（０００１）ジャスト面との角度をθＬとし、オフ角上流側のゲート絶縁膜８とチャネル層１２との界面（ＭＩＳ界面）と（０００１）ジャスト面との角度をθＬｃｅとし、オフ角下流側のトレンチ側壁５Ｒと（０００１）ジャスト面との角度をθＲとし、オフ角下流側のゲート絶縁膜８とチャネル層１２との界面（ＭＩＳ界面）と（０００１）ジャスト面との角度をθＲｃｅとしたときに、それぞれの角度θＬ、θＬｃｅ、θＲ及びθＲｃｅは、８６°以上且つ９４°以下に設定されている。これらの角度θＬ、θＬｃｅ、θＲ及びθＲｃｅは、８８°以上且つ９２°以下に設定されていてもよく、８９°以上且つ９１°以下に設定されていてもよい。すなわち、角度θＬ、θＬｃｅ、θＲ及びθＲｃｅの｛１１−２０｝ジャスト面からのずれは、４°以下であってもよく、２°以下であってもよく、また、１°以下であってもよい。
チャネル層１２は、例えば、キャリア濃度が１×１０１８ｃｍ−３であり、厚さが２０ｎｍである。チャネル層１２は、化学気相成長法によるエピタキシャル膜であってもよい。エピタキシャル膜であれば、トレンチ５を形成した後のトレンチ５の表面の結晶性よりも良好な結晶性を有するため、キャリアのチャネル移動度の向上が期待できる。化学気相成長法のエピタキシャル膜の具体的な形成方法としては、ＣＶＤ装置を用いて、シリコン系ガスとして、例えばシラン（ＳｉＨ４）ガス、カーボン系ガスとして、例えばプロパン（Ｃ３Ｈ８）ガス、及びドーパントガスとして、ｎ型であれば、例えば窒素（Ｎ２）ガスを供給し、１５００℃以上且つ１６００℃以下の温度に加熱する。但し、これらの原料及び条件に限定されない。例えば、より広い温度範囲である１４５０℃以上且つ１６５０℃以下であっても、チャネル層１２をエピタキシャル成長させることは十分に可能である。
また、ノーマリーオフ型のＭＩＳＦＥＴを作製する場合には、チャネル層１２の全てが、ボディ領域３とのｐｎ接合によって完全空乏化するように、キャリア濃度と厚さとを設定する必要がある。例えば、ボディ領域３のキャリア濃度が１×１０１８ｃｍ−３である場合には、チャネル層１２のキャリア濃度は２×１０１８ｃｍ−３であり、その厚さは２０ｎｍ程度であってもよい。また、ボディ領域３のキャリア濃度が１×１０１９ｃｍ−３である場合には、チャネル層のキャリア濃度は２×１０１８ｃｍ−３であり、その厚さは３５ｎｍ程度であってもよい。また、チャネル層１２は、単層構造又は積層構造のいずれでも構わない。なお、チャネル層１２の厚さは、ゲート閾値電圧の設計値によって適宜調整すればよい。
以上説明した第１導電型（ｎ型）のチャネル層１２を含むＭＩＳＦＥＴは、蓄積型ＭＩＳＦＥＴと呼ばれ、チャネル層１２を備えない一実施形態に係るＭＩＳＦＥＴ（図１（ａ）及び図１（ｂ）を参照。）とは、動作が一部異なる。例えば、ゲート電極９に閾値電圧よりも低いバイアス電圧が印加されるオフ状態では、チャネル層１２とボディ領域３とのｐｎ接合によりチャネル層１２が空乏化した空乏状態となるので、電流が流れない（オフ状態）。また、ゲート電極９に閾値電圧以上のバイアス電圧が印加されるオン状態では、第１導電型のチャネル層１２に高濃度の電子が蓄積した蓄積状態となるので電流が流れる（オン状態）。
以上により、チャネル層１２を有するトレンチ型ＭＩＳＦＥＴである半導体装置２００を得ることができる。
第１変形例によると、オフ角を有する基板にトレンチを形成した場合においても、オフ角上流側のトレンチ側壁とオフ角下流側のトレンチの側壁の両方で｛１１−２０｝ジャスト面に近い面を有し、さらにトレンチの側壁のＭＩＳ界面に形成されるチャネル層の結晶性が優れている。このため、トレンチの両側壁部分において、キャリアのさらに高いチャネル移動度を確保することができる。その結果、オン抵抗が小さく、大電流を流すことが可能なトレンチ型ＭＩＳＦＥＴを実現することができる。
（一実施形態の第２変形例）
以下、一実施形態の第２変形例に係る半導体装置について図８（ａ）及び図８（ｂ）を参照しながら説明する。
図８（ａ）及び図８（ｂ）に示す第２変形例に係る半導体装置３００において、第１変形例に係る半導体装置２００と同一の構成要素には同一の符号を付し、その相違点を説明する。
図８（ａ）に示すように、第２変形例においても、第１変形例と同様に、少なくともトレンチ５の側壁とゲート絶縁膜８との間に、第１導電型（ｎ型）のＳｉＣからなるチャネル層１２が設けられている。
また、本変形例においても、オフ角上流側のゲート絶縁膜８とチャネル層１２との界面（ＭＩＳ界面）と（０００１）ジャスト面との角度をθＬｃｅとし、オフ角下流側のゲート絶縁膜８とチャネル層１２との界面（ＭＩＳ界面）と（０００１）ジャスト面との角度をθＲｃｅとしたときに、それぞれの角度θＬｃｅ、θＲｃｅが８６°以上且つ９４°以下に設定されている。また、これらの角度θＬｃｅ、θＲｃｅは、８８°以上且つ９２°以下に設定されていてもよく、８９°以上且つ９１°以下に設定されていてもよい。
第２変形例においては、その特徴として、半導体装置３００に設けられるトレンチ５におけるオフ角上流側のトレンチ側壁５Ｌと（０００１）ジャスト面との角度θＬと、オフ角下流側のトレンチ側壁５Ｒと（０００１）ジャスト面との角度θＲとは、その少なくとも一方が８６°以上且つ９４°以下の角度ではない。
本変形例においても、一実施形態の製造方法と同様に、これらのトレンチ側壁５Ｌ、５Ｒの角度θＬ、θＲは、アニール処理によって、トレンチ５の側壁、上部コーナ部及び底部コーナ部のＳｉＣ層２の一部を表面拡散することにより、これらの角度θＬ、θＲを矯正して、各面方位のずれは改善されている。
しかしながら、半導体装置の構造によっては、アニール処理を十分に実施できない場合がある。すなわち、本変形例のように、面方位のずれの改善量（矯正量）が不十分となる場合がある。
そこで、本変形例においては、トレンチ５の側壁部分におけるオフ角上流側のチャネル層１２の膜厚と、オフ角下流側のチャネル層１２の膜厚とを非対称としたり、チャネル層１２におけるトレンチ５の深さ方向の膜厚分布を大きくしたりしている。これにより、オフ角上流側のゲート絶縁膜８とチャネル層１２とのＭＩＳ界面と（０００１）ジャスト面との角度θＬｃｅと、オフ角下流側のゲート絶縁膜８とチャネル層１２とのＭＩＳ界面と（０００１）ジャスト面との角度θＲｃｅを８６°以上且つ９４°以下に矯正している。チャネル層１２におけるＭＩＳ界面の近傍領域は、キャリアである電子が走行する割合が最も高いため、本変形例に係る構造であっても、キャリアのチャネル移動度の改善が可能となる。
チャネル層１２は、第１変形例と同様に、ＣＶＤ装置を用いて、シリコン系ガスとして、例えばシランガス、カーボン系ガスとして、例えばプロパンガス、及びドーパントガスとして、ｎ型であれば、例えば窒素ガスを供給し、１５００℃以上且つ１６００℃以下の温度に加熱して形成することができる。このとき、成長時の圧力を高く設定したり、原料の供給量を多くしたりすれば、チャネル層１２の膜厚を変えることができる。例えば、圧力を３００ｈＰａとし、シランガスの供給量を３０ｍｌ／ｍｉｎ（０℃、１ａｔｍ）とすることができる。
以上により、チャネル層１２を有するトレンチ型ＭＩＳＦＥＴである半導体装置３００を得ることができる。
第２変形例によると、オフ角を有する基板にトレンチを形成した場合においても、トレンチの側壁部分におけるオフ角上流側のＭＩＳ界面及びオフ角下流側のＭＩＳ界面の両方で｛１１−２０｝ジャスト面に近い面を有し、さらにトレンチの側壁のＭＩＳ界面に形成されるチャネル層の結晶性が優れている。このため、トレンチの両側壁部分において、キャリアのさらに高いチャネル移動度を確保することができる。その結果、オン抵抗が小さく、大電流を流すことが可能なトレンチ型ＭＩＳＦＥＴを実現することができる。
なお、本実施形態及びその変形例に係る各半導体装置は、導電型がｎ型、すなわち、キャリアが電子であるｎ型のＭＩＳＦＥＴとして説明したが、ｎ型に限られず、キャリアが正孔であるｐ型のＭＩＳＦＥＴとしてもよい。この場合には、本明細書において、第１導電型をｐ型と読み替え、第２導電型をｎ型と読み替えればよい。
また、本実施形態及びその変形例に係る各半導体装置は、ＳｉＣ層とゲート電極との間にゲート絶縁膜を設けたＭＩＳＦＥＴ構造としたが、該ゲート絶縁膜を設けないＭＥＳＦＥＴ構造としてもよい。
また、本実施形態及びその変形例に係る各半導体装置は、図９及び図１０に示すように、オフ基板におけるオフ方向と交差する方向にトレンチの延伸方向を設定したが、これに限られず、オフ方向と平行な方向又は実質的に平行な方向にトレンチの延伸方向を設定してもよい。
また、以上に説明した実施形態及び変形例のいずれにおいても、基板とその上に形成する半導体層（ドリフト領域）とを互いに異なる導電型とすることにより、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）を形成することができる。ＩＧＢＴの場合、上述したトレンチ型ＭＩＳＦＥＴにおけるソース電極１０、ドレイン電極１１及びソース領域４は、それぞれ順に、エミッタ電極、コレクタ電極及びエミッタ領域と呼ばれる。
従って、本実施形態に係る半導体装置等において、ドリフト領域及びエミッタ領域の導電型をｎ型とし、基板及びボディ領域の導電型をｐ型とすると、ｎ型のＩＧＢＴを得ることができる。このとき、ｐ型基板とｎ型ドリフト領域との間に、ｎ型のバッファ層を配置してもよい。また、ドリフト領域及びエミッタ領域の導電型をｐ型とし、基板及びボディ領域の導電型をｎ型とすると、ｐ型のＩＧＢＴを得ることができる。このとき、ｎ型基板とｐ型ドリフト層との間に、ｐ型のバッファ層を配置してもよい。
また、本実施形態及びその変形例においては、複数のユニットセルが並列に配列されている例を示したが、ユニットセルはどのように配置されていてもよい。
また、本実施形態及びその変形例においては、各トレンチの平面形状を長方形状とし、複数のトレンチの長辺が互いに平行となるようにユニットセルを配置した。但し、トレンチの平面形状はこれに限られない。例えば、平面正方形状のトレンチであってもよい。この場合、トレンチの幅方向としては、いずれか一辺に沿う方向を考えればよい。
また、本実施形態及びその変形例においては、基板が４Ｈ−ＳｉＣからなり、（０００１）Ｓｉ面を主面とし、該主面上にＳｉＣ層が形成される例を示した。しかし、（０００−１）Ｃ面上にＳｉＣ層を形成し、（０００１）Ｓｉ面にドレイン電極を形成してもよい。また、基板の主面における面方位を他の結晶面としてもよく、上記のＳｉ面又はＣ面の任意のオフカット面を基板の主面としてもよい。さらに、他のポリタイプのＳｉＣ基板を用いることも可能である。
また、本明細書に添付した図面では、トレンチの側壁部分の一部であるボディ領域の全体において面方位のずれが抑制されるように描かれている。しかし、トレンチの側壁部分におけるボディ領域の一部のみで面方位のずれが抑制されても、キャリアのチャネル移動度を改善する効果を得ることは可能である。但し、この場合でも、トレンチの側壁部分におけるボディ領域の少なくとも２分の１の領域で面方位のずれが抑制されることが好ましい。
さらに、ＳｉＣ基板に代えて、窒化ガリウム（ＧａＮ）又はダイヤモンド（Ｃ）等の他のワイドバンドギャップ半導体を用いた半導体装置に適用することも可能である。また、シリコン（Ｓｉ）を用いた半導体装置に適用することも可能である。
また、本実施形態及びその変形例における構成部材の形状、大きさ、不純物濃度及び構成材料等の種々の構成要素は、本開示の趣旨を逸脱しない範囲において適宜変更可能である。
本開示に係る半導体装置及びその製造方法は、例えばトレンチゲート型構造を有する半導体装置、より具体的には、ＥＶ（Electric Vehicle）若しくはＨＥＶ（Hybrid Electric Vehicle）等の車載用、又は産業機器用インバータに搭載するためのパワー半導体デバイス用途等において有用である。
１ 基板
２ ＳｉＣ層
２ｄ ドリフト領域
３ ボディ領域
４ ソース領域
５ トレンチ
５Ｂ 下部コーナ部
５Ｌ、５Ｌ０ オフ角上流側のトレンチ側壁（第２の側壁）
５Ｒ、５Ｒ０ オフ角下流側のトレンチ側壁（第１の側壁）
５Ｔ 上部コーナ部
８ ゲート絶縁膜
９ ゲート電極
１０ ソース電極
１１ ドレイン電極
１２ チャネル層
５２ 主面
６１ マスク層
６２ 土台
６３ 対向電極（アノード）
６４ 平面電極（カソード）
１００、２００、３００ 半導体装置
１００Ａ 試料

Claims (18)

  1. オフ角を有する基板と、
    前記基板の主面上に配置され、第１導電型の第１の半導体領域を含み、底部が前記第１の半導体領域に位置するトレンチを有する半導体層と、
    前記半導体層における前記トレンチの内部に配置されたゲート電極とを備え、
    前記半導体層における前記トレンチは、前記基板の主面に対する法線方向と前記基板のｃ軸方向とに対して平行な断面において、オフ方向側の第１の側壁のうち少なくとも一部が前記基板の主面に対してなす第１の角が鈍角であり、前記第１の側壁に対向する第２の側壁のうち少なくとも一部が前記基板の主面に対してなす第２の角が鋭角である半導体装置。
  2. 前記第１の側壁の前記少なくとも一部及び前記第２の側壁の前記少なくとも一部は共に、｛１１−２０｝面又は｛１−１００｝面に対する方位のずれが前記オフ角よりも小さい請求項１に記載の半導体装置。
  3. 前記半導体層における前記トレンチの上部コーナ部の上面は、前記トレンチの内側に向かって下方に傾斜している請求項１又は２に記載の半導体装置。
  4. 前記半導体層における前記トレンチの側壁と前記ゲート電極との間に配置されたゲート絶縁膜をさらに備え、
    前記半導体層は、前記第１の半導体領域であるドリフト領域と、前記ドリフト領域の上に配置された第２導電型のボディ領域と、前記ボディ領域の上部に配置された第１導電型の第２の半導体領域とを有し、
    前記トレンチは、前記第２の半導体領域及び前記ボディ領域を貫通して前記ドリフト領域に達しており、
    前記第１の側壁の前記少なくとも一部及び前記第２の側壁の前記少なくとも一部には、前記ボディ領域が配置されている請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記基板における前記半導体層と反対側の面上に配置されたドレイン電極と、
    前記第２の半導体領域上及び前記ボディ領域上に配置されたソース電極とをさらに備え、
    前記第２の半導体領域は、ソース領域であり、
    前記基板は、第１導電型を有している請求項４に記載の半導体装置。
  6. 前記半導体層における前記トレンチの前記第１の側壁の前記少なくとも一部及び前記第２の側壁の前記少なくとも一部は共に、｛１１−２０｝面又は｛１−１００｝面に対する方位のずれが４°以下である請求項１に記載の半導体装置。
  7. 前記半導体層は、少なくとも前記ボディ領域と前記ゲート絶縁膜との間に配置された第１導電型の半導体からなるチャネル層を含む請求項４から６のいずれか１項に記載の半導体装置。
  8. 前記チャネル層は、前記第１の側壁上の厚さと前記第２の側壁上の厚さとが互いに異なる請求項７に記載の半導体装置。
  9. オフ角を有する基板の主面上に、第１導電型の第１の半導体領域を含む半導体層を形成する工程と、
    前記半導体層に、底部が前記第１の半導体領域に達するトレンチを形成する工程と、
    前記トレンチを形成した後に、前記半導体層に対してアニール処理を行う工程とを備え、
    前記アニール処理を行う工程において、
    前記半導体層における前記トレンチの上部コーナ部の上面を、前記トレンチの内側に向かって下方に傾斜させ、且つ、
    前記トレンチの側壁のうち、前記基板の主面に対する法線方向と前記基板のｃ軸方向とに対して平行な断面におけるオフ方向側の第１の側壁を、所定の面方位に近づくように矯正することにより、前記断面において、前記第１の側壁のうち少なくとも一部が前記基板の主面に対してなす第１の角が鈍角となり、前記第１の側壁に対向する第２の側壁のうち少なくとも一部が前記基板の主面に対してなす第２の角が鋭角となる半導体装置の製造方法。
  10. 前記アニール処理を行う工程よりも後に、
    前記トレンチの側壁を覆うようにゲート絶縁膜を形成する工程と、
    前記トレンチの内部の前記ゲート絶縁膜の上にゲート電極を形成する工程とをさらに備え、
    前記半導体層は、前記第１の半導体領域であるドリフト領域と、前記ドリフト領域の上に形成された第２導電型のボディ領域と、前記ボディ領域の上部に形成された第１導電型の第２の半導体領域とを有しており、
    前記トレンチは、前記第２の半導体領域及び前記ボディ領域を貫通して前記ドリフト領域に達しており、
    前記第１の側壁の前記少なくとも一部及び前記第２の側壁の前記少なくとも一部には、前記ボディ領域が形成される請求項９に記載の半導体装置の製造方法。
  11. 前記基板における前記半導体層と反対側の面上にドレイン電極を形成する工程と、
    前記第２の半導体領域及び前記ボディ領域の上に跨がるようにソース電極を形成する工程とをさらに備え、
    前記第２の半導体領域は、ソース領域であり、
    前記基板は、第１導電型を有している請求項１０に記載の半導体装置の製造方法。
  12. 前記トレンチを形成する工程において、
    前記トレンチはドライエッチングによって形成され、当該ドライエッチングの際の電圧印加方向と前記基板のｃ軸方向とがなす角が、前記オフ角よりも小さくなるように設定される請求項９に記載の半導体装置の製造方法。
  13. 前記アニール処理は、不活性ガス雰囲気で行う請求項９に記載の半導体装置の製造方法。
  14. 前記アニール処理は、１５００℃以上且つ１６００℃以下で行う請求項９に記載の半導体装置の製造方法。
  15. 前記ゲート絶縁膜を形成する工程よりも前であって、前記アニール処理を行う工程よりも後に、前記トレンチの側壁上に、第１導電型の半導体からなるチャネル層を形成する工程をさらに備えている請求項１０に記載の半導体装置の製造方法。
  16. 前記チャネル層を形成する工程において、
    前記チャネル層は、前記トレンチの側壁部分における前記ゲート絶縁膜と前記チャネル層との界面のうち、前記オフ方向で対向する面は、｛１１−２０｝面又は｛１−１００｝に対する方位のずれが４°以下となるように形成される請求項１５に記載の半導体装置の製造方法。
  17. 前記ｃ軸方向は、＜０００１＞方向であり、
    前記オフ方向は、＜１１−２０＞方向又は＜１−１００＞方向である請求項９から１６のいずれか１項に記載の半導体装置の製造方法。
  18. 前記基板及び前記半導体層は、炭化珪素により構成されている請求項９から１７のいずれか１項に記載の半導体装置の製造方法。
JP2014541459A 2013-04-30 2013-12-06 半導体装置及びその製造方法 Expired - Fee Related JP5649152B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014541459A JP5649152B1 (ja) 2013-04-30 2013-12-06 半導体装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013095663 2013-04-30
JP2013095663 2013-04-30
PCT/JP2013/007196 WO2014178094A1 (ja) 2013-04-30 2013-12-06 半導体装置及びその製造方法
JP2014541459A JP5649152B1 (ja) 2013-04-30 2013-12-06 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP5649152B1 JP5649152B1 (ja) 2015-01-07
JPWO2014178094A1 true JPWO2014178094A1 (ja) 2017-02-23

Family

ID=51843250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014541459A Expired - Fee Related JP5649152B1 (ja) 2013-04-30 2013-12-06 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US9130036B2 (ja)
JP (1) JP5649152B1 (ja)
WO (1) WO2014178094A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768175B2 (en) * 2015-06-21 2017-09-19 Micron Technology, Inc. Semiconductor devices comprising gate structure sidewalls having different angles

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015103070B4 (de) 2015-03-03 2021-09-23 Infineon Technologies Ag Leistungshalbleitervorrichtung mit trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten längsachsen und herstellungsverfahren
DE102015117286B4 (de) * 2015-10-09 2018-04-05 Infineon Technologies Ag Verfahren zum herstellen einer siliziumcarbidhalbleitervorrichtung durch entfernen amorphisierter abschnitte
DE102016111998B4 (de) * 2016-06-30 2024-01-18 Infineon Technologies Ag Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen
JP6164672B1 (ja) * 2016-07-19 2017-07-19 国立研究開発法人産業技術総合研究所 半導体装置およびその製造方法
JP6848317B2 (ja) 2016-10-05 2021-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7135302B2 (ja) * 2017-11-08 2022-09-13 富士電機株式会社 炭化シリコン半導体装置及びその製造方法
US20200027832A1 (en) * 2018-07-17 2020-01-23 Varian Semiconductor Equipment Associates, Inc. Device structure and techniques for forming semiconductor device having angled conductors
JP7280154B2 (ja) * 2019-09-18 2023-05-23 株式会社日立製作所 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1531491A2 (en) * 1996-04-18 2005-05-18 Matsushita Electric Industrial Co., Ltd. SiC device and method for manufacturing the same
JP2005079339A (ja) * 2003-08-29 2005-03-24 National Institute Of Advanced Industrial & Technology 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器
SE527205C2 (sv) * 2004-04-14 2006-01-17 Denso Corp Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid
JP4775102B2 (ja) * 2005-05-09 2011-09-21 住友電気工業株式会社 半導体装置の製造方法
JP5017823B2 (ja) * 2005-09-12 2012-09-05 富士電機株式会社 半導体素子の製造方法
WO2007032214A1 (ja) * 2005-09-14 2007-03-22 The Kansai Electric Power Co., Inc. 炭化珪素半導体素子の製造方法
JP5017865B2 (ja) * 2006-01-17 2012-09-05 富士電機株式会社 半導体装置
JP5509520B2 (ja) * 2006-12-21 2014-06-04 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2010182857A (ja) 2009-02-05 2010-08-19 Renesas Electronics Corp 半導体装置およびその製造方法
JP5721351B2 (ja) 2009-07-21 2015-05-20 ローム株式会社 半導体装置
JP5761533B2 (ja) * 2010-08-27 2015-08-12 国立大学法人 奈良先端科学技術大学院大学 ＳｉＣ半導体素子
JP5510309B2 (ja) 2010-12-22 2014-06-04 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2012146921A (ja) 2011-01-14 2012-08-02 Denso Corp 炭化珪素半導体装置
US8563987B2 (en) 2011-06-28 2013-10-22 Panasonic Corporation Semiconductor device and method for fabricating the device
JP5699878B2 (ja) 2011-09-14 2015-04-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP5209152B1 (ja) 2011-09-22 2013-06-12 パナソニック株式会社 炭化珪素半導体素子およびその製造方法
JP2013219293A (ja) * 2012-04-12 2013-10-24 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP2014007310A (ja) * 2012-06-26 2014-01-16 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768175B2 (en) * 2015-06-21 2017-09-19 Micron Technology, Inc. Semiconductor devices comprising gate structure sidewalls having different angles

Also Published As

Publication number Publication date
WO2014178094A1 (ja) 2014-11-06
US20150137221A1 (en) 2015-05-21
US9130036B2 (en) 2015-09-08
JP5649152B1 (ja) 2015-01-07

Similar Documents

Publication Publication Date Title
JP5649152B1 (ja) 半導体装置及びその製造方法
JP5685736B2 (ja) 半導体装置及びその製造方法
JP6706767B2 (ja) 半導体装置
JP5209152B1 (ja) 炭化珪素半導体素子およびその製造方法
JP5834179B2 (ja) 炭化珪素半導体装置の製造方法
US9722017B2 (en) Silicon carbide semiconductor device
WO2012169224A1 (ja) 半導体装置
US20130065384A1 (en) Method for manufacturing silicon carbide semiconductor device
JP2015060859A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6075120B2 (ja) 炭化珪素半導体装置
JP2018060923A (ja) 半導体装置および半導体装置の製造方法
JP2012038771A (ja) 半導体装置およびその製造方法
JP5870672B2 (ja) 半導体装置
JP2012109348A (ja) 炭化珪素半導体装置
WO2013094328A1 (ja) 半導体装置およびその製造方法
JP7290160B2 (ja) 半導体装置
JP7074173B2 (ja) 半導体装置および半導体装置の製造方法
US11139377B2 (en) Method of manufacturing silicon carbide semiconductor device
JP2009200335A (ja) 基板、エピタキシャル層付基板および半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140926

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141106

R151 Written notification of patent or utility model registration

Ref document number: 5649152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees