CN107706109B - Rc-igbt器件的背面结构制备方法 - Google Patents
Rc-igbt器件的背面结构制备方法 Download PDFInfo
- Publication number
- CN107706109B CN107706109B CN201711017441.2A CN201711017441A CN107706109B CN 107706109 B CN107706109 B CN 107706109B CN 201711017441 A CN201711017441 A CN 201711017441A CN 107706109 B CN107706109 B CN 107706109B
- Authority
- CN
- China
- Prior art keywords
- igbt
- wafer
- backside
- activation
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 230000004913 activation Effects 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 239000012535 impurity Substances 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 230000001413 cellular effect Effects 0.000 claims description 25
- 238000002513 implantation Methods 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 4
- 210000000746 body region Anatomy 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 description 25
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 230000003213 activating effect Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000012190 activator Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种RC‑IGBT器件的背面结构制备方法，其包括如下步骤：步骤1、提供制备有正面元胞结构的RC‑IGBT晶圆；步骤2、进行P型杂质离子注入；步骤3、激活注入到RC‑IGBT晶圆背面的P型杂质离子；步骤4、向上述RC‑IGBT晶圆背面注入N型杂质离子；步骤5、将激活基片键合在上述RC‑IGBT晶圆的背面；步骤6、在RC‑IGBT晶圆背面形成所需图形化分布的P型掺杂区域与N型掺杂区域；步骤7、将激活基片与RC‑IGBT晶圆的背面分离，并对上述RC‑IGBT晶圆的背面金属化。本发明工艺步骤简单，能够省去RC‑IGBT晶圆背面N型杂质图形化注入所需的光刻工序，有效缩短RC‑IGBT晶圆的加工周期，降低加工成本，与现有工艺兼容，安全可靠。
Description
技术领域
本发明涉及一种制备方法，尤其是一种RC-IGBT器件的背面结构制备方法，属于微电子的技术领域。
背景技术
RC-IGBT器件背面含有图形化分布的P型掺杂和N型掺杂交错的区域。为了能在RC-IGBT器件的背面形成图形化分布的P型掺杂区域与N型掺杂区域，目前采用的主要方式包括对P型杂质进行整体注入，N型杂质进行图形化注入，其中，N型杂志浓度远大于P型杂质，然后通过激活杂质形成P型掺杂和N型掺杂交错的图形。
现有技术中，对RC-IGBT器件的背面加工方法包括如下步骤：
1)、将完成正面加工的RC-IGBT晶圆翻转，并对RC-IGBT晶圆的背面进行减薄；2)、背面P型杂质注入；3)、背面涂敷光刻胶；4)、使用背面N型注入光刻版对进行曝光；5)、光刻胶显影形成N型掺杂的注入阻挡层；6)、背面N型杂质注入(N型杂质的注入剂量远大于P型杂质)；7)、去除剩余光刻胶；8)、高温或激光激活P型和N型杂质；9)、背面金属化。
因此，现有技术中需要对RC-IGBT晶圆背面进行光刻加工工序，导致晶圆背面光刻加工工序成本高、生产周期长，不利于RC-IGBT进一步发展。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种RC-IGBT器件的背面结构制备方法，其工艺步骤简单，能够省去RC-IGBT晶圆背面N型杂质图形化注入所需的光刻工序，有效缩短RC-IGBT晶圆的加工周期，降低加工成本，与现有工艺兼容，安全可靠。
按照本发明提供的技术方案，一种RC-IGBT器件的背面结构制备方法，所述背面结构的制备方法包括如下步骤：
步骤1、提供制备有正面元胞结构的RC-IGBT晶圆，并将所述RC-IGBT晶圆的背面减薄至所需的厚度；
步骤2、对上述减薄后RC-IGBT晶圆背面进行P型杂质离子注入；
步骤3、利用激光激活方式激活注入到RC-IGBT晶圆背面的P型杂质离子；
步骤4、向上述RC-IGBT晶圆背面注入N型杂质离子，其中，N型杂质离子的注入剂量大于P型杂质离子的注入剂量；
步骤5、提供具有激活图形的激活基片，并将所述激活基片键合在上述RC-IGBT晶圆的背面；
步骤6、利用上述激活基片的激活图形对注入到RC-IGBT晶圆背面的N型杂质离子进行激活，以在RC-IGBT晶圆背面形成所需图形化分布的P型掺杂区域与N型掺杂区域；
步骤7、将激活基片与RC-IGBT晶圆的背面分离，并对上述RC-IGBT晶圆的背面金属化，以得到与P型掺杂区域、N型掺杂区域欧姆接触的集电极金属。
步骤1中，对RC-IGBT晶圆背面减薄的过程包括利用机械研磨减薄以及化学腐蚀减薄。
所述激活基片的形状与RC-IGBT晶圆相一致，激活图形贯通激活基片，进行激活的激光能通过激活图形激活RC-IGBT晶圆背面相应的N型杂质离子。
所述激活基片呈圆形，激活基片上设置缺角或缺口。
所述激活基片的材料包括玻璃，激活基片的厚度为RC-IGBT晶圆厚度的1/5～1/2。
所述激活基片的厚度为50μm～300μm。
激活图形包括若干贯通激活基片的圆孔，圆孔在激活基片上呈矩形或品字形均匀规则排列。
RC-IGBT晶圆包括第一导电类型基区，正面元胞结构包括设置于第一导电类型基区内上部的第二导电类型基区，在第二导电类型基区内设置元胞沟槽，元胞沟槽的槽底位于第二导电类型基区下方的第一导电类型基区内，元胞沟槽内的侧壁以及底壁生长有绝缘栅氧化层，在生长有绝缘栅氧化层的元胞沟槽内填充有导电多晶硅，在相邻元胞沟槽侧壁外上方设有第一导电类型源区，第一导电类型源区位于第二导电类型基区内且第一导电类型源区与相应的元胞沟槽侧壁接触；相邻元胞沟槽间的第一导电类型源区通过第二导电类型体区隔离，第一导电类型源区以及第二导电类型体区均与第一导电类型基区正面正上方的源极金属欧姆接触，源极金属通过绝缘介质层与导电多晶硅绝缘隔离。
本发明的优点：当激活基片与RC-IGBT晶圆的背面分离后，激活基片依然可以用作其他RC-IGBT晶圆背面N型杂质离子的激光激活过程，只要利用激活基片以及激活图形能得到所需图形化分布的P型掺杂区域以及N型掺杂区域即可，从而能够省去RC-IGBT晶圆背面N型杂质图形化注入所需的光刻工序，有效缩短RC-IGBT晶圆的加工周期，降低加工成本，与现有工艺兼容，安全可靠。
附图说明
图1为本发明的流程图。
图2为本发明一种N型RC-IGBT器件的剖视图。
图3为本发明激活基片的结构示意图。
图4为本发明激活基片的另一种结构示意图。
附图标记说明：1-N型基区、2-元胞沟槽、3-绝缘栅氧化层、4-导电多晶硅、5-P型基区、6-N+源区、7-P+体区、8-绝缘介质层、9-源极金属、10-P型掺杂区域、11-N型掺杂区域、12-集电极金属、13-激活基片、14-缺角以及15-缺口。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1所示：为了能够省去RC-IGBT晶圆背面N型杂质图形化注入所需的光刻工序，有效缩短RC-IGBT晶圆的加工周期，降低加工成本，本发明背面结构的制备方法包括如下步骤：
步骤1、提供制备有正面元胞结构的RC-IGBT晶圆，并将所述RC-IGBT晶圆的背面减薄至所需的厚度；
具体地，根据实际的需要在RC-IGBT晶圆的正面制备正面元胞结构，具体制备正面元胞结构的过程以及工艺条件等均可以采用现有常用的技术手段，具体为本技术领域技术人员所熟知，此处不再赘述。在制备得到正面元胞结构后，将RC-IGBT晶圆进行减薄，具体减薄后的厚度可以根据需要进行选择确定，此处不再赘述。具体实施时，对RC-IGBT晶圆背面减薄的过程包括利用机械研磨减薄以及化学腐蚀减薄。先利用机械研磨减薄，在利用化学腐蚀减薄，具体减薄的工艺过程等均与现有相同，此处不再赘述。
步骤2、对上述减薄后RC-IGBT晶圆背面进行P型杂质离子注入；
具体地，在RC-IGBT晶圆的背面减薄后，对RC-IGBT晶圆的背面进行P型杂质离子注入，以在RC-IGBT晶圆的背面得到P型层，P型层横贯RC-IGBT晶圆，具体进行P型杂质离子注入的过程等均与现有技术相同，此处不再赘述。
步骤3、利用激光激活方式激活注入到RC-IGBT晶圆背面的P型杂质离子；
具体地，在注入P型杂质离子后，采用本技术领域常用的激光激活方式激活注入到RC-IGBT晶圆背面的P型杂质离子，P型杂质离子激活后，在RC-IGBT晶圆背面得到P型层，具体利用激光激活P型杂质离子的过程为本技术领域人员所熟知，此处不再赘述。
步骤4、向上述RC-IGBT晶圆背面注入N型杂质离子，其中，N型杂质离子的注入剂量大于P型杂质离子的注入剂量；
具体地，在激活P型杂质离子后，采用本技术领域常用的技术手段向RC-IGBT晶圆注入N型杂质离子，为了能得到图形化分布的P型掺杂区域10与N型掺杂区域11，需要使得N型杂质离子的注入剂量大于P型杂质离子的注入剂量，N型杂质离子的注入剂量、P型杂质离子的注入计量以及注入深度等均为本技术领域人员所熟知，此处不再赘述。
步骤5、提供具有激活图形的激活基片13，并将所述激活基片13键合在上述RC-IGBT晶圆的背面；
具体地，所述激活基片13的形状与RC-IGBT晶圆相一致，激活图形贯通激活基片13，一般地，激活基片13的尺寸以及形状均与RC-IGBT晶圆的背面相一致，当激活基片13键合固定在RC-IGBT晶圆的背面时，能有效贴合在RC-IGBT晶圆的背面，实现对RC-IGBT晶圆的背面进行有效遮挡。具体实施是，RC-IGBT晶圆的外圈边缘具有缺角14或缺口15，为了能与RC-IGBT晶圆适配，在激活基片13上也需要设置缺角14或缺口15，如图3和图4所示。
所述激活基片13的材料包括玻璃，激活基片13的厚度为RC-IGBT晶圆厚度的1/5～1/2，具体实施时，激活基片13的厚度为50μm～300μm。激活图形包括若干贯通激活基片13的圆孔，圆孔在激活基片13上呈矩形或品字形均匀规则排列。激活基片13上激活图形具体的形式等需要与在RC-IGBT晶圆背面形成P型掺杂区10与N型掺杂区域11的图形化分布相关，具体为本技术领域人员所熟知，此处不再赘述。
步骤6、利用上述激活基片13的激活图形对注入到RC-IGBT晶圆背面的N型杂质离子进行激活，以在RC-IGBT晶圆背面形成所需图形化分布的P型掺杂区域10与N型掺杂区域11；
具体地，存在激活图形的区域能允许激活激光穿过，并作用在RC-IGBT晶圆的背面，其余的位置区域被激活基片13遮挡，从而当激活图形与所需形成N型掺杂区域11的位置适配时，利用激光激活后，能得到图形化分布的P型掺杂区域10与N型掺杂区域11。
步骤7、将激活基片13与RC-IGBT晶圆的背面分离，并对上述RC-IGBT晶圆的背面金属化，以得到与P型掺杂区域10、N型掺杂区域11欧姆接触的集电极金属12。
具体地，激活基片13采用本技术领域常用的技术手段实现与RC-IGBT晶圆的背面键合，在键合后，采用相应的技术手段能实现激活基片13与RC-IGBT晶圆的分离，激活基片13与RC-IGBT晶圆间的键合方式以及解键合的过程等均可以选择现有常用的技术手段，具体为本技术领域人员所熟知，只要能实现所需的键合与解键合需要即可，此处不再赘述。
具体地，采用本技术领域常用的技术手段制备得到集电极金属12，集电极金属12与P型掺杂区域10、N型掺杂区域11欧姆接触。
如图2所示，为制备得到RC-IGBT器件的剖视图，以N型RC-IGBT器件为例，RC-IGBT晶圆包括N型基区1，正面元胞结构包括设置于N型基区1内上部的P型基区5，在P型基区5内设置元胞沟槽2，元胞沟槽2的槽底位于P型基区5下方的N型基区1内，元胞沟槽2内的侧壁以及底壁生长有绝缘栅氧化层3，在生长有绝缘栅氧化层3的元胞沟槽2内填充有导电多晶硅4，在相邻元胞沟槽2侧壁外上方设有N+源区6，N+源区6位于P型基区5内且N+源区6与相应的元胞沟槽3侧壁接触；相邻元胞沟槽3间的N+源区6通过P型体区7隔离，N+源区6以及P型体区6均与N型基区1正面正上方的源极金属9欧姆接触，源极金属9通过绝缘介质8层与导电多晶硅4绝缘隔离。
本发明实施例中，P型基区5位于N型基区1内的上部，P型基区5从N型基区1的正面向下延伸，P型基区5横贯N型基区1的有源区，元胞沟槽2的深度小于N型基区1的厚度，P型体区7的掺杂浓度大于P型基区5的掺杂浓度，绝缘介质层8覆盖元胞沟槽2的槽口，元胞沟槽2从N型基区1的正面垂直向下延伸，源极金属9与N+源区6以及P型体区7欧姆接触后，能形成IGBT器件的源电极。同理，根据上述结构，能得到P型RC-IGBT器件。
具体实施时，当激活基片13与RC-IGBT晶圆的背面分离后，激活基片13依然可以用作其他RC-IGBT晶圆背面N型杂质离子的激光激活过程，只要利用激活基片13以及激活图形能得到所需图形化分布的P型掺杂区域10以及N型掺杂区域11即可，从而能够省去RC-IGBT晶圆背面N型杂质图形化注入所需的光刻工序，有效缩短RC-IGBT晶圆的加工周期，降低加工成本，与现有工艺兼容，安全可靠。
Claims (7)
1.一种RC-IGBT器件的背面结构制备方法，其特征是，所述背面结构的制备方法包括如下步骤：
步骤1、提供制备有正面元胞结构的RC-IGBT晶圆，并将所述RC-IGBT晶圆的背面减薄至所需的厚度；
步骤2、对上述减薄后RC-IGBT晶圆背面进行P型杂质离子注入；
步骤3、利用激光激活方式激活注入到RC-IGBT晶圆背面的P型杂质离子；
步骤4、向上述RC-IGBT晶圆背面注入N型杂质离子，其中，N型杂质离子的注入剂量大于P型杂质离子的注入剂量；
步骤5、提供具有激活图形的激活基片，并将所述激活基片键合在上述RC-IGBT晶圆的背面；
步骤6、利用上述激活基片的激活图形对注入到RC-IGBT晶圆背面的N型杂质离子进行激活，以在RC-IGBT晶圆背面形成所需图形化分布的P型掺杂区域与N型掺杂区域；
步骤7、将激活基片与RC-IGBT晶圆的背面分离，并对上述RC-IGBT晶圆的背面金属化，以得到与P型掺杂区域、N型掺杂区域欧姆接触的集电极金属；
所述激活基片的形状与RC-IGBT晶圆相一致，激活图形贯通激活基片，进行激活的激光能通过激活图形激活RC-IGBT晶圆背面相应的N型杂质离子。
2.根据权利要求1所述的RC-IGBT器件的背面结构制备方法，其特征是：步骤1中，对RC-IGBT晶圆背面减薄的过程包括利用机械研磨减薄以及化学腐蚀减薄。
3.根据权利要求1所述的RC-IGBT器件的背面结构制备方法，其特征是：所述激活基片呈圆形，激活基片上设置缺角或缺口。
4.根据权利要求1或2或3所述的RC-IGBT器件的背面结构制备方法，其特征是：所述激活基片的材料包括玻璃，激活基片的厚度为RC-IGBT晶圆厚度的1/5～1/2。
5.根据权利要求4所述的RC-IGBT器件的背面结构制备方法，其特征是：所述激活基片的厚度为50μm～300μm。
6.根据权利要求1或2或3所述的RC-IGBT器件的背面结构制备方法，其特征是：激活图形包括若干贯通激活基片的圆孔，圆孔在激活基片上呈矩形或品字形均匀规则排列。
7.根据权利要求1所述的RC-IGBT器件的背面结构制备方法，其特征是：RC-IGBT晶圆包括第一导电类型基区，正面元胞结构包括设置于第一导电类型基区内上部的第二导电类型基区，在第二导电类型基区内设置元胞沟槽，元胞沟槽的槽底位于第二导电类型基区下方的第一导电类型基区内，元胞沟槽内的侧壁以及底壁生长有绝缘栅氧化层，在生长有绝缘栅氧化层的元胞沟槽内填充有导电多晶硅，在相邻元胞沟槽侧壁外上方设有第一导电类型源区，第一导电类型源区位于第二导电类型基区内且第一导电类型源区与相应的元胞沟槽侧壁接触；相邻元胞沟槽间的第一导电类型源区通过第二导电类型体区隔离，第一导电类型源区以及第二导电类型体区均与第一导电类型基区正面正上方的源极金属欧姆接触，源极金属通过绝缘介质层与导电多晶硅绝缘隔离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711017441.2A CN107706109B (zh) | 2017-10-26 | 2017-10-26 | Rc-igbt器件的背面结构制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711017441.2A CN107706109B (zh) | 2017-10-26 | 2017-10-26 | Rc-igbt器件的背面结构制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107706109A CN107706109A (zh) | 2018-02-16 |
| CN107706109B true CN107706109B (zh) | 2019-11-05 |
Family
ID=61182498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711017441.2A Active CN107706109B (zh) | 2017-10-26 | 2017-10-26 | Rc-igbt器件的背面结构制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107706109B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11817501B2 (en) | 2021-09-22 | 2023-11-14 | International Business Machines Corporation | Three-dimensional, monolithically stacked field effect transistors formed on the front and backside of a wafer |
| CN116072543B (zh) * | 2023-03-23 | 2023-06-16 | 上海陆芯电子科技有限公司 | 一种rc-igbt器件及其制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04316320A (ja) * | 1991-04-16 | 1992-11-06 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| DE602004017958D1 (de) * | 2004-04-01 | 2009-01-08 | St Microelectronics Srl | he für Plasma- und/oder Ionenimplantationsbehandlung auf einem Halbleiterwafer zu definieren |
| CN103247724B (zh) * | 2012-02-08 | 2016-04-20 | 郭磊 | 一种半导体结构及其形成方法 |
| CN205595336U (zh) * | 2016-04-25 | 2016-09-21 | 全球能源互联网研究院 | 一种逆导型igbt背面结构 |
-
2017
- 2017-10-26 CN CN201711017441.2A patent/CN107706109B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107706109A (zh) | 2018-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180204937A1 (en) | Methods for fabricating anode shorted field stop insulated gate bipolar transistor | |
| CN102569411B (zh) | 半导体器件及其制作方法 | |
| CN104051540B (zh) | 超级结器件及其制造方法 | |
| CN104037070B (zh) | 半导体器件及其生产方法 | |
| JPH11501459A (ja) | 高密度トレンチ形ｄｍｏｓトランジスタ素子 | |
| US9443926B2 (en) | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor | |
| KR101767866B1 (ko) | 반도체 디바이스에서의 단순화된 전하 균형 | |
| CN109872974A (zh) | 具有集成pn二极管温度传感器的半导体器件 | |
| CN107706109B (zh) | Rc-igbt器件的背面结构制备方法 | |
| CN110429129B (zh) | 高压沟槽型功率半导体器件及制备方法 | |
| WO2007015903A2 (en) | High voltage non punch through igbt for switch mode power supplies | |
| CN110676306B (zh) | 低emi深沟槽隔离平面功率半导体器件及其制备方法 | |
| CN106409898B (zh) | 一种具有埋氧化层的沟槽栅igbt及其制作方法 | |
| KR101315699B1 (ko) | 초접합 트렌치 구조를 갖는 파워 모스펫 및 그 제조방법 | |
| KR20110036773A (ko) | 반도체 장치 및 그 제조방법 | |
| US4416708A (en) | Method of manufacture of high speed, high power bipolar transistor | |
| CN107644903B (zh) | 具有高抗短路能力的沟槽栅igbt器件及其制备方法 | |
| CN110896098A (zh) | 一种基于碳化硅基的反向开关晶体管及其制备方法 | |
| US9218958B2 (en) | Method for forming a semiconductor device | |
| CN105789109B (zh) | 包括埋入式阳极氧化物结构的半导体装置及其制造方法 | |
| WO2016041852A1 (en) | Method for manufacturing a semiconductor device comprising a thin semiconductor wafer | |
| GB2588663A (en) | Semiconductor device and method of manufacturing thereof | |
| CN108172507A (zh) | Mps-frd器件的加工方法 | |
| CN110223959B (zh) | 深浅沟槽的金属氧化物半导体场效应晶体管及其制备方法 | |
| CN107658343A (zh) | 一种优化器件特性的半导体结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |