JPH04316320A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04316320A
JPH04316320A JP3082781A JP8278191A JPH04316320A JP H04316320 A JPH04316320 A JP H04316320A JP 3082781 A JP3082781 A JP 3082781A JP 8278191 A JP8278191 A JP 8278191A JP H04316320 A JPH04316320 A JP H04316320A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
resist
ion implantation
charged
outer periphery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3082781A
Other languages
English (en)
Inventor
Akira Sato
明 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP3082781A priority Critical patent/JPH04316320A/ja
Priority to US07/865,961 priority patent/US5290709A/en
Publication of JPH04316320A publication Critical patent/JPH04316320A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/076—Implant
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/082—Ion implantation FETs/COMs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/083—Ion implantation, general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にイオン注入工程における半導体装置の静電破
壊を防止する半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法は、図３（
ａ）に示すように半導体ウェーハ１０１上にイオン注入
のマスク用のレジスト１０２を塗布し、次いで図３（ｂ
）に示すように、露光、現像にてパターンを形成し、次
に、図３（ｃ）に示すように、イオン注入にて半導体ウ
ェーハの必要部分に不純物をドーピングしていた。
【０００３】
【発明が解決しようとする課題】この従来の半導体装置
製造方法では、絶縁体であるレジストが半導体ウェーハ
の外周部をおおっており、したがって、イオン注入装置
の半導体ウェーハ固定部分と半導体ウェーハ間は、レジ
ストによって絶縁されている。そのためイオン注入工程
におけるイオンによる半導体ウェーハが帯電した場合電
荷の逃げ道が無くなり、半導体ウェーハ上の半導体装置
内で静電破壊を起こすという問題点があった。
【０００４】本発明の目的は、半導体ウェーハにイオン
注入によって生じる電荷を帯電させることがなく、静電
破壊を生ずることがない半導体装置の製造方法を提供す
ることにある。
【０００５】
【課題を解決するための手段】本発明の半導体装置製造
方法は、半導体ウェーハにレジスト塗布、露光、現像を
行ない、パターンを形成し、同時に外周部のレジストを
除去し、イオン注入を行なう工程を有している。
【０００６】
【実施例】次に本発明について図面を参照して説明する
。図１は本発明の一実施例を説明するために工程順に示
した半導体ウェーハの断面図である。
【０００７】図１（ａ）に示すように、半導体ウェーハ
１０１にレジスト１０２を塗布し、次いで図１（ｂ）に
示すように、パターン形成及び外周部のレジストを除去
する為に露光を行ない現像する。
【０００８】次に図１（ｃ）に示すイオン注入工程によ
り電荷をもったイオン１０４がドーピングされ絶縁体で
あるレジストが帯電するが、イオン注入装置の半導体ウ
ェーハ固定部分１０５と半導体ウェーハ１０１との接触
部分１０７が導電性であるため電荷が半導体ウェーハ固
定部分より逃げてゆく為静電破壊が起こらない。
【０００９】図２に実際の半導体装置の静電破壊に対す
る本発明の効果を示す。図２（ａ）は、従来技術におけ
るパターン形成している部分を除いてレジストが全面お
おっている時の半導体チップ内のイオン注入後の静電破
壊個数を示す。図２（ｂ）は本発明による外周部のレジ
ストを除去した場合の半導体チップ内のイオン注入後の
静電破壊個数を示す。明らかに周辺部レジスト除去の半
導体ウェーハの方がイオン注入後の静電破壊個数が減少
している。
【００１０】
【発明の効果】以上説明したように本発明は、外周部の
レジストを除去することによりイオン注入装置の半導体
ウェーハ固定部分と、半導体ウェーハとの接触部分が導
電性になっている為、イオン注入によって生じる帯電の
電荷が、半導体ウェーハ固定部分から逃げてゆき、半導
体ウェーハが帯電せず静電破壊が起こらないという効果
を有する。
【図面の簡単な説明】
【図１】本発明の一実施例を説明するために工程順に示
した半導体ウェーハの断面図である。
【図２】本発明の一実施例及び従来例により製造された
半導体ウェーハの静電破壊個数を示す半導体ウェーハの
平面図で（ａ）は従来例のレジストが半導体ウェーハ周
辺をおおっている場合、（ｂ）は本発明の一実施例によ
る半導体ウェーハ周辺のレジストを除去した場合である
。
【図３】従来技術を説明するために工程順に示した半導
体ウェーハ断面図である。
【符号の説明】
１０１　　　　半導体ウェーハ １０２　　　　レジスト １０３　　　　パターン形成されたレジスト１０４　　
　　イオン注入によるイオンの流れ１０５　　　　イオ
ン注入装置における半導体ウェーハ固定部分 １０６　　　　半導体ウェーハの周辺部のレジスト除去
された部分 １０７　　　　半導体ウェーハ固定部分と半導体ウェー
ハの接触部分（導電性） １０８　　　　半導体ウェーハ固定部分と半導体ウェー
ハの接触部分（絶縁性）

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　半導体装置製造のイオン注入工程にお
    いて、半導体ウェーハ外周部のレジストを除去した状態
    でイオン注入を行なうことを特徴とする半導体装置の製
    造方法。
JP3082781A 1991-04-16 1991-04-16 半導体装置の製造方法 Pending JPH04316320A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3082781A JPH04316320A (ja) 1991-04-16 1991-04-16 半導体装置の製造方法
US07/865,961 US5290709A (en) 1991-04-16 1992-04-09 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3082781A JPH04316320A (ja) 1991-04-16 1991-04-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04316320A true JPH04316320A (ja) 1992-11-06

Family

ID=13783961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3082781A Pending JPH04316320A (ja) 1991-04-16 1991-04-16 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5290709A (ja)
JP (1) JPH04316320A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304105A (ja) * 1992-04-28 1993-11-16 Nec Corp 半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9225906D0 (en) * 1992-12-11 1993-02-03 Philips Electronics Uk Ltd Electronic device manufacture using ion implantation
JPH06204162A (ja) * 1992-12-28 1994-07-22 Mitsubishi Electric Corp 半導体装置の製造方法および該方法に用いられるレジスト組成物
CN107706109B (zh) * 2017-10-26 2019-11-05 全球能源互联网研究院 Rc-igbt器件的背面结构制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04249316A (ja) * 1991-02-05 1992-09-04 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60234318A (ja) * 1984-05-07 1985-11-21 Hitachi Ltd 写真処理方法
JPS62248223A (ja) * 1986-04-21 1987-10-29 Sumitomo Eaton Noba Kk ウエハ−の帯電防止方法
JPS63278325A (ja) * 1987-05-11 1988-11-16 Fujitsu Ltd 半導体装置の製造方法
JPH01196817A (ja) * 1988-02-02 1989-08-08 Nec Corp 半導体装置の製造方法
JPH0216737A (ja) * 1988-07-05 1990-01-19 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JPH0263116A (ja) * 1988-08-29 1990-03-02 Mitsubishi Electric Corp Ｍｉｓ形半導体集積回路
JPH02278723A (ja) * 1989-04-19 1990-11-15 Mitsubishi Electric Corp 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04249316A (ja) * 1991-02-05 1992-09-04 Fujitsu Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304105A (ja) * 1992-04-28 1993-11-16 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US5290709A (en) 1994-03-01

Similar Documents

Publication Publication Date Title
JPH04316320A (ja) 半導体装置の製造方法
KR19980077523A (ko) 반도체 소자의 제조방법
JP4524457B2 (ja) 半導体装置の製造方法及び装置
KR100286769B1 (ko) 반도체 소자의 제조방법
KR20050064652A (ko) 플래시 메모리 소자의 제조 방법
JPH04237119A (ja) 半導体装置の製造方法
KR0179155B1 (ko) 반도체장치 및 그 제조방법
JPH0491422A (ja) 半導体装置の製造方法
KR20040069768A (ko) 정전기 방지구조를 갖는 반도체 제조용 마스크와 마스크제조방법
KR100239452B1 (ko) 반도체 소자의 제조방법
KR100241535B1 (ko) 반도체 소자의 트랜지스터 제조 방법
JPH065659B2 (ja) 半導体装置の製造方法
JP2973700B2 (ja) 半導体装置の製造方法
JPH02298068A (ja) 半導体集積装置
KR19980048207A (ko) 반도체소자 제조방법
JPH0325929A (ja) 半導体装置の製造方法
JPH0358413A (ja) 半導体装置の製造方法
KR19980030515A (ko) 반도체 소자의 격리막 형성방법
JPS6350015A (ja) 半導体装置の製造方法
JPS61285715A (ja) 半導体装置の製造方法
JPH03254123A (ja) 選択エッチング方法
KR20000002273A (ko) 반도체 소자의 분리구조 형성방법
KR19980020701A (ko) 반도체 소자의 제조방법
JPH01310534A (ja) 半導体装置の製造方法
JPH0342822A (ja) 半導体装置のイオン注入方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970805