JPH0325929A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0325929A JPH0325929A JP16123389A JP16123389A JPH0325929A JP H0325929 A JPH0325929 A JP H0325929A JP 16123389 A JP16123389 A JP 16123389A JP 16123389 A JP16123389 A JP 16123389A JP H0325929 A JPH0325929 A JP H0325929A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- film
- ion implantation
- silicon film
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000005468 ion implantation Methods 0.000 claims abstract description 24
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 23
- 230000001678 irradiating effect Effects 0.000 claims abstract description 8
- 238000009792 diffusion process Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 24
- 238000010884 ion-beam technique Methods 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 abstract description 3
- 238000002513 implantation Methods 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract description 2
- 230000008021 deposition Effects 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法に関し、特にイオン注
入法に関するものである。
入法に関するものである。
第４図は従来のＭＯＳデバイスのソースドレイン工程を
示す図であり、１は基板、２はｐウェル、３はｎウエル
、４はチャネルストップのｐ型拡敗層、５はフィールド
酸化膜、１６はゲート酸化膜、１７はポリシリコン膜、
１８はフォトレジスト、１９はＮ型拡散層である。
示す図であり、１は基板、２はｐウェル、３はｎウエル
、４はチャネルストップのｐ型拡敗層、５はフィールド
酸化膜、１６はゲート酸化膜、１７はポリシリコン膜、
１８はフォトレジスト、１９はＮ型拡散層である。
次に製造方法について説明する。
基ｖｉ．ｌ上にイオン注入を行い、ｐウェル２およびｎ
ウエル３を形成する．次にＬＯＣＯＳ法によりｐウエル
２およびｎウェル３表面の選択酸化を行い、フィールド
酸化膜５を形成する。このとき酸化膜５の下には、チャ
ネルストップのＰ型拡敗Ｎ４が形成され、ｐウエル２お
よびｎウェル３の活性領域上にはゲート酸化膜１６が形
成される。
ウエル３を形成する．次にＬＯＣＯＳ法によりｐウエル
２およびｎウェル３表面の選択酸化を行い、フィールド
酸化膜５を形成する。このとき酸化膜５の下には、チャ
ネルストップのＰ型拡敗Ｎ４が形成され、ｐウエル２お
よびｎウェル３の活性領域上にはゲート酸化膜１６が形
成される。
次にこのゲート酸化膜１６上にゲートポリシリコン１７
を形成し、全面にフォトレジスト１８を形成し、そのｎ
ウェル３上の部分を除去し、残ったフォトレジスト１８
および上記ゲートボリシリコン１７をマスクとしてｎウ
ェル３のみにソース．ドレイン領域となるＮ型拡敗Ｉ′
ｌ！ｉ１９を形成する。
を形成し、全面にフォトレジスト１８を形成し、そのｎ
ウェル３上の部分を除去し、残ったフォトレジスト１８
および上記ゲートボリシリコン１７をマスクとしてｎウ
ェル３のみにソース．ドレイン領域となるＮ型拡敗Ｉ′
ｌ！ｉ１９を形成する。
第５図は従来のバイポーラ素子のエミッタ工程を示す断
面図であり、１は基板、２はｐ型拡敗層、３はｎ型拡敗
層、４はチャネルストップのｐ゛型拡散層、５はフィー
ルド酸化膜、６はＮ一拡散層、７はｐ゛拡散層、ｌＯは
レジスト、１２は下敷酸化膜、ｌ３はＮ゛型拡敗層であ
る。
面図であり、１は基板、２はｐ型拡敗層、３はｎ型拡敗
層、４はチャネルストップのｐ゛型拡散層、５はフィー
ルド酸化膜、６はＮ一拡散層、７はｐ゛拡散層、ｌＯは
レジスト、１２は下敷酸化膜、ｌ３はＮ゛型拡敗層であ
る。
次に製造方法について説明する．
基板１上にｐ型拡散層２を形成し、さらにその上に選択
的にｎ型拡敗Ｎ３を形成し、次にＬＯＣＯＳ法により選
択酸化を行い、フィールド酸化膜５を形成する。このと
き酸化膜５の下には、チャネルストップのｐ型拡敗層４
が形成され、ｎ型拡散層３の活性領゜域上には下敷酸化
膜１２が形成される。上記下敷酸化膜１２を介してｎ型
拡散Ｎ３上にＮ一拡散層６．Ｐ゛拡散層７を形成し、さ
らに最表面の酸化を行い、酸化膜５を形成する。次にそ
の上にレジスト１０を形成し、その窓開けを行い、フィ
ールド酸化膜５をエンチングし、その開口からイオン注
入を行い、Ｎ゛拡散層ｌ３を形戊する。
的にｎ型拡敗Ｎ３を形成し、次にＬＯＣＯＳ法により選
択酸化を行い、フィールド酸化膜５を形成する。このと
き酸化膜５の下には、チャネルストップのｐ型拡敗層４
が形成され、ｎ型拡散層３の活性領゜域上には下敷酸化
膜１２が形成される。上記下敷酸化膜１２を介してｎ型
拡散Ｎ３上にＮ一拡散層６．Ｐ゛拡散層７を形成し、さ
らに最表面の酸化を行い、酸化膜５を形成する。次にそ
の上にレジスト１０を形成し、その窓開けを行い、フィ
ールド酸化膜５をエンチングし、その開口からイオン注
入を行い、Ｎ゛拡散層ｌ３を形戊する。
第６図は従来のイオン注入工程を示す断面図であり、図
において、６０１はシリコン基板、６０２は絶縁膜、６
０３はポリシリコン膜、６０４はフォトレジスト、６０
５は電荷、６０６はイオンビームである。
において、６０１はシリコン基板、６０２は絶縁膜、６
０３はポリシリコン膜、６０４はフォトレジスト、６０
５は電荷、６０６はイオンビームである。
また第７図は従来のイオン注入装置の概略図であり、３
０１はガス制御系、３０２はガスボックス、３０３はイ
オン源、３０４はイオン源部真空ポンプ、３０５は高電
圧架台、３０６は質量分析器、３０７は可変スリット、
３０８は分析スリット、３０９は加速管、３１０は三重
極レンズ、３１１はビームライン部真空ポンプ、３１２
はＸ・Ｙ走査電極、３１３はエンドステーション部真空
ポンプ、３１４は人口キャリアステージ、３１５は入口
エアロック、３１６はウェハホルダ、３ｌ７は出口エア
ロック、３１８は出口キャリアステージ、３１９はイオ
ンビームである。イオン注入時、ウェハはウェハホルダ
３１６に入り、イオンビーム３１９に対して垂直に保持
される。
０１はガス制御系、３０２はガスボックス、３０３はイ
オン源、３０４はイオン源部真空ポンプ、３０５は高電
圧架台、３０６は質量分析器、３０７は可変スリット、
３０８は分析スリット、３０９は加速管、３１０は三重
極レンズ、３１１はビームライン部真空ポンプ、３１２
はＸ・Ｙ走査電極、３１３はエンドステーション部真空
ポンプ、３１４は人口キャリアステージ、３１５は入口
エアロック、３１６はウェハホルダ、３ｌ７は出口エア
ロック、３１８は出口キャリアステージ、３１９はイオ
ンビームである。イオン注入時、ウェハはウェハホルダ
３１６に入り、イオンビーム３１９に対して垂直に保持
される。
従来のイオン注入法では、ＭＯＳデバイスのソースドレ
イン工程（第４図）やバイポーラ素子のエミッタ工程（
第５図），コレクタウォール工程等の高濃度層の形成工
程において、数ｍＡの大電流ビームで不純物を注入する
と、第６図に示すようにウエハ表面に過大な電荷６０５
が蓄積される。
イン工程（第４図）やバイポーラ素子のエミッタ工程（
第５図），コレクタウォール工程等の高濃度層の形成工
程において、数ｍＡの大電流ビームで不純物を注入する
と、第６図に示すようにウエハ表面に過大な電荷６０５
が蓄積される。
この電荷は放電によってゲート絶縁膜やｐｎ接合の破壊
（以下、静電破壊と称す）を引き起こしたり、ウェハ面
内の注入量不均一性を引き起こすためウェハプロセスで
の歩留りを著しく悪くしている。
（以下、静電破壊と称す）を引き起こしたり、ウェハ面
内の注入量不均一性を引き起こすためウェハプロセスで
の歩留りを著しく悪くしている。
この発明は上記のような問題点を解消するためになされ
たもので、チャージアップによる静電破壊や注入量不均
一性を防止できる，イオン注入法によ
る半導体装置の製造方法を得ること
を目的とする。
たもので、チャージアップによる静電破壊や注入量不均
一性を防止できる，イオン注入法によ
る半導体装置の製造方法を得ること
を目的とする。
この発明に係る半導体装置の製造方法は、絶縁膜上にＥ
ＣＲ−ＣＶＤ法によりアモルファスシリコン膜を室温で
堆積し、イオン注入時に光を照射してイオン注入を行な
い、ａ−Ｓｉ：Ｈ膜を導電膜としてウエハ表面に蓄積さ
れた電荷を基板から装置に流すようにしたものである。
ＣＲ−ＣＶＤ法によりアモルファスシリコン膜を室温で
堆積し、イオン注入時に光を照射してイオン注入を行な
い、ａ−Ｓｉ：Ｈ膜を導電膜としてウエハ表面に蓄積さ
れた電荷を基板から装置に流すようにしたものである。
この発明においては、アモルファスシリコンは、Ｅ Ｃ
Ｒ （Ｅｌｅｃｔｒｏｎ Ｃｙｃｒｏｔｒｏｎ Ｒｅ
ｓｏｎａｎｃｅ） プラズマＣＶＤ装置によって室温
でレジストパターン上に形成され、イオン注入時に光を
照射することによって導電膜となり、ウェハ面上の電荷
をウェハホルダに流してチャージアップを防ぐことが可
能となる。
Ｒ （Ｅｌｅｃｔｒｏｎ Ｃｙｃｒｏｔｒｏｎ Ｒｅ
ｓｏｎａｎｃｅ） プラズマＣＶＤ装置によって室温
でレジストパターン上に形成され、イオン注入時に光を
照射することによって導電膜となり、ウェハ面上の電荷
をウェハホルダに流してチャージアップを防ぐことが可
能となる。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例によるバイボーラ素子のエ
ミッタ工程でのイオン注入前のレジスト１０のパターニ
ング後にＥＣＲプラズマ装置によってアモルファスシリ
コン（ａ−Ｓ ｉ ： Ｈ） 膜１１を薄く （約〜５
００人）堆積した状態を示す図であり、図中、第５図と
同一符号は同一部分を示す。
ミッタ工程でのイオン注入前のレジスト１０のパターニ
ング後にＥＣＲプラズマ装置によってアモルファスシリ
コン（ａ−Ｓ ｉ ： Ｈ） 膜１１を薄く （約〜５
００人）堆積した状態を示す図であり、図中、第５図と
同一符号は同一部分を示す。
第２図は上記実施例において用いるＥＣＲプラズマＣＶ
Ｄ装置の概略図であり、第２図において、マイクロ波２
０１は矩形纒波管２０２よりプラズマ室２０３に導入す
る。プラズマ生戒室の外部ニは磁気コイル２０４を配置
し、プラズマ室の適当な領域でＥＣＲ条件を満たす磁界
を発生するとともに、デボ室においてはプラズマ引き出
し用の発散磁界になっている。原料ガスは１００％Ｓｉ
Ｈ４ガスをガス導入口２０５からデボ室に導入する。
Ｄ装置の概略図であり、第２図において、マイクロ波２
０１は矩形纒波管２０２よりプラズマ室２０３に導入す
る。プラズマ生戒室の外部ニは磁気コイル２０４を配置
し、プラズマ室の適当な領域でＥＣＲ条件を満たす磁界
を発生するとともに、デボ室においてはプラズマ引き出
し用の発散磁界になっている。原料ガスは１００％Ｓｉ
Ｈ４ガスをガス導入口２０５からデボ室に導入する。
２０６は基牟反、２０７は排気である。
この装置を用いて室温で堆積したアモルファスシリコン
（ａ−Ｓｉ：Ｈ）膜の膜特性の一例を第８図に示す。こ
の図は圧力を変化した時のａ−Ｓｉ：Ｈ膜の光導電率σ
６、暗導電率σ，およびそれらの比σＰ／σ４を示すも
のである。光を照射することによってａ−Ｓｉ：Ｈ膜は
室温で堆積しても導電膜となることがわかる。
（ａ−Ｓｉ：Ｈ）膜の膜特性の一例を第８図に示す。こ
の図は圧力を変化した時のａ−Ｓｉ：Ｈ膜の光導電率σ
６、暗導電率σ，およびそれらの比σＰ／σ４を示すも
のである。光を照射することによってａ−Ｓｉ：Ｈ膜は
室温で堆積しても導電膜となることがわかる。
また、第３図はこの発明の一実施例において用いるイオ
ン注入器の概略図である．図中第７図と同一符号は同一
部分を示し、３２０はエンドステーション内でイオンビ
ーム３１９がウエハ面上に照射するのを邪魔しない位置
でウェハ面上を照らすことの可能なランプである。イオ
ン注入時にこのランプ３２０によってウェハに光を照射
することにより、レジスト上のａ−Ｓｔ：Ｈ膜ｌ１を導
電体にしてウエハ面上の電荷をウエハホルダに流し、チ
ャージアップを防ぐことが可能である。イオン注入後、
ａ−Ｓｉ：Ｈ膜１１はエッチングによって簡単に除去で
きる。このように、レジスト上にａ−Ｓｉ：Ｈ膜を堆積
し、光を照射しながらイオン注入を行なうことによって
チャージアンプを防止できる。
ン注入器の概略図である．図中第７図と同一符号は同一
部分を示し、３２０はエンドステーション内でイオンビ
ーム３１９がウエハ面上に照射するのを邪魔しない位置
でウェハ面上を照らすことの可能なランプである。イオ
ン注入時にこのランプ３２０によってウェハに光を照射
することにより、レジスト上のａ−Ｓｔ：Ｈ膜ｌ１を導
電体にしてウエハ面上の電荷をウエハホルダに流し、チ
ャージアップを防ぐことが可能である。イオン注入後、
ａ−Ｓｉ：Ｈ膜１１はエッチングによって簡単に除去で
きる。このように、レジスト上にａ−Ｓｉ：Ｈ膜を堆積
し、光を照射しながらイオン注入を行なうことによって
チャージアンプを防止できる。
なお、上記実施例ではバイボーラ素子のエミッタ工程を
例にしたが、イオン注入工程であれば任意の工程に本発
明は適用できる。
例にしたが、イオン注入工程であれば任意の工程に本発
明は適用できる。
また、イオン注入のマスクとしてはレジストを例に用い
たが、これは絶縁膜であればＳｉＯｚやＳｉＮ等何を用
いても良い。
たが、これは絶縁膜であればＳｉＯｚやＳｉＮ等何を用
いても良い。
また、ａ−Ｓｉ：Ｈ膜どしてはノンドーブのａ−Ｓｉ：
Ｈ膜を例にしたが、ｎ型やｐ型の不純物をドーブしたａ
−Ｓｉ：Ｈ膜を用いても良い。
Ｈ膜を例にしたが、ｎ型やｐ型の不純物をドーブしたａ
−Ｓｉ：Ｈ膜を用いても良い。
以上のように、この発明によれば絶縁膜上にＥＣＲ−Ｃ
ＶＤ法によりａ−Ｓｔ：ｆ｛膜を室温で堆積し、イオン
注入時に光を照射してイオン注入を行なうようにしたの
で、イオン注入時に上記ａ−Ｓ ｉ ： Ｈ膜は導電膜
になり、ウェハ面上の電荷はウェハホルダに流れてチャ
ージアノプは発生しなくなり、歩留りを向上できる効果
がある。
ＶＤ法によりａ−Ｓｔ：ｆ｛膜を室温で堆積し、イオン
注入時に光を照射してイオン注入を行なうようにしたの
で、イオン注入時に上記ａ−Ｓ ｉ ： Ｈ膜は導電膜
になり、ウェハ面上の電荷はウェハホルダに流れてチャ
ージアノプは発生しなくなり、歩留りを向上できる効果
がある。
第１図はこの発明の一実施例によるイオン注入工程を示
す断面図、第２図はこの発明の一実施例において用いる
ＥＣＲプラズマＣＶＤ装置の模式図、第３図はこの発明
の一実施例において用いるイオン注入装置の模弐図、第
４図は従来のＭＯＳ型デバイスのソースドレイン工程の
断面図、第５図は従来のバイボーラデバイスのエミッタ
工程の模式図、第６図はチャージアップを説明する図、
第７図は従来のイオン注入装置の模式図、第８図はＥＣ
ＲプラズマＣＶＤ法でデボしたアモルファスシリコン膜
の膜特性を示す図である。 図において、１は基板、２はｐ型拡敗層、３はｎ型拡敗
層、４はチャネルストップのｐ型拡散層、５はフィール
ド酸化膜、６はＮ一拡散層、７はｐ゛拡Ｍ層、１０はレ
ジスト、１ｌはアモルファスシリコン膜、１２は下敷酸
化膜、１３はＮ゛拡散層、１６はゲート酸化膜、１７は
ポリシリコン膜、ｌ８はフォトレジスト、１９はＮ型拡
敗層、３２０はランプである． なお図中同一符号は同一又は相当部分を示す。
す断面図、第２図はこの発明の一実施例において用いる
ＥＣＲプラズマＣＶＤ装置の模式図、第３図はこの発明
の一実施例において用いるイオン注入装置の模弐図、第
４図は従来のＭＯＳ型デバイスのソースドレイン工程の
断面図、第５図は従来のバイボーラデバイスのエミッタ
工程の模式図、第６図はチャージアップを説明する図、
第７図は従来のイオン注入装置の模式図、第８図はＥＣ
ＲプラズマＣＶＤ法でデボしたアモルファスシリコン膜
の膜特性を示す図である。 図において、１は基板、２はｐ型拡敗層、３はｎ型拡敗
層、４はチャネルストップのｐ型拡散層、５はフィール
ド酸化膜、６はＮ一拡散層、７はｐ゛拡Ｍ層、１０はレ
ジスト、１ｌはアモルファスシリコン膜、１２は下敷酸
化膜、１３はＮ゛拡散層、１６はゲート酸化膜、１７は
ポリシリコン膜、ｌ８はフォトレジスト、１９はＮ型拡
敗層、３２０はランプである． なお図中同一符号は同一又は相当部分を示す。
Claims (1)
- （１）基板上に第１の導電型の拡散層を形成し、前記拡
散層上に絶縁膜を形成し、 前記絶縁膜上にレジスト層を形成し、該レジスト層の第
２の導電型の拡散層を形成するべき部分を除去し、 前記レジスト層上にＥＣＲプラズマＣＶＤ装置を用いて
室温でアモルファスシリコン膜を形成し、光を照射しな
がら前記レジスト層に覆われない部分を通して上記アモ
ルファスシリコン膜の上方からイオン注入を行なうこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16123389A JPH0325929A (ja) | 1989-06-23 | 1989-06-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16123389A JPH0325929A (ja) | 1989-06-23 | 1989-06-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0325929A true JPH0325929A (ja) | 1991-02-04 |
Family
ID=15731167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16123389A Pending JPH0325929A (ja) | 1989-06-23 | 1989-06-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0325929A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62177911A (ja) * | 1986-01-31 | 1987-08-04 | Canon Inc | 堆積膜形成装置 |
| CN114496852A (zh) * | 2022-01-25 | 2022-05-13 | 永耀实业(深圳)有限公司 | 一种用于集成电路生产线的离子注入机 |
-
1989
- 1989-06-23 JP JP16123389A patent/JPH0325929A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62177911A (ja) * | 1986-01-31 | 1987-08-04 | Canon Inc | 堆積膜形成装置 |
| CN114496852A (zh) * | 2022-01-25 | 2022-05-13 | 永耀实业(深圳)有限公司 | 一种用于集成电路生产线的离子注入机 |
| CN114496852B (zh) * | 2022-01-25 | 2022-11-29 | 永耀实业(深圳)有限公司 | 一种用于集成电路生产线的离子注入机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0358173B2 (ja) | ||
| US5141885A (en) | Method of fabrication of thin film transistors | |
| JPS62188277A (ja) | 低濃度ド−プド構造形成方法 | |
| US6509221B1 (en) | Method for forming high performance CMOS devices with elevated sidewall spacers | |
| JPH0325929A (ja) | 半導体装置の製造方法 | |
| US5208173A (en) | Method of manufacturing non-volatile semiconductor memory device | |
| US4231820A (en) | Method of making a silicon diode array target | |
| JPH0298143A (ja) | Ｌｄｄ構造ポリシリコン薄膜トランジスタの製造方法 | |
| US20040067627A1 (en) | Dry lithograpy method and method of forming gate pattern using the same | |
| Wolf et al. | Electron beam and ion beam fabricated microwave switch | |
| KR100206957B1 (ko) | 고전압 반도체소자 및 그 제조방법 | |
| US6207520B1 (en) | Rapid thermal anneal with a gaseous dopant species for formation of lightly doped regions | |
| JPH04322423A (ja) | 半導体装置の製造方法 | |
| JPS5952878A (ja) | 半導体装置の製造方法 | |
| JPS6057671A (ja) | 半導体装置の製造方法 | |
| JPH03209816A (ja) | 半導体装置の製造方法 | |
| KR0121184B1 (ko) | Mos 소자 제조방법 | |
| JPH0369137A (ja) | 半導体集積回路の製造方法 | |
| JPH03154378A (ja) | 耐放射線半導体装置の製造方法 | |
| KR100223795B1 (ko) | 반도체소자제조방법 | |
| JPS6146964B2 (ja) | ||
| JPH02105518A (ja) | 半導体集積回路装置の製造方法 | |
| KR100239700B1 (ko) | 반도체 소자 제조방법 | |
| JPS62174915A (ja) | 半導体装置の製造方法 | |
| JPH0559586B2 (ja) |