JPH04322423A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04322423A JPH04322423A JP9092491A JP9092491A JPH04322423A JP H04322423 A JPH04322423 A JP H04322423A JP 9092491 A JP9092491 A JP 9092491A JP 9092491 A JP9092491 A JP 9092491A JP H04322423 A JPH04322423 A JP H04322423A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- ion implantation
- gate oxide
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004094 surface-active agent Substances 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 150000002500 ions Chemical group 0.000 claims abstract description 7
- 238000005468 ion implantation Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 3
- 239000012212 insulator Substances 0.000 abstract 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に不純物のイオン注入方法に関する。
関し、特に不純物のイオン注入方法に関する。
【０００２】
【従来の技術】半導体装置の製造工程の一つに不純物の
イオン注入工程がある。これは、ホウ素，リン，ヒ素な
どの不純物原子をイオン化し、高いエネルギーを与えて
半導体基板に打込む方法である。ＭＯＳデバイスにおけ
る不純物導入工程では、ウェル，チャネルストッパー，
ソース・ドレイン等の形成や、結晶シリコンドープ，チ
ャネルドープ等に使用されている。
イオン注入工程がある。これは、ホウ素，リン，ヒ素な
どの不純物原子をイオン化し、高いエネルギーを与えて
半導体基板に打込む方法である。ＭＯＳデバイスにおけ
る不純物導入工程では、ウェル，チャネルストッパー，
ソース・ドレイン等の形成や、結晶シリコンドープ，チ
ャネルドープ等に使用されている。
【０００３】例えば、ＣＭＯＳＦＥＴのｎチャネルトラ
ンジスタのソース・ドレイン形成工程では、ヒ素をシリ
コン基板にイオン注入するが、ヒ素が同時にｐチャネル
トランジスタのソース・ドレイン領域に打込まれないよ
うにｐチャネルトランジスタの領域は、図３に示すよう
に、シリコン基板１上のゲート酸化膜２，多結晶シリコ
ン配線４，フィールド酸化膜３等の表面をフォトレジス
ト膜６で覆ったのちに、イオン注入が行なわれる。
ンジスタのソース・ドレイン形成工程では、ヒ素をシリ
コン基板にイオン注入するが、ヒ素が同時にｐチャネル
トランジスタのソース・ドレイン領域に打込まれないよ
うにｐチャネルトランジスタの領域は、図３に示すよう
に、シリコン基板１上のゲート酸化膜２，多結晶シリコ
ン配線４，フィールド酸化膜３等の表面をフォトレジス
ト膜６で覆ったのちに、イオン注入が行なわれる。
【０００４】また、多結晶シリコンドープの例としては
図４に示すように、ゲート電極を形成する多結晶シリコ
ン配線４Ａの上にＣＶＤ法により形成したリンガラス膜
７の一部を選択的にエッチングして形成したコンタクト
孔８から、リンイオンを注入する場合がある。
図４に示すように、ゲート電極を形成する多結晶シリコ
ン配線４Ａの上にＣＶＤ法により形成したリンガラス膜
７の一部を選択的にエッチングして形成したコンタクト
孔８から、リンイオンを注入する場合がある。
【０００５】このような従来のイオン注入工程において
は、基板表面の帯電による絶縁膜の破壊や、不純物濃度
のウェハ面内均一性の劣化に対する対策としては、イオ
ン注入装置のエレクトロンシャワーを用いる方法がある
が、イオン注入による基板表面の帯電のしかたが基板表
面の材料やデバイス構造によっても異なることがわかっ
ており、エレクトロンシャワーによって帯電に対し最適
なイオン注入を行うことは困難であった。
は、基板表面の帯電による絶縁膜の破壊や、不純物濃度
のウェハ面内均一性の劣化に対する対策としては、イオ
ン注入装置のエレクトロンシャワーを用いる方法がある
が、イオン注入による基板表面の帯電のしかたが基板表
面の材料やデバイス構造によっても異なることがわかっ
ており、エレクトロンシャワーによって帯電に対し最適
なイオン注入を行うことは困難であった。
【０００６】
【発明が解決しようとする課題】図３により説明した従
来のイオン注入方法では、ゲート酸化膜２が絶縁破壊す
るという問題がある。これはイオン注入によってフォト
レジスト膜６に電荷が蓄積し、ゲート電極を形成する多
結晶シリコン配線４とシリコン基板１との電位差が大き
くなり、ゲート酸化膜２にかかる電界が１０ＭＶ／ｃｍ
を越えて絶縁破壊にいたると考えられる。また、図４の
場合は、イオン注入のマスクとなっているリンガラス膜
７及び多結晶シリコン配線４Ａの電位が、イオン注入に
より電荷が蓄積されていくために上がることが絶縁破壊
にいたる原因であると考えられる。さらに、ゲート酸化
膜２Ａの絶縁破壊にいたらずともマスキング材が、ＣＶ
Ｄ法により形成させたリンガラス膜７なので、基板表面
の大部分の面積を占るこのリンガラス膜７の蓄積電荷の
作る電界の影響をイオンビームが受けるため、ウェハ上
での不純物原子の均一性が悪くなり、コンタクト孔８の
抵抗値にもばらつきが生じ、コンタクトの部分が高抵抗
となり、製品歩留の低下をまねくという問題があった。
来のイオン注入方法では、ゲート酸化膜２が絶縁破壊す
るという問題がある。これはイオン注入によってフォト
レジスト膜６に電荷が蓄積し、ゲート電極を形成する多
結晶シリコン配線４とシリコン基板１との電位差が大き
くなり、ゲート酸化膜２にかかる電界が１０ＭＶ／ｃｍ
を越えて絶縁破壊にいたると考えられる。また、図４の
場合は、イオン注入のマスクとなっているリンガラス膜
７及び多結晶シリコン配線４Ａの電位が、イオン注入に
より電荷が蓄積されていくために上がることが絶縁破壊
にいたる原因であると考えられる。さらに、ゲート酸化
膜２Ａの絶縁破壊にいたらずともマスキング材が、ＣＶ
Ｄ法により形成させたリンガラス膜７なので、基板表面
の大部分の面積を占るこのリンガラス膜７の蓄積電荷の
作る電界の影響をイオンビームが受けるため、ウェハ上
での不純物原子の均一性が悪くなり、コンタクト孔８の
抵抗値にもばらつきが生じ、コンタクトの部分が高抵抗
となり、製品歩留の低下をまねくという問題があった。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に形成された絶縁膜からなるマ
スクを用い不純物のイオン注入を行う半導体装置の製造
方法において、前記マスクを含む全面に界面活性剤層を
形成したのちイオン注入を行うものである。
造方法は、半導体基板上に形成された絶縁膜からなるマ
スクを用い不純物のイオン注入を行う半導体装置の製造
方法において、前記マスクを含む全面に界面活性剤層を
形成したのちイオン注入を行うものである。
【０００８】
【実施例】次に本発明について図面を参照して説明する
。図１は本発明の第１の実施例を説明するための半導体
チップの断面図であり、本発明をＣＭＯＳＦＥＴに適用
した場合である。
。図１は本発明の第１の実施例を説明するための半導体
チップの断面図であり、本発明をＣＭＯＳＦＥＴに適用
した場合である。
【０００９】シリコン基板１上にフィールド酸化膜３と
ゲート酸化膜２を形成したのち、ゲート電極となる多結
晶シリコン配線４を形成する。次でこの多結晶シリコン
配線４の表面を酸化しシリコン酸化膜５を形成する。
ゲート酸化膜２を形成したのち、ゲート電極となる多結
晶シリコン配線４を形成する。次でこの多結晶シリコン
配線４の表面を酸化しシリコン酸化膜５を形成する。
【００１０】次に、シリコン基板１の全面にフォトレジ
スト膜６を塗布法で形成し、イオン注入するトランジス
タ領域（図示せず）のフォトレジスト膜を除去する。次
で全面に界面活性剤を塗布し、１００〜２００℃で乾燥
して導電性のある界面活性剤層９を形成する。こののち
イオン注入を行う。この時、界面活性剤層９からイオン
注入装置のウェハ保持機構を通って電荷がアースに逃げ
るので、従来例のようにゲート酸化膜２が絶縁破壊を起
こすことはない。このため従来例に比べゲート酸化膜の
絶縁不良の発生率を１／５にすることができた。
スト膜６を塗布法で形成し、イオン注入するトランジス
タ領域（図示せず）のフォトレジスト膜を除去する。次
で全面に界面活性剤を塗布し、１００〜２００℃で乾燥
して導電性のある界面活性剤層９を形成する。こののち
イオン注入を行う。この時、界面活性剤層９からイオン
注入装置のウェハ保持機構を通って電荷がアースに逃げ
るので、従来例のようにゲート酸化膜２が絶縁破壊を起
こすことはない。このため従来例に比べゲート酸化膜の
絶縁不良の発生率を１／５にすることができた。
【００１１】図２は本発明の第２の実施例を説明するた
めの半導体チップの断面図である。
めの半導体チップの断面図である。
【００１２】シリコン基板１上にゲート酸化膜２，フィ
ールド酸化膜３及び多結晶シリコン配線４を形成したの
ち、全面にＣＶＤ法によりリンガラス膜７を形成する。
ールド酸化膜３及び多結晶シリコン配線４を形成したの
ち、全面にＣＶＤ法によりリンガラス膜７を形成する。
【００１３】次にこのリンガラス膜７の一部を選択的に
エッチングしてコンタクト孔８を形成させたのち第１の
実施例と同様に、界面活性剤層９を形成する。次でイオ
ン注入する。
エッチングしてコンタクト孔８を形成させたのち第１の
実施例と同様に、界面活性剤層９を形成する。次でイオ
ン注入する。
【００１４】このように第２の実施例によってもゲート
酸化膜２の絶縁破壊を防ぐことができる。さらに、イオ
ンビームが蓄積電荷による電界の影響を受けないので、
ウェハ内でのコンタクト抵抗のばらつきも抑えることが
できる。
酸化膜２の絶縁破壊を防ぐことができる。さらに、イオ
ンビームが蓄積電荷による電界の影響を受けないので、
ウェハ内でのコンタクト抵抗のばらつきも抑えることが
できる。
【００１５】なお、イオン注入後は界面活性剤層９は、
フォトレジスト膜６の現像液で溶解して基板表面から取
り除き、次工程へ送る。本第２の実施例によれば、製品
の歩留りを従来例に比べ２０％向上させることができた
。
フォトレジスト膜６の現像液で溶解して基板表面から取
り除き、次工程へ送る。本第２の実施例によれば、製品
の歩留りを従来例に比べ２０％向上させることができた
。
【００１６】
【発明の効果】以上説明したように本発明は、イオン注
入前に基板表面を界面活性剤で被覆して基板表面に導電
性をもたせることにより、イオン注入により絶縁膜に蓄
積される電荷を、イオン注入装置からアースに逃がすこ
とができるため、絶縁膜の破壊や注入不均一性を防止で
きる効果を有する。このため、半導体装置の歩留りを向
上させることができる。
入前に基板表面を界面活性剤で被覆して基板表面に導電
性をもたせることにより、イオン注入により絶縁膜に蓄
積される電荷を、イオン注入装置からアースに逃がすこ
とができるため、絶縁膜の破壊や注入不均一性を防止で
きる効果を有する。このため、半導体装置の歩留りを向
上させることができる。
【図１】本発明の第１の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図２】本発明の第２の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図３】従来の半導体装置の製造方法を説明するための
半導体チップの断面図。
半導体チップの断面図。
【図４】従来の半導体装置の製造方法を説明するための
半導体チップの断面図。
半導体チップの断面図。
１ シリコン基板
２，２Ａ ゲート酸化膜
３ フィールド酸化膜
４，４Ａ 多結晶シリコン配線
５ シリコン酸化膜
６ フォトレジスト膜
７ リンガラス膜
８ コンタクト孔
９ 界面活性剤層
Claims (1)
- 【請求項１】 半導体基板上に形成された絶縁膜から
なるマスクを用い不純物のイオン注入を行う半導体装置
の製造方法において、前記マスクを含む全面に界面活性
剤層を形成したのちイオン注入を行うことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9092491A JPH04322423A (ja) | 1991-04-23 | 1991-04-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9092491A JPH04322423A (ja) | 1991-04-23 | 1991-04-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04322423A true JPH04322423A (ja) | 1992-11-12 |
Family
ID=14011983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9092491A Pending JPH04322423A (ja) | 1991-04-23 | 1991-04-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04322423A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008118105A (ja) * | 2006-10-11 | 2008-05-22 | Hitachi Chem Co Ltd | イオンガン処理方法、ならびにそれを用いて作製された銅張積層板およびプリント配線基板 |
| WO2011013479A1 (ja) | 2009-07-31 | 2011-02-03 | 三菱重工業株式会社 | 燃料集合体の輸送容器 |
-
1991
- 1991-04-23 JP JP9092491A patent/JPH04322423A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008118105A (ja) * | 2006-10-11 | 2008-05-22 | Hitachi Chem Co Ltd | イオンガン処理方法、ならびにそれを用いて作製された銅張積層板およびプリント配線基板 |
| WO2011013479A1 (ja) | 2009-07-31 | 2011-02-03 | 三菱重工業株式会社 | 燃料集合体の輸送容器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5700729A (en) | Masked-gate MOS S/D implantation | |
| US4342149A (en) | Method of making very short channel length MNOS and MOS devices by double implantation of one conductivity type subsequent to other type implantation | |
| KR100754305B1 (ko) | 저-ｇｉｄｌ ｍｏｓｆｅｔ 구조 및 그 제조 방법 | |
| US20070093057A1 (en) | Method of reducing charging damage to integrated circuits during semiconductor manufacturing | |
| JPH033388B2 (ja) | ||
| US20060270161A1 (en) | Method of reducing charging damage to integrated circuits during semiconductor manufacturing | |
| US5384268A (en) | Charge damage free implantation by introduction of a thin conductive layer | |
| JPH04322423A (ja) | 半導体装置の製造方法 | |
| US6780700B2 (en) | Method of fabricating deep sub-micron CMOS source/drain with MDD and selective CVD silicide | |
| US7157346B2 (en) | Method of reducing charging damage to integrated circuits during semiconductor manufacturing | |
| JPH06268057A (ja) | 半導体装置の製造方法 | |
| US6028005A (en) | Methods for reducing electric fields during the fabrication of integrated circuit devices | |
| KR100234728B1 (ko) | 모스 전계효과 트랜지스터 제조방법 | |
| US5290713A (en) | Process of manufacturing a semiconductor device by using a photoresist mask which does not encircle an area of implanted ions | |
| KR100206957B1 (ko) | 고전압 반도체소자 및 그 제조방법 | |
| KR100445061B1 (ko) | 반도체 소자의 제조방법 | |
| JPS60133757A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6146964B2 (ja) | ||
| JPS6358824A (ja) | 半導体装置の製造方法 | |
| JPH0621094A (ja) | 半導体装置の製造方法 | |
| KR0121184B1 (ko) | Mos 소자 제조방법 | |
| KR100291193B1 (ko) | 트랜지스터제조방법 | |
| JP3191416B2 (ja) | 半導体装置の製造方法 | |
| JPH04346233A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPH0325929A (ja) | 半導体装置の製造方法 |