JPH033388B2 - - Google Patents

Info

Publication number
JPH033388B2
JPH033388B2 JP55151258A JP15125880A JPH033388B2 JP H033388 B2 JPH033388 B2 JP H033388B2 JP 55151258 A JP55151258 A JP 55151258A JP 15125880 A JP15125880 A JP 15125880A JP H033388 B2 JPH033388 B2 JP H033388B2
Authority
JP
Japan
Prior art keywords
ion implantation
conductive film
source
gate electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55151258A
Other languages
English (en)
Other versions
JPS5775463A (en
Inventor
Kunio Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP15125880A priority Critical patent/JPS5775463A/ja
Publication of JPS5775463A publication Critical patent/JPS5775463A/ja
Publication of JPH033388B2 publication Critical patent/JPH033388B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関するもので
ある。
近年、MOS型集積回路のソース及びドレイン
拡散層領域をイオン注入法で形成する方法が盛ん
に用いられている。これは、イオン注入の特長で
ある不純物導入量及び導入深さの精密制御性を利
用することによつて、素子の性能の向上が期待で
きるからである。しかしながら、同時にイオン注
入法特有の欠点も明らかになつて来た。これは、
単位時間当りの処理能力を向上するため、イオン
注入時の電流値が10mA程度以上の高電流とな
り、ゲート電極への電荷の蓄積によつてゲート絶
縁膜が破壊してしまうという現象が生ずるためで
ある。
今、ゲート電極に蓄積される単位面積当りの電
荷量はQ、イオン注入量をΦとすると、 Q=qΦ qは電気素量 で与えられる。
ゲート絶縁膜にかかる電界Eは Q=(εOX/tOX)V εOX:絶縁膜の誘電率 tOX:絶縁膜の厚さ V:絶縁膜のかかる電圧 E=V/tOXよりE=Q/εOX=qΦ/εOXとなる。
今、tOX=500〓 Φ=1×1016/cm2とすれば εOX=3.5×10-13F/cm(SiO2の場合) E〜5×109V/cmとなる。
SiO2の絶縁耐圧は8×106V/cm程度であるか
らゲートSiO2は破壊されてしまう。実際にはウ
エハ表面の漏洩電流等のための蓄積される電荷量
は多少少くなるものの、ゲート絶縁膜の破壊が頻
発するという事態に変わりはない。
本発明は、ゲート絶縁膜の破壊を誘起すること
無く、MOS型集積回路にイオン注入法で不純物
を導入する方法を提供するものである。
本発明は、MOS型集積回路の表面を導電情薄
膜で被覆し、該薄膜と基板を短絡してイオン注入
を行えばゲート絶縁膜の破壊を防止できるという
発見に基く。この理由としては、ゲート電極に発
生した電荷がただちに基板へ放電され、ゲート絶
縁膜には高電圧が印加されないためであると考え
られる。したがつて絶縁ゲート型電界効果トラン
ジスタの製法に於て、基板上面の最上層に導電性
被膜を有した状態で、ゲート電極をマスクとして
ソース及びドレイン領域に、イオン注入法で導電
性不純物を導入する工程を含むことを特徴とする
半導体装置の製造方法である。
次に、簡単な図面を用いて本発明の実施例を説
明する。
第1図に於て、シリコン基板1上には選択酸化
工程により、フイールド酸化膜及びゲート酸化膜
が形成されている。次に全面に多結晶シリコン3
を被着し、導電性不純物をドープした後、フオト
エツチング工程によつてゲート電極を形成する。
その際、エツチングを終止点到達前に中断するこ
とにより、ゲート電極以外の部分にも多結晶シリ
コンの薄層を残す。薄層は圧さは数百Å程度あれ
ば良い。次に、イオンビーム4を照射してソー
ス・ドレイン拡散層5を形成する。注入際、金属
性クリツプ7を用いて表面薄層と導電性のウエハ
支持基板とを短絡する。これによつてゲート絶縁
膜の破壊を生ずること無く、ソース・ドレイン層
へのイオン注入を行うことができる。そしてイオ
ン注入終了後は、酸化を行うことにより、ゲート
電極以外の多結晶シリコンはSiO2に変えること
ができる。
以上の方法の他に、第2図に示した様にゲート
電極をフオトエツチング工程によつて形成した
後、全面に金属薄膜を被着し、イオン注入を行つ
ても良い。金属としては、例えばアルミニウム、
厚さは数百〓程度で充分である。イオン注入後は
エツチングによつて薄膜を除去し、次工程に進め
る。
【図面の簡単な説明】
第1図および第2図はそれぞれ本発明の実施例
を説明するための断面図である。 尚、図において、1……シリコン基板、2……
酸化膜、3……多結晶シリコン膜、4……イオン
ビーム、5……ソース及びドレイン拡散層、6…
…金属薄膜、7……金属線である。

Claims (1)

    【特許請求の範囲】
  1. 1 絶縁ゲート型電界効果トランジスタのソース
    及びドレイン領域となる部分に、イオン注入法で
    不純物を導入する工程において、ウエハ支持基板
    に支持された半導体基板上面の最上層全面に導電
    性被膜を形成し、前記導電性被膜と、導電性の前
    記ウエハ支持基板とを金属線で短絡した状態で、
    ゲート電極をマスクとして、ソース及びドレイン
    領域となる部分に前記導電性被膜を通して不純物
    を前記半導体基板に導入する工程を含むことを特
    徴とする半導体装置の製造方法。
JP15125880A 1980-10-28 1980-10-28 Manufacture of semiconductor device Granted JPS5775463A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15125880A JPS5775463A (en) 1980-10-28 1980-10-28 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15125880A JPS5775463A (en) 1980-10-28 1980-10-28 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS5775463A JPS5775463A (en) 1982-05-12
JPH033388B2 true JPH033388B2 (ja) 1991-01-18

Family

ID=15514724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15125880A Granted JPS5775463A (en) 1980-10-28 1980-10-28 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS5775463A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4543597A (en) * 1982-06-30 1985-09-24 Tokyo Shibaura Denki Kabushiki Kaisha Dynamic semiconductor memory and manufacturing method thereof
JPS594070A (ja) * 1982-06-30 1984-01-10 Toshiba Corp 半導体記憶装置及びその製造方法
JPS5994454A (ja) * 1982-11-19 1984-05-31 Nec Kyushu Ltd 半導体装置とその製造方法
JPS5994450A (ja) * 1982-11-19 1984-05-31 Nec Kyushu Ltd 半導体装置の製造方法
JPS59104173A (ja) * 1982-12-07 1984-06-15 Seiko Epson Corp 薄膜トランジスタ−の製造方法
JPS59105356A (ja) * 1982-12-07 1984-06-18 Seiko Epson Corp マトリツクスアレ−の製造方法
JPS60116128A (ja) * 1983-11-29 1985-06-22 Seiko Instr & Electronics Ltd 半導体装置の製造方法
JPS61231753A (ja) * 1985-04-08 1986-10-16 Nec Corp Mis型ダイナミツクランダムアクセスメモリ装置
JPS61295627A (ja) * 1985-06-24 1986-12-26 Nec Kansai Ltd イオン注入方法
JPS62248223A (ja) * 1986-04-21 1987-10-29 Sumitomo Eaton Noba Kk ウエハ−の帯電防止方法
JPS6350014A (ja) * 1986-08-19 1988-03-02 Nec Corp 半導体装置の製造方法
US4916311A (en) * 1987-03-12 1990-04-10 Mitsubishi Denki Kabushiki Kaisha Ion beaming irradiating apparatus including ion neutralizer
JP2723221B2 (ja) * 1987-03-26 1998-03-09 株式会社東芝 半導体装置の製造方法
US5656510A (en) * 1994-11-22 1997-08-12 Lucent Technologies Inc. Method for manufacturing gate oxide capacitors including wafer backside dielectric and implantation electron flood gun current control

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS549575A (en) * 1977-06-24 1979-01-24 Fujitsu Ltd Ion injection method
JPS54124687A (en) * 1978-03-20 1979-09-27 Nec Corp Production of semiconductor device
JPS5561023A (en) * 1978-10-30 1980-05-08 Fujitsu Ltd Ion injection method
JPS55107229A (en) * 1979-02-08 1980-08-16 Chiyou Lsi Gijutsu Kenkyu Kumiai Method of manufacturing semiconductor device
JPS56164566A (en) * 1980-05-21 1981-12-17 Oki Electric Ind Co Ltd Manufacture of semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS549575A (en) * 1977-06-24 1979-01-24 Fujitsu Ltd Ion injection method
JPS54124687A (en) * 1978-03-20 1979-09-27 Nec Corp Production of semiconductor device
JPS5561023A (en) * 1978-10-30 1980-05-08 Fujitsu Ltd Ion injection method
JPS55107229A (en) * 1979-02-08 1980-08-16 Chiyou Lsi Gijutsu Kenkyu Kumiai Method of manufacturing semiconductor device
JPS56164566A (en) * 1980-05-21 1981-12-17 Oki Electric Ind Co Ltd Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPS5775463A (en) 1982-05-12

Similar Documents

Publication Publication Date Title
US4149307A (en) Process for fabricating insulated-gate field-effect transistors with self-aligned contacts
JPH033388B2 (ja)
JPS63314868A (ja) Mos半導体装置の製造方法
US4514893A (en) Fabrication of FETs
GB2027993A (en) Method of fabricating an integrated circuit
JP3424091B2 (ja) 半導体素子の製造方法
US4590093A (en) Method of manufacturing a pattern of conductive material
JPS5994454A (ja) 半導体装置とその製造方法
JPS60160168A (ja) Mos型半導体装置の製造方法
JPS60133757A (ja) 薄膜トランジスタの製造方法
JP2002100736A (ja) 半導体装置およびその製造方法
JP2994130B2 (ja) 不揮発性メモリの特性評価用素子
JPH04322423A (ja) 半導体装置の製造方法
JPH02143461A (ja) 半導体装置の製造方法
JPS6146964B2 (ja)
JPS6358824A (ja) 半導体装置の製造方法
JPH0621094A (ja) 半導体装置の製造方法
JPH04255265A (ja) 半導体装置の製造方法
JPS6159866A (ja) Mos形ダイナミツクメモリおよびその製造方法
JPS6350015A (ja) 半導体装置の製造方法
JPH05267205A (ja) 半導体装置の製造方法
JPH0258771B2 (ja)
JPS60113456A (ja) 集積回路装置
JPS6124281A (ja) 半導体装置の製造方法
JPH0927618A (ja) Mos型半導体装置の製造方法