JPS59104173A - 薄膜トランジスタ−の製造方法 - Google Patents
薄膜トランジスタ−の製造方法Info
- Publication number
- JPS59104173A JPS59104173A JP21527182A JP21527182A JPS59104173A JP S59104173 A JPS59104173 A JP S59104173A JP 21527182 A JP21527182 A JP 21527182A JP 21527182 A JP21527182 A JP 21527182A JP S59104173 A JPS59104173 A JP S59104173A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- gate
- polycrystalline
- electrode material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000005468 ion implantation Methods 0.000 claims abstract description 12
- 239000007772 electrode material Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 25
- 238000000206 photolithography Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 abstract description 6
- 238000001259 photo etching Methods 0.000 abstract 3
- 230000015556 catabolic process Effects 0.000 abstract 2
- 230000001590 oxidative effect Effects 0.000 abstract 2
- 238000007599 discharging Methods 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 239000011159 matrix material Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000006378 damage Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 241000282376 Panthera tigris Species 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000035936 sexual power Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は薄膜トランジスターに関するものであ）、さら
には高濃度イオン打込み時に発生する薄１− 膜トランジスター及び電極配線の放電破壊を防止するこ
とを目的としたものである。
には高濃度イオン打込み時に発生する薄１− 膜トランジスター及び電極配線の放電破壊を防止するこ
とを目的としたものである。
近年情報化社会といわれる中で、コンピューター関連機
器の発展には目ざましいものがあり、これにともなって
表示装置においても従来からのＣＲＴにかわるものとし
て各種の平面ディスプレーの開発も盛んである。特に平
面ディスプレーでは液晶ディスプレーが低電力、低電圧
、又は受光タイプのため見易すさの面で時計、電卓は元
より、家電製品、自動車用パネルとしても巾広く用いら
れている。
器の発展には目ざましいものがあり、これにともなって
表示装置においても従来からのＣＲＴにかわるものとし
て各種の平面ディスプレーの開発も盛んである。特に平
面ディスプレーでは液晶ディスプレーが低電力、低電圧
、又は受光タイプのため見易すさの面で時計、電卓は元
より、家電製品、自動車用パネルとしても巾広く用いら
れている。
又現在ＣＲＴに替る安価な平面ディスプレーとして注目
されているものに薄膜トランジスターのアクティブマト
リックスによって液晶を駆動する方式が検討されている
。
されているものに薄膜トランジスターのアクティブマト
リックスによって液晶を駆動する方式が検討されている
。
これは透明絶縁基板上にスイッチング用薄膜トヲンジス
ター回路をマトリックス状に形成し、この基板と他の１
方の透明ガラス板間に液晶を封入した画像表示用のディ
スプレーパネルである。
ター回路をマトリックス状に形成し、この基板と他の１
方の透明ガラス板間に液晶を封入した画像表示用のディ
スプレーパネルである。
アクティブマトリックスによる液晶表示装置の画一２＝
素の構成の一例を第１図に示した。
スイッチングトランジスタ−１のゲート電極はゲートフ
ィン４に、ソース電極はソースフィン５にそれぞれ接続
され、ドレイン電極は液晶３の駆動ｔｉ及び、コンデン
サー２の一方の電極に接続されている。又薄膜トランジ
スターを用いガラス板上にアクティブマトリックスを構
成した場合の一画素の構成例を示したものが第２図の平
面図である。６は薄膜トランジスターのドレイン、チャ
ンネル、ソースを形成する多結晶シリコンであル、ゲー
ト電極はゲートフィン７に接続され、又ソース電極はソ
ースフィン８に接続されている。又、液晶駆動電極９は
図かられかるように薄膜トランジスターのドレインの多
結晶シリコンを延在して設けられれば製造工程が簡単と
なる。しかるに光透過型の液晶表示装置の場合、液晶駆
動電極９は導電性を有する透明電極でなければならない
が、薄膜トランジスタ−６の材料として用いる多結晶シ
リコンは、１０００Ａ程度に薄くしても光を余り通さず
さらに、干渉色によシ着色され駆動電極３− として用いることは出来ない。
ィン４に、ソース電極はソースフィン５にそれぞれ接続
され、ドレイン電極は液晶３の駆動ｔｉ及び、コンデン
サー２の一方の電極に接続されている。又薄膜トランジ
スターを用いガラス板上にアクティブマトリックスを構
成した場合の一画素の構成例を示したものが第２図の平
面図である。６は薄膜トランジスターのドレイン、チャ
ンネル、ソースを形成する多結晶シリコンであル、ゲー
ト電極はゲートフィン７に接続され、又ソース電極はソ
ースフィン８に接続されている。又、液晶駆動電極９は
図かられかるように薄膜トランジスターのドレインの多
結晶シリコンを延在して設けられれば製造工程が簡単と
なる。しかるに光透過型の液晶表示装置の場合、液晶駆
動電極９は導電性を有する透明電極でなければならない
が、薄膜トランジスタ−６の材料として用いる多結晶シ
リコンは、１０００Ａ程度に薄くしても光を余り通さず
さらに、干渉色によシ着色され駆動電極３− として用いることは出来ない。
現在導電性の透明物質としては酸化スズ又は酸化インジ
ウムあるいは酸化スズと酸化インジウムの合金を用いる
のが液晶を用いた表示装置の一般的な方法である。
ウムあるいは酸化スズと酸化インジウムの合金を用いる
のが液晶を用いた表示装置の一般的な方法である。
以上の如く薄膜トランジスターはアクティブマトリック
スの液晶表示パネルのスイッチングトランジスターとし
てすでに実用化されつつ有るがその一般的な製造方法を
第３図に示す。第３図（α１において透明絶縁基板用の
主面に多結晶シリコンを堆積後写真蝕刻法を用いて、ト
ランジスター領域１１を形成する。次に該トランジスタ
ー領域１１の多結晶シリコン表面を熱酸化しゲート酸化
膜Ｉ２を形成する。次に透明絶縁基板ＩＯの主面全体に
電極用の多結晶シリコン１３を堆積する。
スの液晶表示パネルのスイッチングトランジスターとし
てすでに実用化されつつ有るがその一般的な製造方法を
第３図に示す。第３図（α１において透明絶縁基板用の
主面に多結晶シリコンを堆積後写真蝕刻法を用いて、ト
ランジスター領域１１を形成する。次に該トランジスタ
ー領域１１の多結晶シリコン表面を熱酸化しゲート酸化
膜Ｉ２を形成する。次に透明絶縁基板ＩＯの主面全体に
電極用の多結晶シリコン１３を堆積する。
第３図１ｂ＋において前記電極用多結晶シリコン１３は
所望の濃度の高濃度熱拡散がほどこされた後、写真蝕刻
法により電極配線１４が形成される。
所望の濃度の高濃度熱拡散がほどこされた後、写真蝕刻
法により電極配線１４が形成される。
しかる後イオン打込み装置を用いて高濃度のソース、ド
レイン打込みを行なう。
レイン打込みを行なう。
４−
第３図１ｃｌは前記の如く高濃度イオン打込み工程を、
終了した基板主面上に層間絶縁膜１５を堆積し、次に
該層間絶縁膜１５を写真蝕刻法にてコンタクト部の開孔
を行ない、その後ソース、ドレイン電極材としてアルミ
ニューム１６を形成後パターニングする。
終了した基板主面上に層間絶縁膜１５を堆積し、次に
該層間絶縁膜１５を写真蝕刻法にてコンタクト部の開孔
を行ない、その後ソース、ドレイン電極材としてアルミ
ニューム１６を形成後パターニングする。
以上従来の薄膜トランジスターの製造方法の一例を示し
たが、この従来方法においては、前記高濃度イオンの打
込みの際、基板が絶縁基板を用いているためイオン打込
みの際基板中に電荷が蓄積され第４図の如くトランジス
タ一部の多結晶シリコンあるいはゲート電極材の多結晶
シリコンの配線間等で放電を起とじ一機に大電流が流れ
ることによシ矢印個所等を中心に放電破壊されるという
欠点を有している。
たが、この従来方法においては、前記高濃度イオンの打
込みの際、基板が絶縁基板を用いているためイオン打込
みの際基板中に電荷が蓄積され第４図の如くトランジス
タ一部の多結晶シリコンあるいはゲート電極材の多結晶
シリコンの配線間等で放電を起とじ一機に大電流が流れ
ることによシ矢印個所等を中心に放電破壊されるという
欠点を有している。
このため薄膜トヲン、シスターは完全に破壊されないも
のでも信頼性は完全に低下するとともに、第５図の如く
上記放電現象によシ配線材の多結晶シリコンのパターン
周辺は溶は出し凹凸のはげしい形状を呈するため、アル
ミ配線とのクロスポイン５− トではアルミニュームのステップカバレージが低下し段
差個所においてエツチング液の浸み込みが起とシ、矢印
の如くくさび状にエツチングされ断線あるいは断線しや
すい形状となってしまう。
のでも信頼性は完全に低下するとともに、第５図の如く
上記放電現象によシ配線材の多結晶シリコンのパターン
周辺は溶は出し凹凸のはげしい形状を呈するため、アル
ミ配線とのクロスポイン５− トではアルミニュームのステップカバレージが低下し段
差個所においてエツチング液の浸み込みが起とシ、矢印
の如くくさび状にエツチングされ断線あるいは断線しや
すい形状となってしまう。
なお従来から有る熱拡散法によるソース、ドレイン拡散
ではゲート酸化膜のエツチング工程あるいは拡散後のシ
リケートガラスのエツチング工程を必要とすることから
ゲート電極下等にえぐれ現象が生じ配線の断線を引き起
こす関係上好ましい工程とは云えず、イオン打込み法は
、工程の簡略化低コスト化、高信頼性のメリットを有す
る上で製造上不可欠の方式と云える。
ではゲート酸化膜のエツチング工程あるいは拡散後のシ
リケートガラスのエツチング工程を必要とすることから
ゲート電極下等にえぐれ現象が生じ配線の断線を引き起
こす関係上好ましい工程とは云えず、イオン打込み法は
、工程の簡略化低コスト化、高信頼性のメリットを有す
る上で製造上不可欠の方式と云える。
しかしながら前述の如く云わば薄膜トランジスターの製
造上においては致命的な欠点を有してお９本発明はかか
る従来の欠点を完全に除去出来る。
造上においては致命的な欠点を有してお９本発明はかか
る従来の欠点を完全に除去出来る。
ものであシ、以下実施例にもとすき本発明の薄膜トラン
ジスターの製造方法を説明する。
ジスターの製造方法を説明する。
第６図【α１〜ｌｄｌは本発明における薄膜トランジス
ターの製造方法を示すものである。
ターの製造方法を示すものである。
第６図ｂｚｌにおいて先ず、絶縁基板１７上に多結晶シ
６一 リコンを６００℃にて約１５００ＸＣＶＤ法にて堆積し
たのち、写真蝕刻法にてトランジスター領域１８を形成
する。
６一 リコンを６００℃にて約１５００ＸＣＶＤ法にて堆積し
たのち、写真蝕刻法にてトランジスター領域１８を形成
する。
次に１０００℃の熱酸化を行なって約１５０ＯＡのゲー
ト酸化膜１９を形成後、直ちにゲート電極材として多結
晶シリコン加を前記ゲート酸化膜１９の上に６００℃約
５００ＯＡの製造条件にて同じくＣＶＤ法にて堆積する
。
ト酸化膜１９を形成後、直ちにゲート電極材として多結
晶シリコン加を前記ゲート酸化膜１９の上に６００℃約
５００ＯＡの製造条件にて同じくＣＶＤ法にて堆積する
。
次に前記多結晶シリコン加を配線材として必要な抵抗値
を得るため９００℃にて、リンの熱拡散を行ない約３０
ル句のシート抵抗値を有する多結晶シリコンを得る。
を得るため９００℃にて、リンの熱拡散を行ない約３０
ル句のシート抵抗値を有する多結晶シリコンを得る。
次に第６図１ｃｌの如く写真蝕刻法にて多結晶シリコン
の電極配線パターンを形成するが、この工程において多
結晶シリコンのエツチングはドフィエッチング方式を用
いてゲート部以外の多結晶シリコン２１も約１０００Ａ
程度残った状態にてエツチングを中断する。この際ドフ
ィエッチング方式ではこの多結晶シリコンの残膜を精度
良く制御することが可能である。
の電極配線パターンを形成するが、この工程において多
結晶シリコンのエツチングはドフィエッチング方式を用
いてゲート部以外の多結晶シリコン２１も約１０００Ａ
程度残った状態にてエツチングを中断する。この際ドフ
ィエッチング方式ではこの多結晶シリコンの残膜を精度
良く制御することが可能である。
７−
次にイオン打込み装置を用いてリンを１００ ＫｅＶに
てＩ Ｘ Ｉ（＋”７ｍ”打込みを行なう。この際の電
流値は２ｍｌとした。
てＩ Ｘ Ｉ（＋”７ｍ”打込みを行なう。この際の電
流値は２ｍｌとした。
次に第６図１ｃｌの如く前記多結晶シリコンを１０００
℃の温度にて熱酸化し絶縁膜２２を形成する。
℃の温度にて熱酸化し絶縁膜２２を形成する。
この際ゲート電極以外の多結晶シリコンの残膜を完全に
絶縁膜化するに定る熱酸化条件の設定が必要である。
絶縁膜化するに定る熱酸化条件の設定が必要である。
次に第６図１ｄｌの如く絶縁膜２２を写真蝕刻法にてコ
ンタクト部の開孔を行なった後ドレイン及びソース部の
配線材としてアルミニュームをスパッタにて堆積し、写
真蝕刻法にてアルミニューム配線器を形成する。
ンタクト部の開孔を行なった後ドレイン及びソース部の
配線材としてアルミニュームをスパッタにて堆積し、写
真蝕刻法にてアルミニューム配線器を形成する。
この際絶縁膜ｎの上層にさらに層間絶縁膜として所望の
厚みの絶縁膜を堆積することも可能である。
厚みの絶縁膜を堆積することも可能である。
以上の如く本発明はソース・ドレインの高濃度イオン打
込み時に基板上には電荷は蓄積されることなく基板上か
ら装置へ電荷を順次逃がすことが可８− 能となる。
込み時に基板上には電荷は蓄積されることなく基板上か
ら装置へ電荷を順次逃がすことが可８− 能となる。
しかも基板主面上の残膜導電膜はイオン打込み後熱酸化
により完全に絶縁膜化することが可能であると同時に該
絶縁膜を層間絶縁膜としてそのまま利用が可能とじう利
点を有している。
により完全に絶縁膜化することが可能であると同時に該
絶縁膜を層間絶縁膜としてそのまま利用が可能とじう利
点を有している。
本発明は以上の説明の如く高濃度イオン打込みにおいて
薄膜トランジスターの放電破壊を防止するのみでなく配
線の断線防止にも効果を有し、薄膜トランジスターの製
造歩留シの向上は云うに及ばず信頼性の向上にも大いに
寄与するものである。
薄膜トランジスターの放電破壊を防止するのみでなく配
線の断線防止にも効果を有し、薄膜トランジスターの製
造歩留シの向上は云うに及ばず信頼性の向上にも大いに
寄与するものである。
なお本実施例においてトランジスタ一部材として多結晶
シリコンを用いているがこれはアモルファスシリコンで
も良くさらにゲート配線材としてもアモルファスシリコ
ンを用いても本発明の目的をなんら逸脱するものではな
い。さらに実施例中多結晶シリコンの残膜の厚みは任意
に選択が可能なことは云うまでもないことである。
シリコンを用いているがこれはアモルファスシリコンで
も良くさらにゲート配線材としてもアモルファスシリコ
ンを用いても本発明の目的をなんら逸脱するものではな
い。さらに実施例中多結晶シリコンの残膜の厚みは任意
に選択が可能なことは云うまでもないことである。
第１図はアクティブマトリックス液晶表示装置９−
の１つの画素の構成例を示したものであシ、第２図は従
来の薄膜トランジスタを用いたアクティブマ） ＩＪラ
ックス晶表示装置の１つの画素のパネル上の構成例の１
例を示した平面図である。 第３図Ｃα）〜ｌｃｌは従来の薄膜トランジスターの製
造方法を示す工程断面図である。 第４図は従来の薄膜トランジスターの平面図である。 第５図は従来の薄膜トランジスターの配線部が交叉した
個所の平面図である。 を 第６図ｆα１〜Ｃがは本発明の薄膜トランジスターの製
造方法を説明するための工程断面図である。 １．６・・薄膜トランジスター ２＠・−・コンデンサー ３・・・・液晶 ４．７・・ゲートフィン ５．８・・ソースフィン ９・・・・液晶表示電極 １１１ 、１７・・絶縁基板 １１ 、１８・・トヲンジスター領域 −１〇− １２ 、１９ ＠拳ゲート酸化膜 １３ 、２０・・多結晶シリコン １４・・・・電極配線 １５・・・・層間絶縁膜 １６１・・アルミニューム ２１・・・・ゲート部以外の多結晶シリコン２２・・・
・絶縁膜 以 上 出願人 株式会社諏訪精工舎 １１− ；’、Ｎ Ｉ Ｌ ：３２図 （ｂ） 第３Ｌ 虎５図 （ｂ） （０） （ｄ） ３３９−
来の薄膜トランジスタを用いたアクティブマ） ＩＪラ
ックス晶表示装置の１つの画素のパネル上の構成例の１
例を示した平面図である。 第３図Ｃα）〜ｌｃｌは従来の薄膜トランジスターの製
造方法を示す工程断面図である。 第４図は従来の薄膜トランジスターの平面図である。 第５図は従来の薄膜トランジスターの配線部が交叉した
個所の平面図である。 を 第６図ｆα１〜Ｃがは本発明の薄膜トランジスターの製
造方法を説明するための工程断面図である。 １．６・・薄膜トランジスター ２＠・−・コンデンサー ３・・・・液晶 ４．７・・ゲートフィン ５．８・・ソースフィン ９・・・・液晶表示電極 １１１ 、１７・・絶縁基板 １１ 、１８・・トヲンジスター領域 −１〇− １２ 、１９ ＠拳ゲート酸化膜 １３ 、２０・・多結晶シリコン １４・・・・電極配線 １５・・・・層間絶縁膜 １６１・・アルミニューム ２１・・・・ゲート部以外の多結晶シリコン２２・・・
・絶縁膜 以 上 出願人 株式会社諏訪精工舎 １１− ；’、Ｎ Ｉ Ｌ ：３２図 （ｂ） 第３Ｌ 虎５図 （ｂ） （０） （ｄ） ３３９−
Claims (1)
- 【特許請求の範囲】 （１１絶縁基板上に形成された薄膜トランジスターにお
いて、ゲート膜上の電極材を写真蝕刻法にてエツチング
する際、該電極材を基板主面全体にわずか残す状態にて
エツチングを中断する工程と、該基板主面上にイオン打
込みをほどこす工程と、さらには、熱酸化にて前記電極
材の所望の厚みを絶縁膜化する工程を具備した薄膜トラ
ンジスターの製造方法。 （２）ゲート膜上の電極材が多結晶シリコンあるいはア
モルファスシリコン等からなる特許請求の範囲第１項記
載の薄膜トランジスターの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21527182A JPS59104173A (ja) | 1982-12-07 | 1982-12-07 | 薄膜トランジスタ−の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21527182A JPS59104173A (ja) | 1982-12-07 | 1982-12-07 | 薄膜トランジスタ−の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59104173A true JPS59104173A (ja) | 1984-06-15 |
Family
ID=16669540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21527182A Pending JPS59104173A (ja) | 1982-12-07 | 1982-12-07 | 薄膜トランジスタ−の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59104173A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06346668A (ja) * | 1993-06-11 | 1994-12-20 | Mitsui Constr Co Ltd | シーリング構造 |
| DE19520639A1 (de) * | 1994-08-24 | 1996-02-29 | Sharp Kk | Monolithische Treiber/LCD-Vorrichtung |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5775463A (en) * | 1980-10-28 | 1982-05-12 | Nec Corp | Manufacture of semiconductor device |
-
1982
- 1982-12-07 JP JP21527182A patent/JPS59104173A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5775463A (en) * | 1980-10-28 | 1982-05-12 | Nec Corp | Manufacture of semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06346668A (ja) * | 1993-06-11 | 1994-12-20 | Mitsui Constr Co Ltd | シーリング構造 |
| DE19520639A1 (de) * | 1994-08-24 | 1996-02-29 | Sharp Kk | Monolithische Treiber/LCD-Vorrichtung |
| US5744820A (en) * | 1994-08-24 | 1998-04-28 | Sharp Kabushiki Kaisha | Liquid crystal display device with a disconnected wiring pattern attached by independent metal wiring |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0544229B1 (en) | Thin film transistor device for driving circuit and matrix circuit | |
| KR100546540B1 (ko) | 박막트랜지스터및박막트랜지스터의제조방법 | |
| US6362028B1 (en) | Method for fabricating TFT array and devices formed | |
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| JPH06148685A (ja) | 液晶表示装置 | |
| US6265730B1 (en) | Thin-film transistor and method of producing the same | |
| US20070218576A1 (en) | Method for fabricating polysilicon liquid crystal display device | |
| JPH10177163A (ja) | 液晶表示パネル及びその製造方法 | |
| CN1637474B (zh) | 液晶显示器件及其制造方法 | |
| CN102064179B (zh) | 显示设备的阵列基板及其制造方法 | |
| JPH10142636A (ja) | アクティブマトリクス型表示回路 | |
| JPH06167722A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH11111993A (ja) | 半導体装置の製造方法 | |
| JPS6230379A (ja) | 薄膜トランジスタ | |
| JPS59104173A (ja) | 薄膜トランジスタ−の製造方法 | |
| KR100390457B1 (ko) | 박막트랜지스터의 구조 및 제조 방법 | |
| JP2564502B2 (ja) | 半導体装置 | |
| JPH05235353A (ja) | アクティブマトリックス基板とその製造方法 | |
| KR100580825B1 (ko) | 액티브 메트릭스 기판 제조방법 및 이에 의해 제조되는 게이트 | |
| JP3011210B2 (ja) | アクティブマトリックス基板の製造方法 | |
| KR100551436B1 (ko) | 박막 트랜지스터 액정표시장치 및 그의 제조방법 | |
| JPS59105370A (ja) | 薄膜トランジスタ−の製造方法 | |
| JPH0797191B2 (ja) | アクティブマトリクスセルおよびその製作方法 | |
| JP2003031817A (ja) | コンタクト構造の形成方法 | |
| JPH04106938A (ja) | 薄膜電界効果型トランジスタ |