JPS59105370A - 薄膜トランジスタ−の製造方法 - Google Patents
薄膜トランジスタ−の製造方法Info
- Publication number
- JPS59105370A JPS59105370A JP21606982A JP21606982A JPS59105370A JP S59105370 A JPS59105370 A JP S59105370A JP 21606982 A JP21606982 A JP 21606982A JP 21606982 A JP21606982 A JP 21606982A JP S59105370 A JPS59105370 A JP S59105370A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline
- deposited
- thin film
- ion implantation
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010408 film Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 239000007772 electrode material Substances 0.000 claims abstract description 6
- 230000003647 oxidation Effects 0.000 claims abstract description 5
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 5
- 238000001259 photo etching Methods 0.000 claims abstract 4
- 150000002500 ions Chemical class 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 30
- 238000005468 ion implantation Methods 0.000 abstract description 15
- 229910052782 aluminium Inorganic materials 0.000 abstract description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 4
- 239000011574 phosphorus Substances 0.000 abstract description 4
- 238000002513 implantation Methods 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000004544 sputter deposition Methods 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 239000011159 matrix material Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000006378 damage Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は薄ＪＮ ）ランシスターに関するものであり、
さらには高濃度イオン打込み時に発生する薄膜トランジ
スター及び電極配線の放電破壊を防止することを目的と
したものである。
さらには高濃度イオン打込み時に発生する薄膜トランジ
スター及び電極配線の放電破壊を防止することを目的と
したものである。
−関連機器の発展には目ざましいものがあり、これにと
もなって表示装置においても従来からのＣＲＩ’にかわ
るものとして各種の平面ディスプレーの開発も盛んであ
る。特に平面ディスプレーでは液晶ディスプレーが低電
力、低電圧、又は受光タイプのため見易すさの面で時計
、電車は元より、家電製品、自動車用パネルとしても巾
広く用いられている。
もなって表示装置においても従来からのＣＲＩ’にかわ
るものとして各種の平面ディスプレーの開発も盛んであ
る。特に平面ディスプレーでは液晶ディスプレーが低電
力、低電圧、又は受光タイプのため見易すさの面で時計
、電車は元より、家電製品、自動車用パネルとしても巾
広く用いられている。
又現在ＣＲＴに替る安価な平面ディスプレーとして注目
されているものに薄膜トランジスターのアクティブマト
リックスによって液晶を駆動する方式が横割されている
。
されているものに薄膜トランジスターのアクティブマト
リックスによって液晶を駆動する方式が横割されている
。
これは透明絶縁基板上にスイッチング用薄膜トランジス
ター回路をマトリックス状に形成し、この基板と他の一
方の透明ガラス板間に液晶を封入した画像表示用のディ
スプレーパネルである。
ター回路をマトリックス状に形成し、この基板と他の一
方の透明ガラス板間に液晶を封入した画像表示用のディ
スプレーパネルである。
アクティブマトリックスによる液晶表示装置の画素の構
成の一例を第１図に示した。
成の一例を第１図に示した。
スイッチングトランジスター１のゲート電極はゲそれぞ
れ接続され、ドレイン電極は液晶３の駆動電極及び、コ
ンデンサー２の一方の電極に接続されている。又薄膜ト
ランジスターを用いガラス板上にアクティブマトリック
スを構成した場合の一画素の構成例を示したものが第２
図の平面図である。６は薄膜トランジスターのドレイン
、チャンネル、ソースを形成する多結晶シリコンであり
、ゲート電極はゲートライン７に接続され、又ソース電
極はソースライン８に接続されている。又、液晶駆動電
極９は図かられかるように薄膜トランジスターのドレイ
ンの多結晶シリコンを延在して設けられれば製造工程が
簡単となる。しかるに光透過型の液晶表示装置の場合、
液晶駆動電極９は導電性を有する透明電極でなければな
らないが、薄膜トランジスター６の材料として用いる多
結晶シリコンは、１ｏｏｏＸ程度に薄くしても光を余り
通さずさらに、干渉色により着色され駆動電極として用
いることは出来ない。
れ接続され、ドレイン電極は液晶３の駆動電極及び、コ
ンデンサー２の一方の電極に接続されている。又薄膜ト
ランジスターを用いガラス板上にアクティブマトリック
スを構成した場合の一画素の構成例を示したものが第２
図の平面図である。６は薄膜トランジスターのドレイン
、チャンネル、ソースを形成する多結晶シリコンであり
、ゲート電極はゲートライン７に接続され、又ソース電
極はソースライン８に接続されている。又、液晶駆動電
極９は図かられかるように薄膜トランジスターのドレイ
ンの多結晶シリコンを延在して設けられれば製造工程が
簡単となる。しかるに光透過型の液晶表示装置の場合、
液晶駆動電極９は導電性を有する透明電極でなければな
らないが、薄膜トランジスター６の材料として用いる多
結晶シリコンは、１ｏｏｏＸ程度に薄くしても光を余り
通さずさらに、干渉色により着色され駆動電極として用
いることは出来ない。
現在導電性の透明物質としては酸化スズ又は酸化インジ
ウムあるいは酸化スズと酸化インジウムの合金を用いる
のが液晶を用いた表示装置の一般的な方法である。
ウムあるいは酸化スズと酸化インジウムの合金を用いる
のが液晶を用いた表示装置の一般的な方法である。
以上の如く薄膜トランジスターはアクティブマトリック
スの液晶表示パネルのスイッチングトランジスターとし
てすでに実用化されつつ有るがその一般的な製造方法を
第３図に示す。第３図（α）において透明絶縁基板１０
の主面に多結晶シリコンを堆積後写真蝕刻法を用いて、
トランジスター領域１１を形成する。次に該トランジス
ター領域１１の多結晶シリコン表面を熱酸化しゲート酸
化膜１２を形成する。次に透明絶縁基板１０の主面全体
に電極用の多結晶シリコン１３を堆積する第６図Ｃｂ）
において前記電極用多結晶シリコン１３は所望の濃度の
高濃度熱拡散がほどこされた後、写真蝕刻法により電極
配線１４が形成される。しかる後イオン打込み装置を用
いて高濃度のソース、ドレイン打込みを行なう。
スの液晶表示パネルのスイッチングトランジスターとし
てすでに実用化されつつ有るがその一般的な製造方法を
第３図に示す。第３図（α）において透明絶縁基板１０
の主面に多結晶シリコンを堆積後写真蝕刻法を用いて、
トランジスター領域１１を形成する。次に該トランジス
ター領域１１の多結晶シリコン表面を熱酸化しゲート酸
化膜１２を形成する。次に透明絶縁基板１０の主面全体
に電極用の多結晶シリコン１３を堆積する第６図Ｃｂ）
において前記電極用多結晶シリコン１３は所望の濃度の
高濃度熱拡散がほどこされた後、写真蝕刻法により電極
配線１４が形成される。しかる後イオン打込み装置を用
いて高濃度のソース、ドレイン打込みを行なう。
第３図（Ｃ）は前記の如く高濃度イオン打込み工程を終
了した基板主面上に層間絶縁膜１５を堆積し、次に該層
間絶縁膜１５を写真蝕刻法にてコンタクト部の開孔を行
ない、その後ソース、ドレイン電極材としてアルミニュ
ーム１６を形成後パターニングする。
了した基板主面上に層間絶縁膜１５を堆積し、次に該層
間絶縁膜１５を写真蝕刻法にてコンタクト部の開孔を行
ない、その後ソース、ドレイン電極材としてアルミニュ
ーム１６を形成後パターニングする。
以上従来の薄膜トランジスターの製造方法の一例を示し
たが、この従来方法においては、前記高濃度イオンの打
込みの際、基板が絶縁基板を用いているためイオン打込
みの際基板中に電荷が蓄積きれ第４図の如くトランジス
タ一部の多結晶シリコンあるいはゲートｓ極材の多結晶
シリコンの配線間等で放電を起こし一機に大電流が流れ
ることにより矢印個所等を中心に放電破壊されるという
欠点を有している。
たが、この従来方法においては、前記高濃度イオンの打
込みの際、基板が絶縁基板を用いているためイオン打込
みの際基板中に電荷が蓄積きれ第４図の如くトランジス
タ一部の多結晶シリコンあるいはゲートｓ極材の多結晶
シリコンの配線間等で放電を起こし一機に大電流が流れ
ることにより矢印個所等を中心に放電破壊されるという
欠点を有している。
このため薄膜トランジスターは完全に破壊されないもの
でも信頼性は完全に低下するとともに、第５図の如く上
記放電現象により配線材の多結晶シリコンのパターン周
辺は溶は出し凹凸のはげしい形状を呈するため、アルミ
配線とのクロスポイントではアルミニュームのステップ
カバレージが低下し段差個所においてエツチング液の浸
み込みが起こり、矢印の如くくさび状にエツチングされ
断線あるいは断線しやすい形状となってしまう。
でも信頼性は完全に低下するとともに、第５図の如く上
記放電現象により配線材の多結晶シリコンのパターン周
辺は溶は出し凹凸のはげしい形状を呈するため、アルミ
配線とのクロスポイントではアルミニュームのステップ
カバレージが低下し段差個所においてエツチング液の浸
み込みが起こり、矢印の如くくさび状にエツチングされ
断線あるいは断線しやすい形状となってしまう。
なお従来から有る熱拡散法によるソース、ドレイン拡散
ではゲート酸化膜のエツチング工程あるいは拡散後のシ
リケートガラスのエツチング工程を必要とすることから
ゲート電極下等にえぐれ現象が生じ配線の断線心引き起
こす関係上好ましい工程とは云えず、イオン打込み法は
、工程の簡略化、低コスト化、高信頼性のメリットを有
する上で製造上不可欠の方式と云える。
ではゲート酸化膜のエツチング工程あるいは拡散後のシ
リケートガラスのエツチング工程を必要とすることから
ゲート電極下等にえぐれ現象が生じ配線の断線心引き起
こす関係上好ましい工程とは云えず、イオン打込み法は
、工程の簡略化、低コスト化、高信頼性のメリットを有
する上で製造上不可欠の方式と云える。
しかしながら前述の如く云わば薄膜トランジスターの製
造上においては致命的な欠点を有しており本発明はかか
る従来の欠点を完全に除失出来る、ものであり、以下実
施例にもとずき本発明の薄膜トランジスターの製造方法
を説明する。
造上においては致命的な欠点を有しており本発明はかか
る従来の欠点を完全に除失出来る、ものであり、以下実
施例にもとずき本発明の薄膜トランジスターの製造方法
を説明する。
第６図（α）〜（ｇ）は本発明における薄膜トランジス
ターの製造方法を示すものである。
ターの製造方法を示すものである。
第６図（α）において先ず絶縁基板１７上に多結晶シリ
コンを６００℃にて約１５００＾、ＯＶＤ法にて堆積し
たのち、写真蝕刻法にてトランジスター領域１８を形成
する。
コンを６００℃にて約１５００＾、ＯＶＤ法にて堆積し
たのち、写真蝕刻法にてトランジスター領域１８を形成
する。
次に１０００°Ｃの熱酸化を行なって約１５００Ｘのゲ
ート酸化１ｐ１９を形成後、直ちにゲート電極材として
多結晶シリコン２０を前記ゲート酸化膜１９の上に６０
０℃約５ｏｏｏＸの製造条件にて同じ＜ａＶ：Ｏ法にて
堆積する。
ート酸化１ｐ１９を形成後、直ちにゲート電極材として
多結晶シリコン２０を前記ゲート酸化膜１９の上に６０
０℃約５ｏｏｏＸの製造条件にて同じ＜ａＶ：Ｏ法にて
堆積する。
次に第６図Ｃｂ）の如く写真蝕刻法にて多結晶シリコン
をエツチングし電極配線２１を形成する。
をエツチングし電極配線２１を形成する。
次に第６図（Ｃ）において基板主面上に多結晶シリコン
２２を６００°Ｃにて約１ｏｏｏＸ堆積したの後。９０
０℃にて、リンの熱拡散を行ない約Ω ３０ ／。のシート抵抗値を有する多結晶シリコンを得
る。つづいてイオン打込み装置を用いてリンを１００
ＫｅＶ にてｉ ｘ １０ ”／ｃｄ 打込みを行な
う。この際の電流値は２ｍＡとした。
２２を６００°Ｃにて約１ｏｏｏＸ堆積したの後。９０
０℃にて、リンの熱拡散を行ない約Ω ３０ ／。のシート抵抗値を有する多結晶シリコンを得
る。つづいてイオン打込み装置を用いてリンを１００
ＫｅＶ にてｉ ｘ １０ ”／ｃｄ 打込みを行な
う。この際の電流値は２ｍＡとした。
次に第６図Ｃｄ）の如く前記多結晶シリコンを１０００
°Ｃの温度にて熱酸化し絶縁膜化する。
°Ｃの温度にて熱酸化し絶縁膜化する。
この際ゲート酸化股上に堆積した多結晶シリコンを完全
に絶縁膜化するに足る酸化条件の設定が必要である。
に絶縁膜化するに足る酸化条件の設定が必要である。
次にｇ６図Ｃｄ）の如く絶縁膜２２′に写真蝕刻法にて
コンタクト部の開孔を行なった後第６図（ｅ）にてドレ
イン及びソース部の配線材としてアルミニー−ムをスパ
ッタにて堆積し、写真蝕刻法にてアルミニューム配線２
３を形成する。この際層間絶縁膜としてさらに所望の厚
みの絶縁膜を堆積したのちコンタクトホールを開孔する
方式も考えられる。
コンタクト部の開孔を行なった後第６図（ｅ）にてドレ
イン及びソース部の配線材としてアルミニー−ムをスパ
ッタにて堆積し、写真蝕刻法にてアルミニューム配線２
３を形成する。この際層間絶縁膜としてさらに所望の厚
みの絶縁膜を堆積したのちコンタクトホールを開孔する
方式も考えられる。
以上の如く本発明はソース、ドレインの高濃度イオン打
込みの際、基板はゲート電極配線を形成後基板主面上に
導電性を有する多結晶シリコンを堆積後行なうことによ
り、イオン打込み時に基板上には電荷は蓄積されること
なく、基板上から・装置へ電荷を順次逃がすことが可能
となる。
込みの際、基板はゲート電極配線を形成後基板主面上に
導電性を有する多結晶シリコンを堆積後行なうことによ
り、イオン打込み時に基板上には電荷は蓄積されること
なく、基板上から・装置へ電荷を順次逃がすことが可能
となる。
しかも後に基板上に堆積した多結晶シリコン２２はイオ
ン打込み後熱酸化により完全に絶縁膜化することが可能
であると同時に該絶縁膜を層間絶縁膜としてそのまま、
利用が可能という利点を有している。
ン打込み後熱酸化により完全に絶縁膜化することが可能
であると同時に該絶縁膜を層間絶縁膜としてそのまま、
利用が可能という利点を有している。
本発明は以上の説明の如く高濃度イオン打込みにおいて
薄膜トランジスターの放電破壊を防止するのみでなく、
配線の断線防止にも効果を有し、薄膜トランジスターの
製造歩留りの向上は勿論のこと信頼性の向上にも大いに
寄与するものである。なお本実施例においてトランジス
タ一部材として多結晶シリコンを用いているが、これは
アモルファスシリコンでも良く、さらにはゲート配線材
としてもアモルファスシリコンを用いても良くあるいは
多結晶シリコンの替りに金属部材を薄く堆積後イオン打
込みを行ないその後この金属部材をエツチング除失する
方法を用いても問題ない。
薄膜トランジスターの放電破壊を防止するのみでなく、
配線の断線防止にも効果を有し、薄膜トランジスターの
製造歩留りの向上は勿論のこと信頼性の向上にも大いに
寄与するものである。なお本実施例においてトランジス
タ一部材として多結晶シリコンを用いているが、これは
アモルファスシリコンでも良く、さらにはゲート配線材
としてもアモルファスシリコンを用いても良くあるいは
多結晶シリコンの替りに金属部材を薄く堆積後イオン打
込みを行ないその後この金属部材をエツチング除失する
方法を用いても問題ない。
又実施例中におけるゲート電極上に堆積した多結晶シリ
コンの膜厚は打込みエネルギー等を考慮すれば任意に設
定が可能である。
コンの膜厚は打込みエネルギー等を考慮すれば任意に設
定が可能である。
第１図はアクティブマトリックス液晶表示装置の１つの
画素の構成例を示したものであり、第２図は従来の薄ｆ
ｌｕ ）ランリスタを用いたアクティブ。 マ） ＩＪラックス晶表示装置の１つの画素のノぐネル
上の構成例の１例を示した平面図である。 第３図（α）〜（Ｃ）は従来の薄膜トランジスターの製
造方法を示す工程断面図である。 第４図は従来の薄膜トランジスターの平面図である。 第５図は従来の薄膜トランジスターの配線部が交叉した
個所の平面図である。 第６１又（α）〜（ｅ）は本発明の薄膜トランジスター
の製造方法を説明するための工程断面図である。 １．６・・・・・・薄膜トランジスター２・・・・・・
・・・・・・コンデンサー３・・・・・・・・・・・・
液 晶 ４．７・・・・・・ゲートライン ５．８・・・・・・ソースライン ９・・・・・・・・・・・・液晶表示電極１０．１７・
・・・・・絶縁基板 １１．１８・・・・・・トランジスター領域１２．１９
・・・・・・ゲート酸化膜 １３．２０・・・・・・多結晶シリコン１４．２１・・
・・・・電極配線 １５・・・・・・層間絶縁膜 １６・・・・・・アルミニューム ２２・・・・・・多結晶シリコン ２２′・・・絶縁膜 以 上 出願人 株式会社諏訪精工舎 第１図 第２図 （ｂ） 曳’Ｈ３図 ≦（ｓ ５図 （Ｃ） Ｃｄ） （ｅ） ｆ；５６ ［ｉ、、＋ｉ
画素の構成例を示したものであり、第２図は従来の薄ｆ
ｌｕ ）ランリスタを用いたアクティブ。 マ） ＩＪラックス晶表示装置の１つの画素のノぐネル
上の構成例の１例を示した平面図である。 第３図（α）〜（Ｃ）は従来の薄膜トランジスターの製
造方法を示す工程断面図である。 第４図は従来の薄膜トランジスターの平面図である。 第５図は従来の薄膜トランジスターの配線部が交叉した
個所の平面図である。 第６１又（α）〜（ｅ）は本発明の薄膜トランジスター
の製造方法を説明するための工程断面図である。 １．６・・・・・・薄膜トランジスター２・・・・・・
・・・・・・コンデンサー３・・・・・・・・・・・・
液 晶 ４．７・・・・・・ゲートライン ５．８・・・・・・ソースライン ９・・・・・・・・・・・・液晶表示電極１０．１７・
・・・・・絶縁基板 １１．１８・・・・・・トランジスター領域１２．１９
・・・・・・ゲート酸化膜 １３．２０・・・・・・多結晶シリコン１４．２１・・
・・・・電極配線 １５・・・・・・層間絶縁膜 １６・・・・・・アルミニューム ２２・・・・・・多結晶シリコン ２２′・・・絶縁膜 以 上 出願人 株式会社諏訪精工舎 第１図 第２図 （ｂ） 曳’Ｈ３図 ≦（ｓ ５図 （Ｃ） Ｃｄ） （ｅ） ｆ；５６ ［ｉ、、＋ｉ
Claims (1)
- （１） 絶縁基板上に形成されたＭ膜トランジスター
において、ゲート膜上の電極材を写真蝕刻する工程と、
導電部材を任意の厚み堆積後、該導電部材上からイオン
打込みをほどこす工程と、さらには前記導電部材を熱酸
化にて所望の厚みを絶縁膜化する工程とを具備した薄膜
トランジスターの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21606982A JPS59105370A (ja) | 1982-12-09 | 1982-12-09 | 薄膜トランジスタ−の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21606982A JPS59105370A (ja) | 1982-12-09 | 1982-12-09 | 薄膜トランジスタ−の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59105370A true JPS59105370A (ja) | 1984-06-18 |
Family
ID=16682776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21606982A Pending JPS59105370A (ja) | 1982-12-09 | 1982-12-09 | 薄膜トランジスタ−の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59105370A (ja) |
-
1982
- 1982-12-09 JP JP21606982A patent/JPS59105370A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100546540B1 (ko) | 박막트랜지스터및박막트랜지스터의제조방법 | |
| KR100205373B1 (ko) | 액정표시소자의 제조방법 | |
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| US8018544B2 (en) | Flat panel display and method for fabricating the same | |
| JPH06148685A (ja) | 液晶表示装置 | |
| WO1996013861A1 (en) | High resolution active matrix lcd cell design | |
| US5652158A (en) | Method for making thin film transistors for a liquid crystal display | |
| JPH06167722A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH0553137A (ja) | アクテイブマトリツクス基板とその製造方法 | |
| JPH0637314A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS59105370A (ja) | 薄膜トランジスタ−の製造方法 | |
| JPS59104173A (ja) | 薄膜トランジスタ−の製造方法 | |
| JPH07122718B2 (ja) | 液晶表示装置 | |
| JPH11265000A (ja) | 液晶表示装置およびその製造方法 | |
| JPH05235353A (ja) | アクティブマトリックス基板とその製造方法 | |
| KR100539583B1 (ko) | 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 | |
| JPH02230130A (ja) | 液晶電気光学装置 | |
| JPS58190063A (ja) | 透過型液晶表示パネル用薄膜トランジスタ | |
| KR100580825B1 (ko) | 액티브 메트릭스 기판 제조방법 및 이에 의해 제조되는 게이트 | |
| JPS61231767A (ja) | アクテイブマトリクス基板の製造方法 | |
| JPS59126673A (ja) | 薄膜トランジスタ− | |
| KR100297861B1 (ko) | 다층도체시스템의제조방법 | |
| JPS6366428B2 (ja) | ||
| JPH04311066A (ja) | 半導体装置の製造方法 | |
| JPH0685255A (ja) | 薄膜トランジスタ及びその製造方法 |