JPS6358824A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路などの半導体装置の製造方法
に関し、特に半導体素子製造に用いる不純物添加のため
のイオン注入工程の改良された方法に関するものである
。

〔従来の技術〕

半導体集積回路（以下、ＬＳＩと称す）の製造に於いて
トランジスタ、抵抗、キャパシタ等を半導体基板面に形
成するときに、その半導体基板にＰ型あるいはＮ型の不
純物を拡散する必要がある。

この不純物を半導体基板上に拡散させる方法としてイオ
ン注入法が多用されている。イオン注入法は、不純物を
含もガス等を放電中に導きイオン化し之後、電界・磁界
を用いた質量分析法により必要なイオンを選択的に取り
出し、そのイオンを電界により加速し半導体基板に照射
することにより半導体基板内に不純物を導入するもので
ある。この方法は不純物の量及び半導体基板内への深さ
制御精度が極めて高いため、ますます高性能化するＬＳ
Ｉにとって必須の技術となっている。ＬＳＩに於けるイ
オン注入法の１つとして、フォトレジストを注入時のマ
スクとして用い、イオンを選択的に注入する方法を例に
とって簡単に説明する。

第４図は、シリコン基板）ＭＯ３型トランジスタを模式
的に示す断面図である。同図に於て（１）はＰ型シリコ
ン基板、（２）は厚い歳化膜（ＳｉＯ２）、（３）は薄
いゲート酸化膜、（４）はポリシリコン、（５）はフォ
トレジスト、（６）はＭＯ３型トランジスタのソースま
たはドレインを形成する予定の領域である。まず、ソー
スおよびドレインを形成するためにＮ型不純物であるヒ
素イオンを全面に注入する。すると領域（６）のシリコ
ン基板（１）に注入されたヒ素イオンは、シリコン基板
を通して外部へ電荷を失ってしまう。

また厚い酸化膜（２）上へ注入されたヒ素イオンの電荷
は、その表面電流としてシリコン基板（１）を通して電
荷を外部へ失ってしまう。しかしフォトレジスト（５）
上に注入されたヒ素イオンは、７オドレジスト（５）上
にその大部分がとどまるため、イオン息は注入時間と共
に増大する。近年、生産性を上げるために、ヒ素イオン
の電流値を、従来の５００μ人ないし１ｍＡから数ｍＡ
ないし１０　ｍＡと大きくするようになると、フォトレ
ジスト（５）上のイオン囚は極めて大きくなる。また、
シリコン基板（１）は一般的には接地レベルになってい
るため、フォトレジスト（５）とシリコン基板（１）の
間の電位差は急激に大きくなる。この様に電位が上昇す
ると、シリコン基板（１）との耐圧的に最も弱い部分で
あるゲート酸化膜（３）をはさむフォトレジスト端部（
７）で放電が発生する。この時、フォトレジスト（５）
上に蓄積された電荷はこの放電部分を通じて急激にシリ
コン基板（１）に流れ込むため、フォトレジスト（５）
の端部（７）の周辺のシリコン基板（６）及びポリシリ
コン（４）の端部は破壊されてしまう。従来、この現象
を静電破壊と呼んでいる。これを避けるため、従来は、
フォトレジスト（５）や酸化膜（３）等を通過するごく
僅かな放電電流に見合ったイオン注入電流で長時間かけ
てイオン注入が行われ、生産性を損っていた。

〔発明が解決しようとする間厘点〕

従来の半導体装置の製造方法では、フォトレジス）　Ｊ
ｆｆ　（５）に打ち込まれ念イオンが持っていた電荷は
放電されず、前述のゲート破壊を引き起したり、イオン
の軌道を曲げイオン注入が不均一になっなりする原因と
なるフォトレジスト１郎）を高電位に帯電させると云っ
た問題点があつな。

本発明は、この問題点を解消するなめになされたもので
、フォトレジスト層に打ち込まれたイオンの電荷をより
速やかに放電させることによりフォトレジスト層が高電
位に帯電することのない半導体装置の製造方法を提供す
ることを目的とする・〔問題点を解決するための手段〕 本発明に係る半導体装置の製造方法は、半導体基板内に
イオンを選択的に注入するイオン注入工程に於て、フォ
トレジストを選択マスクとして用いる場合、そのフォト
レジストにてパターニンク完了後、全面に導電性薄膜を
１０００　Ａ以下形成し之後、イオン注入を行う事を特
徴とするものである。

〔作用〕

したがって、本発明によれば、イオン注入時の電荷は表
面の導電性薄膜を通じて、シリコン基板外部へ消失し、
一方導電性薄膜はイオン注入時のエネルギーに対して、
イオンをこの薄膜内にトラップする効果はほとんどなく
、言わゆる、このイオンビームに対して透明となる。こ
の結果、所望の選択的注入をそ害する事無く、イオン注
入時のフォトレジスト上の電荷を除去する事が可能とな
る。

〔実施例〕

以下、本発明の一実施例について第１図ないし第３図を
参照して説明する。第１図ないし第３図は本発明の実施
例シリコン基板）ｆｉＭＯ３）ランシスターの製造工程
の一部を示す一連の模式的断面図であり（１）は半導体
基板であってこの実施例ではＰ型シリコン基板、（２）
は厚イ酸化膜（ｓｉｏ２　）、（３）は薄いゲート激化
膜、（４）はポリシリコン、（５）は７オトレジス層、
（６）はＭＯ３型トランジスターのソース又はドレイン
を形成する予定の領域である。

次に、シリコン基板全面に、回転塗布法にて導電性薄ｐ
　（８）を形成する。この後、全面にヒ素イオンを注入
する。この時、ヒ素イオンは３ＯＮ：・Ｖ〜ユ８゜Ｋｓ
ｖで注入されるが、導電性薄膜が１ｏｏＯÅ以下にする
と、この導電性薄膜内で受けるイオンビームの減速はわ
ずかであり１ソース（又はドレイン）領＃ｃ（９）に注
入されたヒ素イオンは従来例と比べ所望の深さ方向とほ
とんど変化しない。一方フオドレジスト（５）上に注入
されたヒ素イオンは、そのフォトレジスト厚が十分に厚
ければフォトレジスト中に補かくされてしまう。この時
、ヒ素イオンのもつ電荷はソース（又はドレイン）領域
（９）についてはシリコン基板（１）を通じて消失する
。一方フオドレジスト（５）上に注入された電荷は導電
性薄膜（８）を通じて、更にシリコン基板（１）又はシ
リコン基板表面上の一点以上を接地レベルに取る事によ
り消失させる事が可能となる。また、この時、用いる導
電性薄膜（８）としては後の熱処理時にＬＳＩにとって
リーク不良等の原因となる金属を含まないものである必
要がある。この為金属を含まない有機物でしかも導電性
の良好なものが必要となる。ＴＴ？（テトラチオフルバ
レン）及びＴＮＯＱ（テトラシアノキノジメタン）は電
子に対しアクセプター、ドナーの働きを持つチャージト
ランスファー型有機導電体であり、この混合物は１０１
５Ωｏｍ以下の導電性を持つものでしかも、ＬＳＩにと
って有害な金属を含まない。この様にする事により、イ
オン注入時に於ける電荷をすみやかに除失する事により
静電破壊を防止出来るものである。

なお、本実施例ではチャージトランスファー型有機導電
体を用いたが、カーボンの蒸着でも、同一効果がある。

まな、本実施例ではヒ素イオン注入を例として述べたが
、これはと紫イオンにかき゛らず、他のイオン注入でも
同一効果を有する事は明らかである。

〔発明の効果〕 以上の実施例でも明らかなように、本発明によれば、イ
オン注入時のビーム電流を大きくしても静電破壊が発生
せず一生産性の良いイオン注入が可能となり、特にＬＡ
Ｎに適用して実用上の効果は極めて大きい。

【図面の簡単な説明】

第１図ないし第３図は本発明の一実施例を示す一連の模
式断面図、第４図は従来の半導体装置の製造方法を示す
模式断面図である。 図において、（１）は半導体基板、（５）はフォトレジ
スト層、（８）は導電性薄膜である。 なお、図中、同一符号は同一、まなは相当部分を示す。

Claims (5)

【特許請求の範囲】
1. （１）半導体基板上にフォトレジスト層を形成する工程
   と 前記フォトレジスト層をパターニングするパターニング
   工程と 前記フォトレジスト層が積まれた前記半導体基板上に導
   電性薄膜を形成する薄膜形成工程とパターニングされた
   前記フォトレジスト層をマスクに前記薄膜形成工程後に
   不純物イオンを前記半導体基板に注入する工程とを 備えた半導体装置の製造方法。
2. （２）導電性薄膜の比抵抗と膜厚がそれぞれ１０の１３
   乗Ωｃｍ以下、１０００オングストローム以下であるこ
   とを特徴とする特許請求の範囲第１項記載の半導体装置
   の製造方法。
3. （３）導電性薄膜がチャージトランスファ型有機導電体
   からなることを特徴とする特許請求の範囲第１項また第
   ２項記載の半導体装置の製造方法。
4. （４）導電性薄膜にテトラチオフルバレンおよびテトラ
   シアノキノジメタンの混合物を用いることを特徴とする
   特許請求の範囲第１項または第２項記載の半導体装置の
   製造方法。
5. （５）導電性薄膜が炭素からなることを特徴とする特許
   請求の範囲第１項または第２項記載の半導体装置の製造
   方法。