JP2002100736A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002100736A JP2002100736A JP2000290119A JP2000290119A JP2002100736A JP 2002100736 A JP2002100736 A JP 2002100736A JP 2000290119 A JP2000290119 A JP 2000290119A JP 2000290119 A JP2000290119 A JP 2000290119A JP 2002100736 A JP2002100736 A JP 2002100736A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- isolation region
- active region
- connection hole
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 96
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000002955 isolation Methods 0.000 claims abstract description 109
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 239000004020 conductor Substances 0.000 claims abstract description 63
- 239000011229 interlayer Substances 0.000 claims abstract description 59
- 239000003990 capacitor Substances 0.000 claims abstract description 52
- 238000001020 plasma etching Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 230000035755 proliferation Effects 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 30
- 229910052710 silicon Inorganic materials 0.000 abstract description 30
- 239000010703 silicon Substances 0.000 abstract description 30
- 230000006378 damage Effects 0.000 abstract description 29
- 238000009413 insulation Methods 0.000 abstract description 8
- 238000000605 extraction Methods 0.000 abstract 2
- 230000005684 electric field Effects 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 9
- 230000000149 penetrating effect Effects 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 容量絶縁膜の破壊がより確実に抑制・防止さ
れたＭＩＳキャパシタである半導体装置およびその製造
方法を提供する。 【解決手段】 シリコン基板１２上に、活性領域１６
と、それを囲む分離領域１４とが設けられており、活性
領域１６の上には、容量絶縁膜１８が形成されている。
容量絶縁膜１８の上には、四角形の上部電極２１が分離
領域１４と離間して設けられ、分離領域１４上には、活
性領域１６を囲むように四角形の環状の電極パッド２４
が設けられている。電極パッド２４の各辺と上部電極２
１の各辺とは、引き出し導体膜２２により互いに接続さ
れている。基板上には、層間絶縁膜２６が形成され、層
間絶縁膜２６を貫通して電極パッド２４に到達する接続
孔２８が形成されている。分離領域１４と接する容量絶
縁膜１８の境界部Ｒｃｒにおける引き出し導体膜２２の
幅（ｗ）の総和（Ｌ）に対する接続孔２８における電極
パッド２４の露出面積の総和（Ｓ）の比（Ｓ／Ｌ）を４
以下とすることにより容量絶縁膜１８の破壊を防止す
る。
れたＭＩＳキャパシタである半導体装置およびその製造
方法を提供する。 【解決手段】 シリコン基板１２上に、活性領域１６
と、それを囲む分離領域１４とが設けられており、活性
領域１６の上には、容量絶縁膜１８が形成されている。
容量絶縁膜１８の上には、四角形の上部電極２１が分離
領域１４と離間して設けられ、分離領域１４上には、活
性領域１６を囲むように四角形の環状の電極パッド２４
が設けられている。電極パッド２４の各辺と上部電極２
１の各辺とは、引き出し導体膜２２により互いに接続さ
れている。基板上には、層間絶縁膜２６が形成され、層
間絶縁膜２６を貫通して電極パッド２４に到達する接続
孔２８が形成されている。分離領域１４と接する容量絶
縁膜１８の境界部Ｒｃｒにおける引き出し導体膜２２の
幅（ｗ）の総和（Ｌ）に対する接続孔２８における電極
パッド２４の露出面積の総和（Ｓ）の比（Ｓ／Ｌ）を４
以下とすることにより容量絶縁膜１８の破壊を防止す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＩＳキャパシタ
である半導体装置およびその製造方法に関し、特に高い
歩留まり率で製造できるＭＩＳキャパシタである半導体
装置に関する。
である半導体装置およびその製造方法に関し、特に高い
歩留まり率で製造できるＭＩＳキャパシタである半導体
装置に関する。
【０００２】
【従来の技術】従来、ＭＯＳキャパシタである半導体装
置１００は、図６（ａ）および（ｂ）に示すように、シ
リコン基板１１２上に、分離領域１１４を備え、分離領
域１１４の間のシリコン基板１１２の上部に活性領域１
１６が形成されている。活性領域１１６の上には、容量
絶縁膜１１８が形成されている。容量絶縁膜１１８の上
には、四角形の上部電極１２１が分離領域１１４と離間
して設けられている。分離領域１１４上には、活性領域
１１６を囲むように四角形の環状の電極パッド１２４が
設けられている。電極パッド１２４の各辺と上部電極１
２１の各辺とは、引き出し導体膜１２２により互いに接
続されている。さらに基板上には、層間絶縁膜１２６が
形成され、層間絶縁膜１２６を貫通して電極パッド１２
４に到達する多数の接続孔１２８（直径０．２８μｍ）
が開口されている。この接続孔１２８に導電体膜を埋め
るプラグが形成され、このプラグを通じて上部電極の電
位を制御するように構成されている。
置１００は、図６（ａ）および（ｂ）に示すように、シ
リコン基板１１２上に、分離領域１１４を備え、分離領
域１１４の間のシリコン基板１１２の上部に活性領域１
１６が形成されている。活性領域１１６の上には、容量
絶縁膜１１８が形成されている。容量絶縁膜１１８の上
には、四角形の上部電極１２１が分離領域１１４と離間
して設けられている。分離領域１１４上には、活性領域
１１６を囲むように四角形の環状の電極パッド１２４が
設けられている。電極パッド１２４の各辺と上部電極１
２１の各辺とは、引き出し導体膜１２２により互いに接
続されている。さらに基板上には、層間絶縁膜１２６が
形成され、層間絶縁膜１２６を貫通して電極パッド１２
４に到達する多数の接続孔１２８（直径０．２８μｍ）
が開口されている。この接続孔１２８に導電体膜を埋め
るプラグが形成され、このプラグを通じて上部電極の電
位を制御するように構成されている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
ＭＯＳキャパシタである半導体装置１００は、接続孔を
形成するために層間絶縁膜１２６のプラズマエッチング
を行なったときに、容量絶縁膜１１８に破壊が生じると
いう不具合があった。発光解析によって容量絶縁膜１１
８の破壊された部分を調査すると、容量絶縁膜１１８の
破壊は、全て引き出し導体膜１２２の下の分離領域１１
４と接する境界部Ｒｃｒに発生していることがわかっ
た。そこで、本発明者は、この不具合が生じるメカニズ
ムについて、以下のように考察した。
ＭＯＳキャパシタである半導体装置１００は、接続孔を
形成するために層間絶縁膜１２６のプラズマエッチング
を行なったときに、容量絶縁膜１１８に破壊が生じると
いう不具合があった。発光解析によって容量絶縁膜１１
８の破壊された部分を調査すると、容量絶縁膜１１８の
破壊は、全て引き出し導体膜１２２の下の分離領域１１
４と接する境界部Ｒｃｒに発生していることがわかっ
た。そこで、本発明者は、この不具合が生じるメカニズ
ムについて、以下のように考察した。
【０００４】図７（ａ）、（ｂ）は、容量絶縁膜の破壊
が生じるメカニズムを説明する図である。
が生じるメカニズムを説明する図である。
【０００５】図７（ａ）に示すように、層間絶縁膜１２
６は、主としてプラズマから照射される正イオンによっ
てのエッチングされ、接続孔１２８が層間絶縁膜１２６
を貫通すると電極パッド１２４の表面が露出する。この
とき、入射した正イオンによって、電極パッド１２４、
上部電極１２１および引き出し導体膜１２２は正に帯電
する。正電荷の帯電は、通常は、高周波プラズマを用い
ることによって、正イオンと交互に電子が接続孔に入射
して電気的に中和される。しかし、図７（ｂ）に示すよ
うに、基板表面は電子によって負に帯電する。従って、
高アスペクト比の接続孔１２８を形成すると、電子が負
に帯電した基板表面（レジスト膜の表面）からの影響を
受けやすくなり、接続孔１２８内に入射しにくくなる。
６は、主としてプラズマから照射される正イオンによっ
てのエッチングされ、接続孔１２８が層間絶縁膜１２６
を貫通すると電極パッド１２４の表面が露出する。この
とき、入射した正イオンによって、電極パッド１２４、
上部電極１２１および引き出し導体膜１２２は正に帯電
する。正電荷の帯電は、通常は、高周波プラズマを用い
ることによって、正イオンと交互に電子が接続孔に入射
して電気的に中和される。しかし、図７（ｂ）に示すよ
うに、基板表面は電子によって負に帯電する。従って、
高アスペクト比の接続孔１２８を形成すると、電子が負
に帯電した基板表面（レジスト膜の表面）からの影響を
受けやすくなり、接続孔１２８内に入射しにくくなる。
【０００６】また、プラズマ中の正イオンは、プラズマ
中に発生するイオンシース内で電界加速されて基板に入
射する。イオンシースの発生は、電界における正イオン
と電子との移動度の違い、つまり、正イオンの質量が電
子の質量に比べて大きいために正イオンは動きにくいこ
とに起因する。この結果、基板表面にはセルフバイアス
と呼ばれる負電位が発生する。正イオンは、プラズマ中
のポテンシャルにセルフバイアスを加えたエネルギーを
持って基板表面に衝突することになる。一方、電子は、
イオンシースが減速電界として働くことで、接続孔内に
入射しにくくなる。
中に発生するイオンシース内で電界加速されて基板に入
射する。イオンシースの発生は、電界における正イオン
と電子との移動度の違い、つまり、正イオンの質量が電
子の質量に比べて大きいために正イオンは動きにくいこ
とに起因する。この結果、基板表面にはセルフバイアス
と呼ばれる負電位が発生する。正イオンは、プラズマ中
のポテンシャルにセルフバイアスを加えたエネルギーを
持って基板表面に衝突することになる。一方、電子は、
イオンシースが減速電界として働くことで、接続孔内に
入射しにくくなる。
【０００７】上述のように、電極パッド１２４、上部電
極１２１および引き出し導体膜１２２に正電荷が蓄積さ
れると、屈曲した引き出し導体膜１２２の下の分離領域
１１４と接する容量絶縁膜１１８の境界部Ｒｃｒに電界
集中が起こるはずである。そうすると、容量絶縁膜１１
８の耐圧を越える電圧が分離領域１１４と接する容量絶
縁膜１１８の境界部Ｒｃｒの上面と下面との間に印加さ
れると、容量絶縁膜１１８が境界部Ｒｃｒにおいて破壊
されると考えられる。容量絶縁膜１１８は、分離領域１
１４を形成した後、熱酸化法またはＣＶＤ法によって形
成される。分離領域１１４の活性領域との境界部には不
純物や欠陥が多い。従って、熱酸化法によって形成した
場合、分離領域１１４と接する境界部Ｒｃｒにおける容
量絶縁膜１１８の膜厚は薄くなり、分離領域１１４と接
する容量絶縁膜１１８の境界部Ｒｃｒの耐圧が低下す
る。また、ＣＶＤ法によって形成した場合、分離領域１
１４と接する境界部Ｒｃｒでは不純物により膜質が劣化
し、分離領域１１４と接する容量絶縁膜１１８の境界部
Ｒｃｒの耐圧が低下する。従って、いずれの場合も容量
絶縁膜破壊が発生しやすい。
極１２１および引き出し導体膜１２２に正電荷が蓄積さ
れると、屈曲した引き出し導体膜１２２の下の分離領域
１１４と接する容量絶縁膜１１８の境界部Ｒｃｒに電界
集中が起こるはずである。そうすると、容量絶縁膜１１
８の耐圧を越える電圧が分離領域１１４と接する容量絶
縁膜１１８の境界部Ｒｃｒの上面と下面との間に印加さ
れると、容量絶縁膜１１８が境界部Ｒｃｒにおいて破壊
されると考えられる。容量絶縁膜１１８は、分離領域１
１４を形成した後、熱酸化法またはＣＶＤ法によって形
成される。分離領域１１４の活性領域との境界部には不
純物や欠陥が多い。従って、熱酸化法によって形成した
場合、分離領域１１４と接する境界部Ｒｃｒにおける容
量絶縁膜１１８の膜厚は薄くなり、分離領域１１４と接
する容量絶縁膜１１８の境界部Ｒｃｒの耐圧が低下す
る。また、ＣＶＤ法によって形成した場合、分離領域１
１４と接する境界部Ｒｃｒでは不純物により膜質が劣化
し、分離領域１１４と接する容量絶縁膜１１８の境界部
Ｒｃｒの耐圧が低下する。従って、いずれの場合も容量
絶縁膜破壊が発生しやすい。
【０００８】上記の不具合を解決するためには、従来、
アンテナ比をある値以上に調整することが有効であると
考えられている。アンテナ比とは、上部電極１２１の面
積に対する接続孔１２８における電極パッド１２４の露
出面積の総和（Ｓ）の比のことである。そこで、接続孔
１２８の数の増減によって、接続孔１２８における電極
パッド１２４の露出面積の総和（Ｓ）を変化させたとき
のＭＯＳキャパシタである半導体装置１００の容量絶縁
膜の破壊率を測定した。このときの測定結果を図８に示
す。
アンテナ比をある値以上に調整することが有効であると
考えられている。アンテナ比とは、上部電極１２１の面
積に対する接続孔１２８における電極パッド１２４の露
出面積の総和（Ｓ）の比のことである。そこで、接続孔
１２８の数の増減によって、接続孔１２８における電極
パッド１２４の露出面積の総和（Ｓ）を変化させたとき
のＭＯＳキャパシタである半導体装置１００の容量絶縁
膜の破壊率を測定した。このときの測定結果を図８に示
す。
【０００９】図８は、上部電極面積に対する接続孔にお
ける電極パッドの露出面積の総和（Ｓ）の比への容量絶
縁膜破壊率の依存性を示す図である。図８において、横
軸は上部電極面積に対する接続孔における電極パッドの
露出面積の総和（Ｓ）の比（アンテナ比）を表し、縦軸
は容量絶縁膜破壊率を表す。この結果は、アンテナ比が
比較的小さいときに容量絶縁膜１１８が破壊されやすい
ことを示している。しかし、アンテナ比が非常に小さ
い、あるいはアンテナ比が非常に大きい場合に容量絶縁
膜破壊は発生しておらず、アンテナ比と容量絶縁膜破壊
との関係に相関関係が見られない。つまり、ＭＯＳキャ
パシタである半導体における容量絶縁膜の破壊を抑制・
防止するために、アンテナ比をある値以上に調整するこ
とが有効であるとは言えない。
ける電極パッドの露出面積の総和（Ｓ）の比への容量絶
縁膜破壊率の依存性を示す図である。図８において、横
軸は上部電極面積に対する接続孔における電極パッドの
露出面積の総和（Ｓ）の比（アンテナ比）を表し、縦軸
は容量絶縁膜破壊率を表す。この結果は、アンテナ比が
比較的小さいときに容量絶縁膜１１８が破壊されやすい
ことを示している。しかし、アンテナ比が非常に小さ
い、あるいはアンテナ比が非常に大きい場合に容量絶縁
膜破壊は発生しておらず、アンテナ比と容量絶縁膜破壊
との関係に相関関係が見られない。つまり、ＭＯＳキャ
パシタである半導体における容量絶縁膜の破壊を抑制・
防止するために、アンテナ比をある値以上に調整するこ
とが有効であるとは言えない。
【００１０】本発明の目的は、容量絶縁膜の破壊の原因
が分離領域と接する境界部における電界の集中にあるこ
とに着目し、容量絶縁膜の破壊がより確実に抑制・防止
されたＭＩＳキャパシタである半導体装置およびその製
造方法を提供することにある。
が分離領域と接する境界部における電界の集中にあるこ
とに着目し、容量絶縁膜の破壊がより確実に抑制・防止
されたＭＩＳキャパシタである半導体装置およびその製
造方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明の半導体装置は、
活性領域と、活性領域を囲むように設けられた分離領域
とを有する半導体基板と、活性領域の上に設けられ、分
離領域と接する境界部を有する容量絶縁膜と、容量絶縁
膜上に分離領域と離間して設けられた上部電極と、分離
領域上に設けられた電極パッドと、容量絶縁膜の一部お
よび分離領域の一部の上に亘って設けられ、上部電極と
電極パッドとを接続する引き出し導体膜と、基板上に設
けられた層間絶縁膜とを備え、層間絶縁膜を貫通して電
極パッドに到達する接続孔が設けられており、境界部に
おける引き出し導体膜の幅の総和に対する接続孔におけ
る電極パッドの露出面積の総和の比がある値以下となっ
ている。
活性領域と、活性領域を囲むように設けられた分離領域
とを有する半導体基板と、活性領域の上に設けられ、分
離領域と接する境界部を有する容量絶縁膜と、容量絶縁
膜上に分離領域と離間して設けられた上部電極と、分離
領域上に設けられた電極パッドと、容量絶縁膜の一部お
よび分離領域の一部の上に亘って設けられ、上部電極と
電極パッドとを接続する引き出し導体膜と、基板上に設
けられた層間絶縁膜とを備え、層間絶縁膜を貫通して電
極パッドに到達する接続孔が設けられており、境界部に
おける引き出し導体膜の幅の総和に対する接続孔におけ
る電極パッドの露出面積の総和の比がある値以下となっ
ている。
【００１２】このように構成された半導体装置は、プラ
ズマエッチングによって層間絶縁膜を貫通して電極パッ
ドに到達する接続孔の形成する際の、容量絶縁膜の破壊
を抑制・防止できることが経験的に確認されている。
ズマエッチングによって層間絶縁膜を貫通して電極パッ
ドに到達する接続孔の形成する際の、容量絶縁膜の破壊
を抑制・防止できることが経験的に確認されている。
【００１３】本発明の半導体装置は、活性領域と、活性
領域を囲むように形成された分離領域とを有する半導体
基板と、活性領域の上に形成され、分離領域と接する境
界部を有する容量絶縁膜と、容量絶縁膜上に分離領域と
離間して設けられた上部電極と、分離領域上に形成され
た電極パッドと、容量絶縁膜の一部および分離領域の一
部の上に亘って設けられ、上部電極と電極パッドとを接
続する引き出し導体膜と、基板上に設けられた層間絶縁
膜とを備え、層間絶縁膜を貫通して電極パッドに到達す
る接続孔が設けられており、容量絶縁膜が境界部におい
て、他の部分よりも厚くなっている。
領域を囲むように形成された分離領域とを有する半導体
基板と、活性領域の上に形成され、分離領域と接する境
界部を有する容量絶縁膜と、容量絶縁膜上に分離領域と
離間して設けられた上部電極と、分離領域上に形成され
た電極パッドと、容量絶縁膜の一部および分離領域の一
部の上に亘って設けられ、上部電極と電極パッドとを接
続する引き出し導体膜と、基板上に設けられた層間絶縁
膜とを備え、層間絶縁膜を貫通して電極パッドに到達す
る接続孔が設けられており、容量絶縁膜が境界部におい
て、他の部分よりも厚くなっている。
【００１４】このことによって、分離領域と接する容量
絶縁膜の境界部の耐圧を高めることができ、プラズマエ
ッチングによって層間絶縁膜を貫通して電極パッドに到
達する接続孔の形成する際の、容量絶縁膜の破壊を抑制
・防止することができる。
絶縁膜の境界部の耐圧を高めることができ、プラズマエ
ッチングによって層間絶縁膜を貫通して電極パッドに到
達する接続孔の形成する際の、容量絶縁膜の破壊を抑制
・防止することができる。
【００１５】本発明の半導体装置は、第１活性領域と、
第１活性領域を囲むように形成された分離領域と、第１
活性領域と分離領域を挟んで設けられた第２活性領域と
を有する半導体基板と、第１活性領域の上に形成され、
分離領域と接する境界部を有する第１容量絶縁膜と、第
２活性領域の上に形成された第２容量絶縁膜と、第１容
量絶縁膜上に分離領域と離間して設けられた上部電極
と、分離領域上に形成された電極パッドと、第１容量絶
縁膜の一部および分離領域の一部の上に亘って設けら
れ、上部電極と電極パッドとを接続する引き出し導体膜
と、基板上に設けられた層間絶縁膜とを備え、層間絶縁
膜を貫通して電極パッドに到達する第１接続孔と、層間
絶縁膜および第２容量絶縁膜を貫通して第２活性領域に
到達する第２接続孔とが設けられている。
第１活性領域を囲むように形成された分離領域と、第１
活性領域と分離領域を挟んで設けられた第２活性領域と
を有する半導体基板と、第１活性領域の上に形成され、
分離領域と接する境界部を有する第１容量絶縁膜と、第
２活性領域の上に形成された第２容量絶縁膜と、第１容
量絶縁膜上に分離領域と離間して設けられた上部電極
と、分離領域上に形成された電極パッドと、第１容量絶
縁膜の一部および分離領域の一部の上に亘って設けら
れ、上部電極と電極パッドとを接続する引き出し導体膜
と、基板上に設けられた層間絶縁膜とを備え、層間絶縁
膜を貫通して電極パッドに到達する第１接続孔と、層間
絶縁膜および第２容量絶縁膜を貫通して第２活性領域に
到達する第２接続孔とが設けられている。
【００１６】このことによって、第１接続孔を開口する
際のプラズマエッチングによって、電極パッド、引き出
し導体膜および上部電極は正に帯電し、容量絶縁膜を挟
んで対向する半導体基板が対向電極となる。同時に、第
２接続孔を開口する際のプラズマエッチングによって、
半導体基板も電極パッド、引き出し導体膜および上部電
極と同様に正に帯電する。この結果、電極パッド、引き
出し導体膜および上部電極と半導体基板との電位差が小
さくなる。引き出し導体膜とシリコン基板との電位差が
小さければ、引き出し導体膜の下の分離領域と接する容
量絶縁膜の境界部における電界は小さくなり、破壊が抑
制・防止される。つまり、プラズマエッチングによって
層間絶縁膜を貫通して電極パッドに到達する接続孔の形
成する際の、容量絶縁膜の破壊が抑制・防止された半導
体装置が得られる。
際のプラズマエッチングによって、電極パッド、引き出
し導体膜および上部電極は正に帯電し、容量絶縁膜を挟
んで対向する半導体基板が対向電極となる。同時に、第
２接続孔を開口する際のプラズマエッチングによって、
半導体基板も電極パッド、引き出し導体膜および上部電
極と同様に正に帯電する。この結果、電極パッド、引き
出し導体膜および上部電極と半導体基板との電位差が小
さくなる。引き出し導体膜とシリコン基板との電位差が
小さければ、引き出し導体膜の下の分離領域と接する容
量絶縁膜の境界部における電界は小さくなり、破壊が抑
制・防止される。つまり、プラズマエッチングによって
層間絶縁膜を貫通して電極パッドに到達する接続孔の形
成する際の、容量絶縁膜の破壊が抑制・防止された半導
体装置が得られる。
【００１７】第２接続孔の直径が第１接続孔の直径より
も大きいことが好ましい。
も大きいことが好ましい。
【００１８】電極パッドの上の層間絶縁膜の膜厚は、第
２活性領域の上の層間絶縁膜の膜厚よりも薄いので、第
１および第２接続孔およびを同じ直径とした場合、第２
活性領域の帯電量、すなわち半導体基板の帯電量の方が
大きくなる。しかし、第２接続孔の直径が第１接続孔の
直径よりも大きくすることにより、第２接続孔の内部に
電子が入って電気的に中和しやすくなり、引き出し導体
膜と半導体基板との電位差を小さくすることができ、境
界部における電界を緩和できる。
２活性領域の上の層間絶縁膜の膜厚よりも薄いので、第
１および第２接続孔およびを同じ直径とした場合、第２
活性領域の帯電量、すなわち半導体基板の帯電量の方が
大きくなる。しかし、第２接続孔の直径が第１接続孔の
直径よりも大きくすることにより、第２接続孔の内部に
電子が入って電気的に中和しやすくなり、引き出し導体
膜と半導体基板との電位差を小さくすることができ、境
界部における電界を緩和できる。
【００１９】第１接続孔のアスペクト比と第２接続孔の
アスペクト比とが等しいことが好ましい。
アスペクト比とが等しいことが好ましい。
【００２０】このことにより、第１接続孔における電極
パッドの帯電量と第２接続孔における第２活性領域の帯
電量が等しくなり、引き出し導体膜と半導体基板との電
位差をほぼゼロにすることができる。
パッドの帯電量と第２接続孔における第２活性領域の帯
電量が等しくなり、引き出し導体膜と半導体基板との電
位差をほぼゼロにすることができる。
【００２１】本発明の半導体装置の製造方法は、上部に
活性領域を有する半導体基板を用意する工程（ａ）と、
活性領域を囲むように半導体基板の上部に分離領域を形
成する工程（ｂ）と、活性領域の上に、分離領域と接す
る境界部を有する容量絶縁膜を形成する工程（ｃ）と、
容量絶縁膜上に分離領域と離間して設けられた上部電極
と、分離領域上に形成された電極パッドと、容量絶縁膜
の一部および分離領域の一部の上に亘って上部電極と電
極パッドとを接続する引き出し導体膜とを形成する工程
（ｄ）と、基板上に層間絶縁膜を形成する工程（ｅ）
と、プラズマエッチングにより、層間絶縁膜を貫通して
電極パッドに到達する接続孔を、境界部における引き出
し導体膜の幅の総和に対する接続孔における電極パッド
の露出面積の総和の比がある値以下となるように開口す
る工程（ｆ）とを含む。
活性領域を有する半導体基板を用意する工程（ａ）と、
活性領域を囲むように半導体基板の上部に分離領域を形
成する工程（ｂ）と、活性領域の上に、分離領域と接す
る境界部を有する容量絶縁膜を形成する工程（ｃ）と、
容量絶縁膜上に分離領域と離間して設けられた上部電極
と、分離領域上に形成された電極パッドと、容量絶縁膜
の一部および分離領域の一部の上に亘って上部電極と電
極パッドとを接続する引き出し導体膜とを形成する工程
（ｄ）と、基板上に層間絶縁膜を形成する工程（ｅ）
と、プラズマエッチングにより、層間絶縁膜を貫通して
電極パッドに到達する接続孔を、境界部における引き出
し導体膜の幅の総和に対する接続孔における電極パッド
の露出面積の総和の比がある値以下となるように開口す
る工程（ｆ）とを含む。
【００２２】このことによって、プラズマエッチングに
よって層間絶縁膜を貫通して電極パッドに到達する接続
孔の形成する際の、容量絶縁膜の破壊が抑制・防止され
た半導体装置が得られることが経験的に確認されてい
る。
よって層間絶縁膜を貫通して電極パッドに到達する接続
孔の形成する際の、容量絶縁膜の破壊が抑制・防止され
た半導体装置が得られることが経験的に確認されてい
る。
【００２３】上記工程（ｆ）では、上記接続孔の数、上
記接続孔において上記電極パッドが露出している面積、
および上記境界部における上記引き出し導体膜の幅の総
和のうちのいずれか１つを調整することによって上記比
がある値以下となるように開口してもよい。
記接続孔において上記電極パッドが露出している面積、
および上記境界部における上記引き出し導体膜の幅の総
和のうちのいずれか１つを調整することによって上記比
がある値以下となるように開口してもよい。
【００２４】上記工程（ｆ）では、上記比がある値以下
となる条件に適合させながら、上記接続孔のアスペクト
比を調整することによって開口してもよい。
となる条件に適合させながら、上記接続孔のアスペクト
比を調整することによって開口してもよい。
【００２５】上述のように従来、高アスペクト比の接続
孔を形成すると、容量絶縁膜の破壊が発生することが多
い。しかし、本発明の半導体装置の製造方法によれば、
容量絶縁膜の破壊の発生が抑制・防止されるので、高ア
スペクト比の接続孔を形成することが可能となる。すな
わち、高アスペクト比の接続孔を多数形成することが必
要な場合にも、高アスペクト比を維持しつつ、接続孔の
直径および数を上記比がある値以下となる条件に適合す
るように調整するだけで、容量絶縁膜の破壊の発生を抑
制・防止することが容易となる。よって、限られた面積
に必要な数の接続孔が設けられたＭＩＳキャパシタを得
ることができる。
孔を形成すると、容量絶縁膜の破壊が発生することが多
い。しかし、本発明の半導体装置の製造方法によれば、
容量絶縁膜の破壊の発生が抑制・防止されるので、高ア
スペクト比の接続孔を形成することが可能となる。すな
わち、高アスペクト比の接続孔を多数形成することが必
要な場合にも、高アスペクト比を維持しつつ、接続孔の
直径および数を上記比がある値以下となる条件に適合す
るように調整するだけで、容量絶縁膜の破壊の発生を抑
制・防止することが容易となる。よって、限られた面積
に必要な数の接続孔が設けられたＭＩＳキャパシタを得
ることができる。
【００２６】本発明の半導体装置の製造方法は、活性領
域を有する半導体基板を用意する工程（ａ）と、半導体
基板の上部に分離領域を形成する工程（ｂ）と、分離領
域との境界部の活性領域に増殖拡散機能を有する不純物
を導入する工程（ｃ）と、活性領域の上部を酸化するこ
とにより、分離領域と接する境界部を有する容量絶縁膜
を形成する工程（ｄ）と、容量絶縁膜上に分離領域と離
間して設けられた上部電極と、分離領域上に形成された
電極パッドと、容量絶縁膜の一部および分離領域の一部
の上に亘って上部電極と電極パッドとを接続する引き出
し導体膜とを形成する工程（ｅ）と、基板上に層間絶縁
膜を形成する工程（ｆ）と、プラズマエッチングによ
り、層間絶縁膜を貫通して電極パッドに到達する接続孔
を開口する工程（ｇ）とを含む。
域を有する半導体基板を用意する工程（ａ）と、半導体
基板の上部に分離領域を形成する工程（ｂ）と、分離領
域との境界部の活性領域に増殖拡散機能を有する不純物
を導入する工程（ｃ）と、活性領域の上部を酸化するこ
とにより、分離領域と接する境界部を有する容量絶縁膜
を形成する工程（ｄ）と、容量絶縁膜上に分離領域と離
間して設けられた上部電極と、分離領域上に形成された
電極パッドと、容量絶縁膜の一部および分離領域の一部
の上に亘って上部電極と電極パッドとを接続する引き出
し導体膜とを形成する工程（ｅ）と、基板上に層間絶縁
膜を形成する工程（ｆ）と、プラズマエッチングによ
り、層間絶縁膜を貫通して電極パッドに到達する接続孔
を開口する工程（ｇ）とを含む。
【００２７】このことによって、分離領域との境界部の
活性領域に高濃度の増殖拡散機能を有する不純物が含ま
れる領域が形成される。高濃度の増殖拡散機能を有する
不純物が含まれる領域では、シリコンの酸化速度が速く
なるので、活性領域上に容量絶縁膜を形成する際に、分
離領域と接する容量絶縁膜の境界部の膜厚が厚くなる。
従って、分離領域と接する容量絶縁膜の境界部の耐圧を
高めることができ、プラズマエッチングによって層間絶
縁膜を貫通して電極パッドに到達する接続孔の形成する
際の、容量絶縁膜の破壊を抑制・防止することができ
る。
活性領域に高濃度の増殖拡散機能を有する不純物が含ま
れる領域が形成される。高濃度の増殖拡散機能を有する
不純物が含まれる領域では、シリコンの酸化速度が速く
なるので、活性領域上に容量絶縁膜を形成する際に、分
離領域と接する容量絶縁膜の境界部の膜厚が厚くなる。
従って、分離領域と接する容量絶縁膜の境界部の耐圧を
高めることができ、プラズマエッチングによって層間絶
縁膜を貫通して電極パッドに到達する接続孔の形成する
際の、容量絶縁膜の破壊を抑制・防止することができ
る。
【００２８】本発明の半導体装置の製造方法は、活性領
域を有する半導体基板を用意する工程（ａ）と、半導体
基板の上部に分離領域を形成し、活性領域を第１活性領
域と第２活性領域とに分離する工程（ｂ）と、第１活性
領域の上に、分離領域と接する境界部を有する第１容量
絶縁膜を形成し、第２活性領域の上に第２容量絶縁膜を
形成する工程（ｃ）と、第１容量絶縁膜上に分離領域と
離間して設けられた上部電極と、分離領域上に形成され
た電極パッドと、第１容量絶縁膜の一部および分離領域
の一部の上に亘って設けられ、上部電極と電極パッドと
を接続する引き出し導体膜とを形成する工程（ｄ）と、
基板上に層間絶縁膜を形成する工程（ｅ）と、プラズマ
エッチングにより、層間絶縁膜を貫通して電極パッドに
到達する第１接続孔と、層間絶縁膜および第２容量絶縁
膜を貫通して第２活性領域に到達する第２接続孔とを形
成する工程（ｆ）とを含む。
域を有する半導体基板を用意する工程（ａ）と、半導体
基板の上部に分離領域を形成し、活性領域を第１活性領
域と第２活性領域とに分離する工程（ｂ）と、第１活性
領域の上に、分離領域と接する境界部を有する第１容量
絶縁膜を形成し、第２活性領域の上に第２容量絶縁膜を
形成する工程（ｃ）と、第１容量絶縁膜上に分離領域と
離間して設けられた上部電極と、分離領域上に形成され
た電極パッドと、第１容量絶縁膜の一部および分離領域
の一部の上に亘って設けられ、上部電極と電極パッドと
を接続する引き出し導体膜とを形成する工程（ｄ）と、
基板上に層間絶縁膜を形成する工程（ｅ）と、プラズマ
エッチングにより、層間絶縁膜を貫通して電極パッドに
到達する第１接続孔と、層間絶縁膜および第２容量絶縁
膜を貫通して第２活性領域に到達する第２接続孔とを形
成する工程（ｆ）とを含む。
【００２９】このことによって、第１接続孔を開口する
プラズマエッチングによって、電極パッド、引き出し導
体膜および上部電極は正に帯電し、容量絶縁膜を挟んで
対向する半導体基板が対向電極となる。同時に、第２接
続孔を開口するプラズマエッチングによって、半導体基
板も電極パッド、引き出し導体膜および上部電極と同様
に正に帯電する。この結果、電極パッド、引き出し導体
膜および上部電極と半導体基板との電位差が小さくな
る。引き出し導体膜とシリコン基板との電位差が小さけ
れば、引き出し導体膜の下の分離領域と接する容量絶縁
膜の境界部における電界は小さくなり、破壊が抑制・防
止される。
プラズマエッチングによって、電極パッド、引き出し導
体膜および上部電極は正に帯電し、容量絶縁膜を挟んで
対向する半導体基板が対向電極となる。同時に、第２接
続孔を開口するプラズマエッチングによって、半導体基
板も電極パッド、引き出し導体膜および上部電極と同様
に正に帯電する。この結果、電極パッド、引き出し導体
膜および上部電極と半導体基板との電位差が小さくな
る。引き出し導体膜とシリコン基板との電位差が小さけ
れば、引き出し導体膜の下の分離領域と接する容量絶縁
膜の境界部における電界は小さくなり、破壊が抑制・防
止される。
【００３０】工程（ｆ）では、第２接続孔を第１接続孔
の直径よりも大きくなるように形成することが好まし
い。
の直径よりも大きくなるように形成することが好まし
い。
【００３１】電極パッドの上の層間絶縁膜の膜厚は、第
２活性領域の上の層間絶縁膜の膜厚よりも薄いので、第
１および第２接続孔およびを同じ直径とした場合、第２
活性領域の帯電量、すなわち半導体基板の帯電量の方が
大きくなる。しかし、第２接続孔の直径が第１接続孔の
直径よりも大きくすることにより、第２接続孔の内部に
電子が入って電気的に中和しやすくなり、引き出し導体
膜と半導体基板との電位差を小さくすることができる。
２活性領域の上の層間絶縁膜の膜厚よりも薄いので、第
１および第２接続孔およびを同じ直径とした場合、第２
活性領域の帯電量、すなわち半導体基板の帯電量の方が
大きくなる。しかし、第２接続孔の直径が第１接続孔の
直径よりも大きくすることにより、第２接続孔の内部に
電子が入って電気的に中和しやすくなり、引き出し導体
膜と半導体基板との電位差を小さくすることができる。
【００３２】工程（ｆ）では、第１接続孔と第２接続孔
とをアスペクト比が等しくなるように形成することが好
ましい。
とをアスペクト比が等しくなるように形成することが好
ましい。
【００３３】このことにより、第１接続孔における電極
パッドの帯電量と第２接続孔における第２活性領域の帯
電量が等しくなり、引き出し導体膜と半導体基板との電
位差をほぼゼロにすることができる。
パッドの帯電量と第２接続孔における第２活性領域の帯
電量が等しくなり、引き出し導体膜と半導体基板との電
位差をほぼゼロにすることができる。
【００３４】
【発明の実施の形態】上述のように、アンテナ比を調整
することによって、ＭＯＳキャパシタにおける容量絶縁
膜の破壊を確実に抑制・防止することができない。そこ
で、従来の半導体装置において、引き出し導体膜の下に
ある容量絶縁膜の分離領域と接する境界部が破壊されや
すいことに着目し、図８の各データの見直しを行なっ
た。そのときの測定条件を表１に、結果を図１に示す。
することによって、ＭＯＳキャパシタにおける容量絶縁
膜の破壊を確実に抑制・防止することができない。そこ
で、従来の半導体装置において、引き出し導体膜の下に
ある容量絶縁膜の分離領域と接する境界部が破壊されや
すいことに着目し、図８の各データの見直しを行なっ
た。そのときの測定条件を表１に、結果を図１に示す。
【００３５】
【表１】 図１は、分離領域１１４と接する容量絶縁膜１１８の境
界部Ｒｃｒにおける引き出し導体膜１２２の幅（ｗ）の
総和（Ｌ）に対する接続孔１２８における電極パッド１
２４の露出面積の総和（Ｓ）の比（Ｓ／Ｌ）に対して、
容量絶縁膜１１８の破壊率をプロットした図である。こ
こで、上記Ｓ／Ｌの増減は、Ｌを定数（８μｍ）とし、
Ｓを増減することによって行なった。上記Ｓの増減は、
接続孔１２８の直径を従来通り（０．２８μｍ）とし、
接続孔１２８の数を増減したものと、接続孔１２８の直
径を従来よりも小さく（０．１８μｍ）し、接続孔１２
８の数を増減したものとの両方を行なった。なお、表１
に示した測定条件は、接続孔１２８の直径を従来通り
（０．２８μｍ）とし、接続孔１２８の数を増減した場
合の条件である。この結果、図１に示すように、Ｓ／Ｌ
の値が４以下であるときに容量絶縁膜１１８の破壊率が
ほぼゼロとなることがわかった。以下の実施形態１から
３は、この結果に基づいて実施したものである。
界部Ｒｃｒにおける引き出し導体膜１２２の幅（ｗ）の
総和（Ｌ）に対する接続孔１２８における電極パッド１
２４の露出面積の総和（Ｓ）の比（Ｓ／Ｌ）に対して、
容量絶縁膜１１８の破壊率をプロットした図である。こ
こで、上記Ｓ／Ｌの増減は、Ｌを定数（８μｍ）とし、
Ｓを増減することによって行なった。上記Ｓの増減は、
接続孔１２８の直径を従来通り（０．２８μｍ）とし、
接続孔１２８の数を増減したものと、接続孔１２８の直
径を従来よりも小さく（０．１８μｍ）し、接続孔１２
８の数を増減したものとの両方を行なった。なお、表１
に示した測定条件は、接続孔１２８の直径を従来通り
（０．２８μｍ）とし、接続孔１２８の数を増減した場
合の条件である。この結果、図１に示すように、Ｓ／Ｌ
の値が４以下であるときに容量絶縁膜１１８の破壊率が
ほぼゼロとなることがわかった。以下の実施形態１から
３は、この結果に基づいて実施したものである。
【００３６】以下、図面を参照しながら本発明による実
施形態を説明する。簡単のため、各実施形態に共通する
構成要素は、同一の参照符号で示す。
施形態を説明する。簡単のため、各実施形態に共通する
構成要素は、同一の参照符号で示す。
【００３７】（実施形態１）図２（ａ）は、本実施形態
のＭＯＳキャパシタである半導体装置１０を示す模式的
な上面図であり、図２（ｂ）は、図２（ａ）に示したII
−II線に沿った断面図である。
のＭＯＳキャパシタである半導体装置１０を示す模式的
な上面図であり、図２（ｂ）は、図２（ａ）に示したII
−II線に沿った断面図である。
【００３８】本実施形態の半導体装置１０は、図２
（ａ）および図２（ｂ）に示すように、シリコン基板１
２上に、活性領域１６が形成されており、活性領域１６
を囲むように分離領域１４が形成されている。活性領域
１６の上には、容量絶縁膜１８が形成されている。容量
絶縁膜１８の上には、四角形の上部電極２１が分離領域
１４と離間して設けられている。分離領域１４上には、
活性領域１６を囲むように四角形の環状の電極パッド２
４が設けられている。電極パッド２４の各辺と上部電極
２１の各辺とは、引き出し導体膜２２により互いに接続
されている。さらに基板上には、層間絶縁膜２６が形成
され、層間絶縁膜２６を貫通して電極パッド２４に到達
する接続孔２８が形成されている。
（ａ）および図２（ｂ）に示すように、シリコン基板１
２上に、活性領域１６が形成されており、活性領域１６
を囲むように分離領域１４が形成されている。活性領域
１６の上には、容量絶縁膜１８が形成されている。容量
絶縁膜１８の上には、四角形の上部電極２１が分離領域
１４と離間して設けられている。分離領域１４上には、
活性領域１６を囲むように四角形の環状の電極パッド２
４が設けられている。電極パッド２４の各辺と上部電極
２１の各辺とは、引き出し導体膜２２により互いに接続
されている。さらに基板上には、層間絶縁膜２６が形成
され、層間絶縁膜２６を貫通して電極パッド２４に到達
する接続孔２８が形成されている。
【００３９】本実施形態の半導体装置１０では、上記図
１の結果に基づいて、接続孔２８（直径０．２８μｍ）
の数を従来よりも少なくすることにより、Ｓ／Ｌの値を
４以下に調整してある。このことにより、分離領域１４
と接する容量絶縁膜１８の境界部Ｒｃｒにおける引き出
し導体膜２２の幅（ｗ）の総和（本実施形態では引き出
し導体膜２２の幅の総和に等しい：Ｌ）に対する接続孔
２８における電極パッド２４の露出面積の総和（Ｓ）の
比（Ｓ／Ｌ）を小さくしている。この結果、図１に示す
ように、Ｓ／Ｌの値が４以下とすることにより容量絶縁
膜１８の破壊率をほぼゼロとすることができる。
１の結果に基づいて、接続孔２８（直径０．２８μｍ）
の数を従来よりも少なくすることにより、Ｓ／Ｌの値を
４以下に調整してある。このことにより、分離領域１４
と接する容量絶縁膜１８の境界部Ｒｃｒにおける引き出
し導体膜２２の幅（ｗ）の総和（本実施形態では引き出
し導体膜２２の幅の総和に等しい：Ｌ）に対する接続孔
２８における電極パッド２４の露出面積の総和（Ｓ）の
比（Ｓ／Ｌ）を小さくしている。この結果、図１に示す
ように、Ｓ／Ｌの値が４以下とすることにより容量絶縁
膜１８の破壊率をほぼゼロとすることができる。
【００４０】次に、半導体装置１０の製造方法を説明す
る。
る。
【００４１】まず、シリコン基板１２を用意し、シリコ
ン基板１２の上部をエッチングすることによって浅い溝
を形成した後、酸化膜を埋め込むＳＴＩ（Ｓｈａｌｌｏ
ｗＴｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法を適用するこ
とによって分離領域１４を形成する。なお、従来のＬＯ
ＣＯＳ法を適用してもよい。
ン基板１２の上部をエッチングすることによって浅い溝
を形成した後、酸化膜を埋め込むＳＴＩ（Ｓｈａｌｌｏ
ｗＴｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法を適用するこ
とによって分離領域１４を形成する。なお、従来のＬＯ
ＣＯＳ法を適用してもよい。
【００４２】次に、シリコン基板１２の上部の分離領域
１４が形成されていない活性領域１６の上部を熱酸化す
ることにより容量絶縁膜１８を形成する。なお、容量絶
縁膜１８の形成にはＣＶＤ法を用いてもよい。
１４が形成されていない活性領域１６の上部を熱酸化す
ることにより容量絶縁膜１８を形成する。なお、容量絶
縁膜１８の形成にはＣＶＤ法を用いてもよい。
【００４３】次に、基板上にポリシリコン膜を堆積した
後、フォトリソグラフィおよびドライエッチングによっ
てポリシリコン膜をパターニングすることによって、上
部電極２１、引き出し導体膜２２、電極パッド２４を一
体成形する。なお、本実施形態では、ポリシリコン膜を
用いて上部電極２１、引き出し導体膜２２、電極パッド
２４を形成したが、導電性金属材料膜を用いてもよい。
後、フォトリソグラフィおよびドライエッチングによっ
てポリシリコン膜をパターニングすることによって、上
部電極２１、引き出し導体膜２２、電極パッド２４を一
体成形する。なお、本実施形態では、ポリシリコン膜を
用いて上部電極２１、引き出し導体膜２２、電極パッド
２４を形成したが、導電性金属材料膜を用いてもよい。
【００４４】次に、シリコン酸窒化膜を堆積して層間絶
縁膜２６を形成する。
縁膜２６を形成する。
【００４５】次に、フォトリソグラフィおよびプラズマ
エッチングを行なって、層間絶縁膜２６に電極パッド２
４に到達する接続孔２８を開口する。接続孔２８は、プ
ラズマエッチングによって、Ｓ／Ｌの値が４以下になる
ように形成される。
エッチングを行なって、層間絶縁膜２６に電極パッド２
４に到達する接続孔２８を開口する。接続孔２８は、プ
ラズマエッチングによって、Ｓ／Ｌの値が４以下になる
ように形成される。
【００４６】本実施形態では、シリコン酸窒化膜で形成
された容量絶縁膜１８を用いたが、シリコン酸化膜、シ
リコン窒化膜や他の高誘電率膜などで容量絶縁膜１８を
形成してもよい。ただし、これらの材料からなる容量絶
縁膜１８は、耐圧がシリコン酸化膜とは異なるので、容
量絶縁膜１８の材料によって、容量絶縁膜１８の破壊率
がほぼゼロとなるＳ／Ｌの値は変化し得る。しかしなが
ら、いずれの材料を用いた場合もＳ／Ｌの値が重要であ
ることに変わりはない。従って、容量絶縁膜１８の破壊
率がほぼゼロとなるか、または破壊率が実用上問題とな
らないほど小さくなるＳ／Ｌの値を測定し、その結果に
基づいて境界部Ｒｃｒにおける引き出し導体膜２２の幅
（ｗ）、接続孔２８の直径および数を調整すればよい。 （実施形態２）図３（ａ）は、本実施形態のＭＯＳキャ
パシタである半導体装置２０を示す模式的な上面図であ
り、図３（ｂ）は、図３（ａ）に示したＩＩ−ＩＩ線に
沿った断面図である。
された容量絶縁膜１８を用いたが、シリコン酸化膜、シ
リコン窒化膜や他の高誘電率膜などで容量絶縁膜１８を
形成してもよい。ただし、これらの材料からなる容量絶
縁膜１８は、耐圧がシリコン酸化膜とは異なるので、容
量絶縁膜１８の材料によって、容量絶縁膜１８の破壊率
がほぼゼロとなるＳ／Ｌの値は変化し得る。しかしなが
ら、いずれの材料を用いた場合もＳ／Ｌの値が重要であ
ることに変わりはない。従って、容量絶縁膜１８の破壊
率がほぼゼロとなるか、または破壊率が実用上問題とな
らないほど小さくなるＳ／Ｌの値を測定し、その結果に
基づいて境界部Ｒｃｒにおける引き出し導体膜２２の幅
（ｗ）、接続孔２８の直径および数を調整すればよい。 （実施形態２）図３（ａ）は、本実施形態のＭＯＳキャ
パシタである半導体装置２０を示す模式的な上面図であ
り、図３（ｂ）は、図３（ａ）に示したＩＩ−ＩＩ線に
沿った断面図である。
【００４７】本実施形態の半導体装置２０は、図３
（ａ）および図３（ｂ）に示すように、上記実施形態１
の半導体装置１０と同じ構造を有する。ただし、基板上
に形成された接続孔２８の直径が従来の半導体装置より
も小さく（０．１８μｍ）、接続孔２８の数が従来の半
導体装置と同じとなっている点で異なる。
（ａ）および図３（ｂ）に示すように、上記実施形態１
の半導体装置１０と同じ構造を有する。ただし、基板上
に形成された接続孔２８の直径が従来の半導体装置より
も小さく（０．１８μｍ）、接続孔２８の数が従来の半
導体装置と同じとなっている点で異なる。
【００４８】上記図１の結果に基づいて、本実施形態で
は、接続孔２８の直径を従来よりも小さくしている。こ
のことにより、本実施形態の半導体装置２０は、境界部
Ｒｃｒにおける引き出し導体膜２２の幅（ｗ）の総和
（Ｌ）に対する接続孔２８における電極パッド２４の露
出面積の総和（Ｓ）の比（Ｓ／Ｌ）の値を４以下にして
いる。この結果、図１に示すように、容量絶縁膜１８の
破壊率をほぼゼロとすることができる。
は、接続孔２８の直径を従来よりも小さくしている。こ
のことにより、本実施形態の半導体装置２０は、境界部
Ｒｃｒにおける引き出し導体膜２２の幅（ｗ）の総和
（Ｌ）に対する接続孔２８における電極パッド２４の露
出面積の総和（Ｓ）の比（Ｓ／Ｌ）の値を４以下にして
いる。この結果、図１に示すように、容量絶縁膜１８の
破壊率をほぼゼロとすることができる。
【００４９】本実施形態の半導体装置２０の製造方法
は、上記実施形態１と同じである。ただし、従来より
も、接続孔２８の直径を小さくする必要があり、フォト
リソグラフィの工程で、フォトマスクの接続孔２８に対
応する部分の直径を小さくすることにより接続孔２８の
直径を小さくする。
は、上記実施形態１と同じである。ただし、従来より
も、接続孔２８の直径を小さくする必要があり、フォト
リソグラフィの工程で、フォトマスクの接続孔２８に対
応する部分の直径を小さくすることにより接続孔２８の
直径を小さくする。
【００５０】本実施形態では、従来よりも、接続孔２８
の直径を小さくしたが、Ｓ／Ｌの値を小さくするために
は、接続孔２８における電極パッド２４の露出面積の総
和が小さくなっていればよい。従って、エッチングで接
続孔２８を先細り状に形成する方法などを用いることが
できる。この方法では、エッチング条件として、Ｃ
4Ｆ8、Ｃ5Ｆ8、Ｃ4Ｆ6、Ｃ2Ｆ4などのガスを用い、添加
ガスとしてＣＨ2Ｆ2、ＣＯ、Ｏ2、Ａｒ、ＣＯ2などを用
いる。このような条件では、エッチングの際に、接続孔
の側壁にポリマーが形成され、このポリマーの膜厚が厚
くなるので、接続孔を先細り状に形成できる。
の直径を小さくしたが、Ｓ／Ｌの値を小さくするために
は、接続孔２８における電極パッド２４の露出面積の総
和が小さくなっていればよい。従って、エッチングで接
続孔２８を先細り状に形成する方法などを用いることが
できる。この方法では、エッチング条件として、Ｃ
4Ｆ8、Ｃ5Ｆ8、Ｃ4Ｆ6、Ｃ2Ｆ4などのガスを用い、添加
ガスとしてＣＨ2Ｆ2、ＣＯ、Ｏ2、Ａｒ、ＣＯ2などを用
いる。このような条件では、エッチングの際に、接続孔
の側壁にポリマーが形成され、このポリマーの膜厚が厚
くなるので、接続孔を先細り状に形成できる。
【００５１】また、本実施形態では、シリコン酸窒化膜
で形成された容量絶縁膜１８を用いたが、上記実施形態
１と同様に、シリコン酸窒化膜で形成された容量絶縁膜
１８を用いたが、シリコン酸化膜、シリコン窒化膜や他
の高誘電率膜などで容量絶縁膜１８を形成してもよい。
さらに、容量絶縁膜１８の材料によって、容量絶縁膜１
８の破壊率がほぼゼロとなるＳ／Ｌの値は変化し得る
が、いずれの材料を用いた場合もＳ／Ｌの値が重要であ
ることに変わりはない。従って、容量絶縁膜１８の破壊
率がほぼゼロとなるか、または破壊率が実用上問題とな
らないほど小さくなるＳ／Ｌの値を測定し、その結果に
基づいて境界部Ｒｃｒにおける引き出し導体膜２２の幅
（ｗ）、接続孔２８の直径および数を調整すればよい。
で形成された容量絶縁膜１８を用いたが、上記実施形態
１と同様に、シリコン酸窒化膜で形成された容量絶縁膜
１８を用いたが、シリコン酸化膜、シリコン窒化膜や他
の高誘電率膜などで容量絶縁膜１８を形成してもよい。
さらに、容量絶縁膜１８の材料によって、容量絶縁膜１
８の破壊率がほぼゼロとなるＳ／Ｌの値は変化し得る
が、いずれの材料を用いた場合もＳ／Ｌの値が重要であ
ることに変わりはない。従って、容量絶縁膜１８の破壊
率がほぼゼロとなるか、または破壊率が実用上問題とな
らないほど小さくなるＳ／Ｌの値を測定し、その結果に
基づいて境界部Ｒｃｒにおける引き出し導体膜２２の幅
（ｗ）、接続孔２８の直径および数を調整すればよい。
【００５２】以上に述べたように、上記実施形態１で
は、接続孔の数を調整することによって、本実施形態２
では、接続孔において上記電極パッドが露出している面
積を調整することによって、Ｓ／Ｌの値をある値以下と
なるように開口した。すなわち、Ｓを小さくすることに
よって、Ｓ／Ｌの値をある値以下とした。しかしなが
ら、Ｌ（境界部における上記引き出し導体膜の幅の総
和）を大きくすることによって、Ｓ／Ｌの値をある値以
下としても一向に構わない。
は、接続孔の数を調整することによって、本実施形態２
では、接続孔において上記電極パッドが露出している面
積を調整することによって、Ｓ／Ｌの値をある値以下と
なるように開口した。すなわち、Ｓを小さくすることに
よって、Ｓ／Ｌの値をある値以下とした。しかしなが
ら、Ｌ（境界部における上記引き出し導体膜の幅の総
和）を大きくすることによって、Ｓ／Ｌの値をある値以
下としても一向に構わない。
【００５３】また、上記実施形態１および本実施形態２
からわかるように、Ｓ／Ｌの値をある値以下となる条件
に適合させることによって、容量絶縁膜の破壊を防止で
きる。従って、高アスペクト比の接続孔を多数形成する
ことが必要な場合にも、高アスペクト比を維持しつつ、
接続孔の直径および数をＳ／Ｌがある値以下となる条件
に適合するように調整するだけで、容量絶縁膜の破壊の
発生を抑制・防止することが容易となる。よって、Ｓ／
Ｌの値をある値以下となる条件に適合させることは、Ｍ
ＩＳキャパシタにおける接続孔の微細化対策として有効
である。
からわかるように、Ｓ／Ｌの値をある値以下となる条件
に適合させることによって、容量絶縁膜の破壊を防止で
きる。従って、高アスペクト比の接続孔を多数形成する
ことが必要な場合にも、高アスペクト比を維持しつつ、
接続孔の直径および数をＳ／Ｌがある値以下となる条件
に適合するように調整するだけで、容量絶縁膜の破壊の
発生を抑制・防止することが容易となる。よって、Ｓ／
Ｌの値をある値以下となる条件に適合させることは、Ｍ
ＩＳキャパシタにおける接続孔の微細化対策として有効
である。
【００５４】上記実施形態１および本実施形態２では、
境界部Ｒｃｒにおける引き出し導体膜２２の幅（ｗ）の
総和（Ｌ）を８μｍとしており、Ｌは８μｍ以上である
ことが、境界部Ｒｃｒにおける電界を緩和することがで
きるので好ましい。また、接続孔２８の数が、実施形態
１では１５８個、実施形態２では２６０個であり、５２
２個以下であること、あるいは、接続孔２８において電
極パッド２４が露出している面積が、実施形態１では
９．７μｍ2、実施形態２では１６μｍ2であり、３２μ
ｍ2以下であることが、電極パッドに蓄積する電荷の量
を低減することができるので好ましい。 （実施形態３）図４は、本実施形態のＭＯＳキャパシタ
である半導体装置３０を示す模式的な断面図である。
境界部Ｒｃｒにおける引き出し導体膜２２の幅（ｗ）の
総和（Ｌ）を８μｍとしており、Ｌは８μｍ以上である
ことが、境界部Ｒｃｒにおける電界を緩和することがで
きるので好ましい。また、接続孔２８の数が、実施形態
１では１５８個、実施形態２では２６０個であり、５２
２個以下であること、あるいは、接続孔２８において電
極パッド２４が露出している面積が、実施形態１では
９．７μｍ2、実施形態２では１６μｍ2であり、３２μ
ｍ2以下であることが、電極パッドに蓄積する電荷の量
を低減することができるので好ましい。 （実施形態３）図４は、本実施形態のＭＯＳキャパシタ
である半導体装置３０を示す模式的な断面図である。
【００５５】本実施形態の半導体装置３０は、上記実施
形態１の半導体装置１０と同じ構造を有する。ただし、
図２（ａ）に示したII−II線に沿った断面が、図４に示
される構造となっており、引き出し導体膜２２の下の分
離領域１４と接する容量絶縁膜１８の境界部Ｒｃｒの膜
厚が大きくなっている点で異なる。これは、従来の半導
体装置では容量絶縁膜の破壊が分離領域と接する境界部
における電界の集中にあることに着目し、分離領域１４
と接する容量絶縁膜１８の境界部Ｒｃｒの耐圧を高める
ために膜厚を大きく形成している。
形態１の半導体装置１０と同じ構造を有する。ただし、
図２（ａ）に示したII−II線に沿った断面が、図４に示
される構造となっており、引き出し導体膜２２の下の分
離領域１４と接する容量絶縁膜１８の境界部Ｒｃｒの膜
厚が大きくなっている点で異なる。これは、従来の半導
体装置では容量絶縁膜の破壊が分離領域と接する境界部
における電界の集中にあることに着目し、分離領域１４
と接する容量絶縁膜１８の境界部Ｒｃｒの耐圧を高める
ために膜厚を大きく形成している。
【００５６】本実施形態の半導体装置３０の製造方法
は、上記実施形態１と同じである。ただし、分離領域１
４を形成する工程の後で、分離領域１４と接する活性領
域１６の境界部に高濃度のホウ素をイオン注入法により
ドーズ量１×１０20atoms・cm- 2で導入し、高濃度ホウ
素領域２９を形成する。なお、接続孔２８における電極
パッド２４の露出面積の総和を従来と同じにしてもよ
い。
は、上記実施形態１と同じである。ただし、分離領域１
４を形成する工程の後で、分離領域１４と接する活性領
域１６の境界部に高濃度のホウ素をイオン注入法により
ドーズ量１×１０20atoms・cm- 2で導入し、高濃度ホウ
素領域２９を形成する。なお、接続孔２８における電極
パッド２４の露出面積の総和を従来と同じにしてもよ
い。
【００５７】高濃度ホウ素領域２９のように、増殖拡散
機能を有するホウ素を含む領域の上ではシリコンの酸化
速度が速くなる。このため、活性領域１６上に容量絶縁
膜１８を形成する際に、分離領域１４と接する容量絶縁
膜１８の境界部Ｒｃｒの膜厚が厚くなる。つまり、１つ
の工程で、膜厚の異なる容量絶縁膜１８を形成すること
ができる。このようにして、分離領域１４と接する容量
絶縁膜１８の境界部Ｒｃｒの耐圧を高めることができ
る。例えば、本実施形態の場合、活性領域上の容量絶縁
膜１８の厚さは４ｎｍであるが、分離領域１４と接する
容量絶縁膜１８の境界部Ｒｃｒの厚さは８ｎｍである。
このため、分離領域１４と接する容量絶縁膜１８の境界
部Ｒｃｒの耐圧は、活性領域１６上の容量絶縁膜１８の
およそ倍になり、Ｓ／Ｌの値が８程度になるまで容量絶
縁膜１８の破壊が発生しなかった。このことから、本実
施形態によれば、境界部Ｒｃｒにおける引き出し導体膜
２２の幅（ｗ）の総和（Ｌ）に対して接続孔２８におけ
る電極パッド２４の露出面積の総和（Ｓ）の比を大きく
することができることがわかる。 （実施形態４）図５（ａ）は、本実施形態のＭＯＳキャ
パシタである半導体装置４０を示す模式的な上面図であ
り、図５（ｂ）は、図５（ａ）に示したＶ−Ｖ線に沿っ
た断面図である。
機能を有するホウ素を含む領域の上ではシリコンの酸化
速度が速くなる。このため、活性領域１６上に容量絶縁
膜１８を形成する際に、分離領域１４と接する容量絶縁
膜１８の境界部Ｒｃｒの膜厚が厚くなる。つまり、１つ
の工程で、膜厚の異なる容量絶縁膜１８を形成すること
ができる。このようにして、分離領域１４と接する容量
絶縁膜１８の境界部Ｒｃｒの耐圧を高めることができ
る。例えば、本実施形態の場合、活性領域上の容量絶縁
膜１８の厚さは４ｎｍであるが、分離領域１４と接する
容量絶縁膜１８の境界部Ｒｃｒの厚さは８ｎｍである。
このため、分離領域１４と接する容量絶縁膜１８の境界
部Ｒｃｒの耐圧は、活性領域１６上の容量絶縁膜１８の
およそ倍になり、Ｓ／Ｌの値が８程度になるまで容量絶
縁膜１８の破壊が発生しなかった。このことから、本実
施形態によれば、境界部Ｒｃｒにおける引き出し導体膜
２２の幅（ｗ）の総和（Ｌ）に対して接続孔２８におけ
る電極パッド２４の露出面積の総和（Ｓ）の比を大きく
することができることがわかる。 （実施形態４）図５（ａ）は、本実施形態のＭＯＳキャ
パシタである半導体装置４０を示す模式的な上面図であ
り、図５（ｂ）は、図５（ａ）に示したＶ−Ｖ線に沿っ
た断面図である。
【００５８】本実施形態の半導体装置４０は、図５
（ａ）および図５（ｂ）に示すように、シリコン基板４
２上に、分離領域４４を備え、分離領域４４の間のシリ
コン基板４２の上部に活性領域４６が形成されている。
さらに、分離領域４４の外側のシリコン基板４２の上部
に分離領域４４を囲むように活性領域４７が形成されて
おり、さらにその外側のシリコン基板４２の上部に活性
領域４７を囲むように分離領域４５が形成されている。
活性領域４６の上には容量絶縁膜４８が形成され、活性
領域４７の上には容量絶縁膜４９が形成されている。容
量絶縁膜４８の上には、上部電極５１が分離領域４４と
離間して設けられている。分離領域４４上には、活性領
域４６を囲むように四角形の環状の電極パッド５４が設
けられている。電極パッド４４の各辺と上部電極５１の
各辺とは、引き出し導体膜５２により互いに接続されて
いる。さらに基板上には、層間絶縁膜５６が形成され、
層間絶縁膜５６を貫通して電極パッド５４に到達する接
続孔５８と、層間絶縁膜５６および容量絶縁膜４９を貫
通して活性領域４７に到達する接続孔５９とが形成され
ている。
（ａ）および図５（ｂ）に示すように、シリコン基板４
２上に、分離領域４４を備え、分離領域４４の間のシリ
コン基板４２の上部に活性領域４６が形成されている。
さらに、分離領域４４の外側のシリコン基板４２の上部
に分離領域４４を囲むように活性領域４７が形成されて
おり、さらにその外側のシリコン基板４２の上部に活性
領域４７を囲むように分離領域４５が形成されている。
活性領域４６の上には容量絶縁膜４８が形成され、活性
領域４７の上には容量絶縁膜４９が形成されている。容
量絶縁膜４８の上には、上部電極５１が分離領域４４と
離間して設けられている。分離領域４４上には、活性領
域４６を囲むように四角形の環状の電極パッド５４が設
けられている。電極パッド４４の各辺と上部電極５１の
各辺とは、引き出し導体膜５２により互いに接続されて
いる。さらに基板上には、層間絶縁膜５６が形成され、
層間絶縁膜５６を貫通して電極パッド５４に到達する接
続孔５８と、層間絶縁膜５６および容量絶縁膜４９を貫
通して活性領域４７に到達する接続孔５９とが形成され
ている。
【００５９】本実施形態では、層間絶縁膜５６を貫通し
て電極パッド５４に到達する接続孔５８と、層間絶縁膜
５６および容量絶縁膜４９を貫通して活性領域４７に到
達する接続孔５９を同時に開口する。このとき、接続孔
５８を開口するプラズマエッチングによって、電極パッ
ド５４、引き出し導体膜５２および上部電極５１は正に
帯電するが、容量絶縁膜４８を挟んで対向するシリコン
基板４２が対向電極となる。一方、接続孔５９を開口す
るプラズマエッチングによって、シリコン基板４２も電
極パッド５４、引き出し導体膜５２および上部電極５１
と同様の機構で正に帯電する。この結果、電極パッド５
４、引き出し導体膜５２および上部電極５１とシリコン
基板４２との電位差が小さくなる。引き出し導体膜５２
とシリコン基板４２との電位差が小さければ、引き出し
導体膜５２の下の分離領域４４と接する容量絶縁膜４８
の境界部Ｒｃｒにおける電界は小さくなり、破壊が抑制
・防止される。特に、引き出し導体膜５２とシリコン基
板４２との電位差がゼロであることが最も好ましい。
て電極パッド５４に到達する接続孔５８と、層間絶縁膜
５６および容量絶縁膜４９を貫通して活性領域４７に到
達する接続孔５９を同時に開口する。このとき、接続孔
５８を開口するプラズマエッチングによって、電極パッ
ド５４、引き出し導体膜５２および上部電極５１は正に
帯電するが、容量絶縁膜４８を挟んで対向するシリコン
基板４２が対向電極となる。一方、接続孔５９を開口す
るプラズマエッチングによって、シリコン基板４２も電
極パッド５４、引き出し導体膜５２および上部電極５１
と同様の機構で正に帯電する。この結果、電極パッド５
４、引き出し導体膜５２および上部電極５１とシリコン
基板４２との電位差が小さくなる。引き出し導体膜５２
とシリコン基板４２との電位差が小さければ、引き出し
導体膜５２の下の分離領域４４と接する容量絶縁膜４８
の境界部Ｒｃｒにおける電界は小さくなり、破壊が抑制
・防止される。特に、引き出し導体膜５２とシリコン基
板４２との電位差がゼロであることが最も好ましい。
【００６０】ここで、引き出し導体膜５２とシリコン基
板４２との電位差をゼロにするためには、引き出し導体
膜５２およびシリコン基板４２の帯電量を等しくする必
要がある。しかしながら、電極パッド５４の上の層間絶
縁膜５６の膜厚は、活性領域４７の上の層間絶縁膜５６
の膜厚よりも薄くなるので、接続孔５８および５９を同
じ直径とした場合、活性領域４７の帯電量、すなわちシ
リコン基板４２の帯電量の方が大きくなる。これを防止
するためには、接続孔の内部に電子が入って電気的に中
和しやすくなるように接続孔５９の直径を大きくするこ
とが有効である。さらに、接続孔５９のアスペクト比を
接続孔５８と等しくすることが好ましい。このことによ
って、接続孔５８における電極パッド５４の帯電量と接
続孔５９における活性領域４７の帯電量が等しくなり、
引き出し導体膜と半導体基板との電位差をほぼゼロにす
ることができる。
板４２との電位差をゼロにするためには、引き出し導体
膜５２およびシリコン基板４２の帯電量を等しくする必
要がある。しかしながら、電極パッド５４の上の層間絶
縁膜５６の膜厚は、活性領域４７の上の層間絶縁膜５６
の膜厚よりも薄くなるので、接続孔５８および５９を同
じ直径とした場合、活性領域４７の帯電量、すなわちシ
リコン基板４２の帯電量の方が大きくなる。これを防止
するためには、接続孔の内部に電子が入って電気的に中
和しやすくなるように接続孔５９の直径を大きくするこ
とが有効である。さらに、接続孔５９のアスペクト比を
接続孔５８と等しくすることが好ましい。このことによ
って、接続孔５８における電極パッド５４の帯電量と接
続孔５９における活性領域４７の帯電量が等しくなり、
引き出し導体膜と半導体基板との電位差をほぼゼロにす
ることができる。
【００６１】本実施形態では、接続孔５８および接続孔
５９はほぼ円筒形に形成されており、接続孔５８の直径
が０．２８μｍ、電極パッド５４の上の層間絶縁膜５６
の膜厚０．６μｍ、アスペクト比が２．１４であり、活
性領域４７の上の層間絶縁膜５６の膜厚０．８μｍであ
るので、接続孔５９の直径を０．３７μｍと調整してい
る。
５９はほぼ円筒形に形成されており、接続孔５８の直径
が０．２８μｍ、電極パッド５４の上の層間絶縁膜５６
の膜厚０．６μｍ、アスペクト比が２．１４であり、活
性領域４７の上の層間絶縁膜５６の膜厚０．８μｍであ
るので、接続孔５９の直径を０．３７μｍと調整してい
る。
【００６２】また、シリコン基板４２の帯電量が大きく
なることを防止するために、接続孔５９の数を調整する
ことによって正イオンに曝される活性領域４７の面積を
少なくするのも有効である。例えば、接続孔５９におけ
る活性領域４７の露出面積の総和が、接続孔５８におけ
る電極パッド５４の露出面積の総和の５７％となるよう
に接続孔５９の数を調整してもよい。
なることを防止するために、接続孔５９の数を調整する
ことによって正イオンに曝される活性領域４７の面積を
少なくするのも有効である。例えば、接続孔５９におけ
る活性領域４７の露出面積の総和が、接続孔５８におけ
る電極パッド５４の露出面積の総和の５７％となるよう
に接続孔５９の数を調整してもよい。
【００６３】次に、半導体装置４０の製造方法を説明す
る。
る。
【００６４】まず、シリコン基板４２を用意し、シリコ
ン基板４２の上部をエッチングすることによって浅い溝
を形成した後、酸化膜を埋め込むＳＴＩ法を適用するこ
とによって分離領域４４および４５を形成する。なお、
従来のＬＯＣＯＳ法を適用してもよい。
ン基板４２の上部をエッチングすることによって浅い溝
を形成した後、酸化膜を埋め込むＳＴＩ法を適用するこ
とによって分離領域４４および４５を形成する。なお、
従来のＬＯＣＯＳ法を適用してもよい。
【００６５】次に、シリコン基板４２の上部の分離領域
４４および４５が形成されていない活性領域４６および
４７の上部を熱酸化することにより容量絶縁膜４８およ
び４９を形成する。なお、ＣＶＤ法を用いてもよい。
４４および４５が形成されていない活性領域４６および
４７の上部を熱酸化することにより容量絶縁膜４８およ
び４９を形成する。なお、ＣＶＤ法を用いてもよい。
【００６６】次に、容量絶縁膜４８の上から分離領域４
４の上を覆うようにポリシリコン膜を堆積した後、フォ
トリソグラフィおよびドライエッチングによってポリシ
リコン膜をパターニングすることによって、上部電極５
１、引き出し導体膜５２、電極パッド５４を一体成形す
る。
４の上を覆うようにポリシリコン膜を堆積した後、フォ
トリソグラフィおよびドライエッチングによってポリシ
リコン膜をパターニングすることによって、上部電極５
１、引き出し導体膜５２、電極パッド５４を一体成形す
る。
【００６７】次に、シリコン酸窒化膜を堆積して層間絶
縁膜５６を形成する。
縁膜５６を形成する。
【００６８】次に、フォトリソグラフィおよびプラズマ
エッチングを行なって、層間絶縁膜５６に電極パッド２
４に到達する接続孔２８と、層間絶縁膜５６および容量
絶縁膜４９を貫通して活性領域４７に到達する接続孔５
９とを開口する。
エッチングを行なって、層間絶縁膜５６に電極パッド２
４に到達する接続孔２８と、層間絶縁膜５６および容量
絶縁膜４９を貫通して活性領域４７に到達する接続孔５
９とを開口する。
【００６９】
【発明の効果】本発明によれば、プラズマエッチングに
よって層間絶縁膜を貫通して電極パッドに到達する接続
孔を形成する際の容量絶縁膜の破壊が抑制・防止された
ＭＩＳキャパシタである半導体装置が得られる。
よって層間絶縁膜を貫通して電極パッドに到達する接続
孔を形成する際の容量絶縁膜の破壊が抑制・防止された
ＭＩＳキャパシタである半導体装置が得られる。
【図１】分離領域と接する容量絶縁膜の境界部における
引き出し導体膜の幅（ｗ）の総和（Ｌ）に対する接続孔
における電極パッドの露出面積の総和（Ｓ）の比（Ｓ／
Ｌ）と、容量絶縁膜の破壊率との関係を表すグラフであ
る。
引き出し導体膜の幅（ｗ）の総和（Ｌ）に対する接続孔
における電極パッドの露出面積の総和（Ｓ）の比（Ｓ／
Ｌ）と、容量絶縁膜の破壊率との関係を表すグラフであ
る。
【図２】図２（ａ）は、本実施形態の半導体装置１０を
示す模式的な上面図であり、図２（ｂ）は、図２（ａ）
に示したII−II線に沿った断面図である。
示す模式的な上面図であり、図２（ｂ）は、図２（ａ）
に示したII−II線に沿った断面図である。
【図３】図３（ａ）は、本実施形態の半導体装置２０を
示す模式的な上面図であり、図３（ｂ）は、図３（ａ）
に示したIII−III線に沿った断面図である。
示す模式的な上面図であり、図３（ｂ）は、図３（ａ）
に示したIII−III線に沿った断面図である。
【図４】本実施形態の半導体装置３０を示す模式的な断
面図である。
面図である。
【図５】図５（ａ）は、本実施形態のＭＯＳキャパシタ
である半導体装置４０を示す模式的な上面図であり、図
５（ｂ）は、図５（ａ）に示したＶ−Ｖ線に沿った断面
図である。
である半導体装置４０を示す模式的な上面図であり、図
５（ｂ）は、図５（ａ）に示したＶ−Ｖ線に沿った断面
図である。
【図６】図６（ａ）は、従来の半導体装置１００を示す
模式的な上面図であり、図６（ｂ）は、図６（ａ）に示
したＶＩ−ＶＩ線に沿った断面図である。
模式的な上面図であり、図６（ｂ）は、図６（ａ）に示
したＶＩ−ＶＩ線に沿った断面図である。
【図７】容量絶縁膜の破壊が生じるメカニズムを説明す
る図である。
る図である。
【図８】上部電極面積および接続孔における電極パッド
の露出面積の総和と、ＭＯＳキャパシタの容量絶縁膜の
破壊率との関係を表すグラフである。
の露出面積の総和と、ＭＯＳキャパシタの容量絶縁膜の
破壊率との関係を表すグラフである。
１０、２０、３０、４０、１００ 半導体装置 １２、４２、１１２ シリコン基板 １４、４４、４５、１１４ 分離領域 １６、４６、４７、１１６ 活性領域 １８、４８、４９、１１８ 容量絶縁膜 ２１、５１、１２１ 上部電極 ２２、５２、１２２ 引き出し導体膜 ２４、５４、１２４ 電極パッド ２６、５６、１２６ 層間絶縁膜 ２８、５８、５９、１２８ 接続孔 ２９ 高濃度ホウ素領域
Claims (15)
- 【請求項１】 活性領域と、上記活性領域を囲むように
設けられた分離領域とを有する半導体基板と、 上記活性領域の上に設けられ、上記分離領域と接する境
界部を有する容量絶縁膜と、 上記容量絶縁膜上に上記分離領域と離間して設けられた
上部電極と、 上記分離領域上に設けられた電極パッドと、 上記容量絶縁膜の一部および上記分離領域の一部の上に
亘って設けられ、上記上部電極と上記電極パッドとを接
続する引き出し導体膜と、 基板上に設けられた層間絶縁膜とを備え、 上記層間絶縁膜を貫通して上記電極パッドに到達する接
続孔が設けられており、 上記境界部における上記引き出し導体膜の幅の総和に対
する上記接続孔における上記電極パッドの露出面積の総
和の比がある値以下となっている半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、 上記値が４であることを特徴とする半導体装置。
- 【請求項３】 活性領域と、上記活性領域を囲むように
形成された分離領域とを有する半導体基板と、 上記活性領域の上に形成され、上記分離領域と接する境
界部を有する容量絶縁膜と、 上記容量絶縁膜上に上記分離領域と離間して設けられた
上部電極と、 上記分離領域上に形成された電極パッドと、 上記容量絶縁膜の一部および上記分離領域の一部の上に
亘って設けられ、上記上部電極と上記電極パッドとを接
続する引き出し導体膜と、 基板上に設けられた層間絶縁膜とを備え、 上記層間絶縁膜を貫通して上記電極パッドに到達する接
続孔が設けられており、 上記容量絶縁膜が上記境界部において、他の部分よりも
厚くなっている半導体装置。 - 【請求項４】 第１活性領域と、上記第１活性領域を囲
むように形成された分離領域と、上記第１活性領域と上
記分離領域を挟んで設けられた第２活性領域とを有する
半導体基板と、 上記第１活性領域の上に形成され、上記分離領域と接す
る境界部を有する第１容量絶縁膜と、 上記第２活性領域の上に形成された第２容量絶縁膜と、 上記第１容量絶縁膜上に上記分離領域と離間して設けら
れた上部電極と、 上記分離領域上に形成された電極パッドと、 上記第１容量絶縁膜の一部および上記分離領域の一部の
上に亘って設けられ、上記上部電極と上記電極パッドと
を接続する引き出し導体膜と、 基板上に設けられた層間絶縁膜とを備え、 上記層間絶縁膜を貫通して上記電極パッドに到達する第
１接続孔と、上記層間絶縁膜および上記第２容量絶縁膜
を貫通して上記第２活性領域に到達する第２接続孔とが
設けられている半導体装置。 - 【請求項５】 請求項４に記載の半導体装置において、 上記第２接続孔の直径が上記第１接続孔の直径よりも大
きいことを特徴とする半導体装置。 - 【請求項６】 請求項５の半導体装置において、 上記第１接続孔のアスペクト比と上記第２接続孔のアス
ペクト比とが等しいことを特徴とする半導体装置。 - 【請求項７】 上部に活性領域を有する半導体基板を用
意する工程（ａ）と、 上記活性領域を囲むように上記半導体基板の上部に分離
領域を形成する工程（ｂ）と、 上記活性領域の上に、上記分離領域と接する境界部を有
する容量絶縁膜を形成する工程（ｃ）と、 上記容量絶縁膜上に上記分離領域と離間して設けられた
上部電極と、上記分離領域上に形成された電極パッド
と、上記容量絶縁膜の一部および上記分離領域の一部の
上に亘って上記上部電極と上記電極パッドとを接続する
引き出し導体膜とを形成する工程（ｄ）と、 基板上に層間絶縁膜を形成する工程（ｅ）と、 プラズマエッチングにより、上記層間絶縁膜を貫通して
上記電極パッドに到達する接続孔を、上記境界部におけ
る上記引き出し導体膜の幅の総和に対する上記接続孔に
おける上記電極パッドの露出面積の総和の比がある値以
下となるように開口する工程（ｆ）と、 を含む半導体装置の製造方法。 - 【請求項８】 請求項７に記載の半導体装置において、 上記工程（ｆ）では、上記接続孔の数を調整することに
よって上記比がある値以下となるように開口することを
特徴とする半導体装置の製造方法。 - 【請求項９】 請求項７に記載の半導体装置において、 上記工程（ｆ）では、上記接続孔において上記電極パッ
ドが露出している面積を調整することによって上記比が
ある値以下となるように開口することを特徴とする半導
体装置の製造方法。 - 【請求項１０】 請求項７に記載の半導体装置におい
て、 上記工程（ｆ）では、上記境界部における上記引き出し
導体膜の幅の総和を調整することによって上記比がある
値以下となるように開口することを特徴とする半導体装
置の製造方法。 - 【請求項１１】 請求項７に記載の半導体装置におい
て、 上記工程（ｆ）では、上記比がある値以下となる条件に
適合させながら、上記接続孔のアスペクト比を調整する
ことによって開口することを特徴とする半導体装置の製
造方法。 - 【請求項１２】 活性領域を有する半導体基板を用意す
る工程（ａ）と、 上記半導体基板の上部に分離領域を形成する工程（ｂ）
と、 上記分離領域との境界部の上記活性領域に増殖拡散機能
を有する不純物を導入する工程（ｃ）と、 上記活性領域の上部を酸化することにより、上記分離領
域と接する境界部を有する容量絶縁膜を形成する工程
（ｄ）と、 上記容量絶縁膜上に上記分離領域と離間して設けられた
上部電極と、上記分離領域上に形成された電極パッド
と、上記容量絶縁膜の一部および上記分離領域の一部の
上に亘って上記上部電極と上記電極パッドとを接続する
引き出し導体膜とを形成する工程（ｅ）と、 基板上に層間絶縁膜を形成する工程（ｆ）と、 プラズマエッチングにより、上記層間絶縁膜を貫通して
上記電極パッドに到達する接続孔を開口する工程（ｇ）
と、 を含む半導体装置の製造方法。 - 【請求項１３】 活性領域を有する半導体基板を用意す
る工程（ａ）と、 上記半導体基板の上部に分離領域を形成し、上記活性領
域を第１活性領域と第２活性領域とに分離する工程
（ｂ）と、 上記第１活性領域の上に、上記分離領域と接する境界部
を有する第１容量絶縁膜を形成し、上記第２活性領域の
上に第２容量絶縁膜を形成する工程（ｃ）と、 上記第１容量絶縁膜上に上記分離領域と離間して設けら
れた上部電極と、上記分離領域上に形成された電極パッ
ドと、上記第１容量絶縁膜の一部および上記分離領域の
一部の上に亘って設けられ、上記上部電極と上記電極パ
ッドとを接続する引き出し導体膜とを形成する工程
（ｄ）と、 基板上に層間絶縁膜を形成する工程（ｅ）と、 プラズマエッチングにより、上記層間絶縁膜を貫通して
上記電極パッドに到達する第１接続孔と、層間絶縁膜お
よび上記第２容量絶縁膜を貫通して第２活性領域に到達
する第２接続孔とを形成する工程（ｆ）と、 を含む半導体装置の製造方法。 - 【請求項１４】 請求項１３に記載の半導体装置の製造
方法において、 上記工程（ｆ）では、上記第２接続孔を上記第１接続孔
の直径よりも大きくなるように形成することを特徴とす
る半導体装置の製造方法。 - 【請求項１５】 請求項１４に記載の半導体装置の製造
方法において、 上記工程（ｆ）では、上記第１接続孔と上記第２接続孔
とをアスペクト比が等しくなるように形成することを特
徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000290119A JP4605878B2 (ja) | 2000-09-25 | 2000-09-25 | 半導体装置およびその製造方法 |
| US09/960,575 US6881998B2 (en) | 2000-09-25 | 2001-09-24 | Semiconductor device and method for producing the same |
| US11/074,693 US7122877B2 (en) | 2000-09-25 | 2005-03-09 | Semiconductor device and method for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000290119A JP4605878B2 (ja) | 2000-09-25 | 2000-09-25 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002100736A true JP2002100736A (ja) | 2002-04-05 |
| JP4605878B2 JP4605878B2 (ja) | 2011-01-05 |
Family
ID=18773398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000290119A Expired - Fee Related JP4605878B2 (ja) | 2000-09-25 | 2000-09-25 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6881998B2 (ja) |
| JP (1) | JP4605878B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100683388B1 (ko) | 2005-12-29 | 2007-02-15 | 동부일렉트로닉스 주식회사 | 반도체 소자의 패드 형성 방법 및 이를 포함하는 반도체소자 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100440449C (zh) * | 2002-06-27 | 2008-12-03 | 东京毅力科创株式会社 | 等离子体处理方法 |
| US7473377B2 (en) * | 2002-06-27 | 2009-01-06 | Tokyo Electron Limited | Plasma processing method |
| US7178126B2 (en) * | 2004-01-21 | 2007-02-13 | Oki Electric Industry Co., Ltd. | Method of protecting a semiconductor integrated circuit from plasma damage |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03139874A (ja) * | 1989-10-25 | 1991-06-14 | Fujitsu Ltd | 半導体装置 |
| JPH07235541A (ja) * | 1994-02-22 | 1995-09-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH08130258A (ja) * | 1994-10-31 | 1996-05-21 | Sony Corp | 半導体不揮発性メモリ素子 |
| JPH0974200A (ja) * | 1995-07-04 | 1997-03-18 | Matsushita Electric Ind Co Ltd | Ｍｉｓ半導体装置及びその製造方法 |
| JPH11111710A (ja) * | 1997-10-01 | 1999-04-23 | Nec Corp | 半導体装置およびその製造方法 |
| JP2000082809A (ja) * | 1998-09-07 | 2000-03-21 | Nec Corp | Ｍｏｓトランジスタを備えた半導体装置及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334119A (ja) * | 1993-02-17 | 1994-12-02 | Seiko Instr Inc | 昇圧用半導体集積回路及びその半導体集積回路を用いた電子機器 |
| US6084271A (en) * | 1998-11-06 | 2000-07-04 | Advanced Micro Devices, Inc. | Transistor with local insulator structure |
-
2000
- 2000-09-25 JP JP2000290119A patent/JP4605878B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-24 US US09/960,575 patent/US6881998B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03139874A (ja) * | 1989-10-25 | 1991-06-14 | Fujitsu Ltd | 半導体装置 |
| JPH07235541A (ja) * | 1994-02-22 | 1995-09-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH08130258A (ja) * | 1994-10-31 | 1996-05-21 | Sony Corp | 半導体不揮発性メモリ素子 |
| JPH0974200A (ja) * | 1995-07-04 | 1997-03-18 | Matsushita Electric Ind Co Ltd | Ｍｉｓ半導体装置及びその製造方法 |
| JPH11111710A (ja) * | 1997-10-01 | 1999-04-23 | Nec Corp | 半導体装置およびその製造方法 |
| JP2000082809A (ja) * | 1998-09-07 | 2000-03-21 | Nec Corp | Ｍｏｓトランジスタを備えた半導体装置及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100683388B1 (ko) | 2005-12-29 | 2007-02-15 | 동부일렉트로닉스 주식회사 | 반도체 소자의 패드 형성 방법 및 이를 포함하는 반도체소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4605878B2 (ja) | 2011-01-05 |
| US20020058390A1 (en) | 2002-05-16 |
| US6881998B2 (en) | 2005-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5700729A (en) | Masked-gate MOS S/D implantation | |
| US6008095A (en) | Process for formation of isolation trenches with high-K gate dielectrics | |
| US5473184A (en) | Semiconductor device and method for fabricating same | |
| US5393691A (en) | Fabrication of w-polycide-to-poly capacitors with high linearity | |
| US5338701A (en) | Method for fabrication of w-polycide-to-poly capacitors with high linearity | |
| JPS63314868A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPH033388B2 (ja) | ||
| JP2005260163A (ja) | 容量素子及びその製造方法並びに半導体装置及びその製造方法 | |
| US20050062129A1 (en) | Semiconductor device and method for manufacturing the same | |
| US6791156B2 (en) | Semiconductor device and method for manufacturing it | |
| JP4605878B2 (ja) | 半導体装置およびその製造方法 | |
| US5079609A (en) | Semiconductor device having dielectric breakdown protection element and method of fabricating same | |
| US5571753A (en) | Method for forming a wiring conductor in semiconductor device | |
| EP1098358B1 (en) | Method for making field effect devices and capacitors with thin film dielectrics and resulting devices | |
| JP2002170941A (ja) | 半導体装置及びその製造方法 | |
| US7122877B2 (en) | Semiconductor device and method for producing the same | |
| US6476436B1 (en) | Semiconductor device and method for manufacturing the same | |
| US4713357A (en) | Method of making a capacitor with reduced dielectric breakdown | |
| US6649457B2 (en) | Method for SOI device isolation | |
| JP3201300B2 (ja) | 半導体装置の製造方法 | |
| JPH02143461A (ja) | 半導体装置の製造方法 | |
| JPH0669522A (ja) | 半導体容量装置とその形成方法 | |
| JPH11307760A (ja) | 半導体装置及びその製造方法 | |
| JPH04255265A (ja) | 半導体装置の製造方法 | |
| TW504838B (en) | Method of making a capacitor having improved capacitance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100525 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101005 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |