JPH0358413A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は半導体基板表面に対するイオン注入工程を有す
る半導体装置の製造方法に関する。

〔従来の技術コ 従来、半導体装置の製造方法においては、イオン注入工
程にて半導体基板に過剰の正電荷が帯電してしまうこと
がある。このため、この正電荷に誘発されて基板上に形
成された回路素子中の絶縁膜に静電破壊及び劣化が生じ
ることを防止するために、以下に示すよろな方法によっ
て半導体基板の過剰帯電を防止している。

先ず、半導体基板表面へのイオン注入と共に、電子も半
導体基板表面に照射する方法がある。この方法において
は、正電荷を電子により中和して半導体基板の帯電を防
止している。

また、絶縁膜上に薄い導電層を形成する方法又は絶縁膜
自体に導電性を持たせる方法がある。これらの方法にお
いては、この導電層又は導電性の絶縁膜を通じて基板に
帯電した電荷を除去している。

また、この他にはシリコン基板表面の一部を露出させる
方法がある。

［発明が解決しようとする課題コ しかしながら、上述した従来の半導体基板の帯電を防止
する方法には次のような欠点がある。

先ず、イオン注入時に電子照射を行なろ方法においては
、従来から使用されているイオン注入装置を大幅に改造
する必要がある。また、過剰に電子をｊ（（１射すると
、逆に半導体基板が負電荷に帯電してしまうという間題
点がある。

また、絶縁膜上に薄い導電層を形成する方法においては
、この導電層として絶縁膜上に金属又は導電性高分子膜
を形成するため、半導体素子の微細化に伴いパターンの
形成精度が悪くなるという問題点がある。

更に、絶縁膜自体に導電性を持たせる方法においては、
絶縁膜本来の絶縁特性を劣化させてしまうという問題点
がある。

更にまた、シリコン基板表面の一部を露出させる方法に
おいては、パターン形成工程を追加する必要があると共
に、基板中に不純物が拡散して半導体特性が劣化すると
いう問題点がある。

本発明はかかる問題点に鑑みてなされたものであって、
イオン注入工程にて半導体基板に正電荷が帯電すること
を防止して、半導体基板上に形成される絶縁膜の静電破
壊及び劣化を防止することができる半導体装置の製造方
法を提供することを目的とする。

［課題を解決するための手段］ 本発明に係る半導体装置の製造方法は、半導体ウェハの
表面上にフォトレジスト膜を所定のパターンで形成する
工程と、前記半導体ウェハをその面に垂直の方向を回転
軸として回転させながら前記半導体ウェハの表面に対し
て傾斜方向から金属をスパッタリングして前記フォトレ
ジスト膜上に金属膜を形成する工程と、エッチングによ
り前記フォトレジスト膜の側壁に形成された金属膜を除
去して前記フォトレジスト膜の表面上に金属膜を残留さ
せる工程と、前記金属膜及び前記フォトレジスト膜をマ
スクとして半導体ウェハ表面にイオン注入する工程とを
有することを特徴とする。

［作用コ 本発明においては、半導体ウェハ上にフォトレジスト膜
を所定のパターンで形成した後に、この半導体ウェハを
その面に垂直の方向を回転軸として回転させながら、こ
の半導体基板表面に対して傾斜する方向から金属をスパ
ッタリングする。これにより、この金属は前記フォトレ
ジスト膜の表面上及び前記パターンの側壁面上に堆積し
て金属膜を形成する。そして、この金属膜は前記フォト
レジスト膜の表面上に比して前記パターンの側壁面上の
方が薄く形成される。このため、次工程のエッチング工
程において、前記パターンの側壁面上に形成された金属
膜が除去され、前記フォトレジスト膜の表面上に形成さ
れた金属膜が残存している状態でエッチングを停止制御
することにより、このフォトレジスト膜上にのみ金属膜
を残留させることができる。

従って、このフォトレジストＭ及び金属膜をマスクとし
て半導体ウェハ表面にイオン注入すると、正電荷がこの
金属膜を通じて除去されるため半導体ウェハに正電荷が
帯電することを防止することができる。

また、フォトレジスト膜により半導体ウェハの表面にパ
ターン形成を行なっているため、半導体ウェハを高精度
に微細加工することができる。

〔実施例コ 次に、本発明の実施例について添付の図面を参照して説
明する。

第１図（ａ）乃至（ｄ）は本発明の第１の実施例に係る
半導体装置の製造方法を工程順に示す断面図である。先
ず、第１図（ａ）に示すように、シリコン基板１の表面
上に例えば厚さが１．５μｍのフォトレジスト膜２を形
成する。その後に、フォトレジスト膜２を選択的に露光
し、除去することにより、イオン注入するための所定の
パターンを形成する。なお、このパターンの溝幅は１．
５μｍ未満であることが望ましい。

次に、このシリコン基板１をその面に垂直の方向を回転
軸として自転させながら、基板表面に対して斜め４５度
の方向からアルミニウムをスパッタリング蒸着する。こ
れにより、第１図（ｂ）に示すように、フォトレジスト
膜２の表面上には膜厚が約０．８μｍのアルミニウム膜
３が被着され、前記パターン内のフォトレジスト膜２の
側壁上には、フォトレジスト膜２の表面上の膜厚の約１
７２の膜厚を有するアルミニウム膜３が被着される。

第２図は本発明の第ｌの実施例にて使用するアルミニウ
ムスパッタリング装置の一例を模式的に示す側面図、第
３図はその正面図である。

第２図及び第３図に示すように、ウェハ自転用モータ８
は角度設定器９にその回転軸を鉛直方向に対して傾斜さ
せて揺動可能に取り付けられている。ウェハ自転用モー
タ８の回転軸はウェハホルダ７の下面の中心に固定され
ており、ウェハ自転用モータ８を駆動することにより、
ウェハホルダ７をその表面に垂直の方向を回転軸として
回転させることができる。ウェハ８は円盤状のウェハホ
ルダ７の上面に配置されて固定される。ウェハ６の傾斜
角度は角度設定器９とウェハ自転用モータ８との間の角
度を調整することにより調節することができる。また、
この装置に対して適長間隔をおいて、アルミニウムター
ゲット５がその面を垂直にして設置されている。

このように構成されたアルミニウムスパッタリング装置
においては、先ず、角度設定器９により角度を調整して
、スパッタリング方向（水平方向）に対するウェハ６の
表面の傾斜角度を例えば４５度に設定する。そして、ウ
ェハ自転用モータ８を駆動することによってウェハ６を
その面に垂直の方向を回転軸として自転させると共に、
アルミニウムターゲット５からアルミニウム原子をスパ
ッタリングしてウェハ６の表面上にアルミニウム膜を形
成する。従って、第１図（ｂ）に示すよっなアルミニウ
ム膜３を形成することができる。

次に、リン酸によりアルミニウムｌＩｉ３をエッチング
すると共に、このエッチング工程におけるエッチング時
間をフォトレジスト膜２のパターン側壁上の部分のアル
ミニウム膜３が除去され、パターン表面上の部分のアル
ミニウム膜３が残存するように制御する。これにより、
第ｌ図（Ｃ）に示すように、フォトレジスト膜２の側壁
上のアルミニウム膜３は完全に除去され、フォトレジス
ト膜２の表面上にはアルミニウム膜３が残留する。

次に、第１図（ｄ）に示すように、このアルミニウム膜
３及びフォトレジスト膜２をマスクとしてシリコン基板
表面にイオン注入することにより不純物拡散層４を形成
する。

このような工程からなる半導体装置の製造方法において
は、シリコン基板１へのイオン注入による過剰な正電荷
はアルミニウム膜３を通じてウェハ（シリコン基板１）
から除去されるので、半導体素子の静電破壊が低減され
る。また、フォトレジスト膜２の表面をアルミニウム膜
３で保護しているため、電圧が７０ｋｅＶ，電流が５ｍ
Ａ以上の高電流であるヒ素のイオン注入を、フォトレジ
スト膜２の解像度で行なつことかできる。

第４図（ａ）乃至（ｄ）は本発明の第２の実施例方法に
おけるウェハの回転方法を示す上面図、第５図はそのウ
ェハのアルミニウム付着領域ヲ示す斜視図である。

第４図（ａ）乃至（ｄ）に示すように、ウェハ６の表面
に対して傾斜する方向からウェハ８の表面上にアルミニ
ウムをスパッタリングする場合に、ウェ八〇を９０度毎
にステップ的に回転させる。従って、ウェハ上に形成す
る素子の形状及び配置方向を揃えておけば、例えば、第
４図（ａ）の状態においては、第５図のシリコン基板１
上に形成されたフォトレジスト膜２のＡ領域上にアルミ
ニウムが付着する。また、同様にして、第４図（ｂ）乃
至（ｄ）の状態においては、夫々第５図のＢ乃至Ｄ領域
上にアルミニウムが付着する。

従って、本実施例においては、フォトレジストＭ２の側
壁上には、フォトレジストＭ２の表面上に比してその約
１／４の膜厚のアルミニウム膜が形成される。これによ
り、アルミニウム膜のエッチングの選択比をより一層向
上させることができる。

［発明の効果］ 以上説明したように本発明によれば、フォトレジスト膜
をパターン形成した後に、このフォトレジスト膜上にの
み選択的に金属膜を形成し、このフォトレジスト膜及び
この金属膜をマスクとして半導体基板にイオン注入する
ことができる。従って、この金属膜を通じて電荷を除去
することにより半導体基板の過剰帯電を防止することが
できる。

これにより、ＭＯＳＩ−ランジスタのゲート酸化膜及び
容量酸化膜等の半導体素子が静電破壊されることを防止
することができる。

また、フォトレジスト膜の表面に熱伝導度が大きい金属
保護膜が形成されるので、５ｍＡ以上の高電流又はヒ素
等の大質量イオンのイオン注入を、フォトレジスト膜の
解像度で行なうことができるという効果を奏する。

【図面の簡単な説明】

第ｌ図（ａ）乃至（ｄ）は本発明の第１の実施例に係る
半導体装置の製造方法を工程順に示す断面図、第２図は
本発明の第１の実施例方法にて使用するアルミニウムス
パッタリング装置を模式的に示す側面図、第３図はその
正面図、第４図（ａ）乃至（ｄ）は本発明の第２の実施
例方法におけるウェハの回転方法を示す上面図、第５図
はそのウェハのアルミニウム付着領域を示す斜視図であ
る。

Claims (1)

【特許請求の範囲】
1. （１）半導体ウェハの表面上にフォトレジスト膜を所定
   のパターンで形成する工程と、前記半導体ウェハをその
   面に垂直の方向を回転軸として回転させながら前記半導
   体ウェハの表面に対して傾斜方向から金属をスパッタリ
   ングして前記フォトレジスト膜上に金属膜を形成する工
   程と、エッチングにより前記フォトレジスト膜の側壁に
   形成された金属膜を除去して前記フォトレジスト膜の表
   面上に金属膜を残留させる工程と、前記金属膜及び前記
   フォトレジスト膜をマスクとして半導体ウェハ表面にイ
   オン注入する工程とを有することを特徴とする半導体装
   置の製造方法。