KR19980020701A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR19980020701A KR19980020701A KR1019960039282A KR19960039282A KR19980020701A KR 19980020701 A KR19980020701 A KR 19980020701A KR 1019960039282 A KR1019960039282 A KR 1019960039282A KR 19960039282 A KR19960039282 A KR 19960039282A KR 19980020701 A KR19980020701 A KR 19980020701A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- gate insulating
- conductive layer
- insulating film
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자에 관한 것으로 특히, 고농도 불순물 영역을 형성하도록 한 반도체 소자의 제조방법에 관한 것이다.
이와 같은 본 발명의 반도체 소자의 제조방법은 활성영역과 필드영역으로 정의된 반도체 기판의 필드영역에 필드 산화막을 형성하는 단계; 상기 활성영역의 게이트 형성영역에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막을 포함한 전면에 도전층을 형성하는 단계; 상기 도전층에 불순물을 도핑하고, 상기 도전층과 접촉된 기판에 상기 불순물이 확산되도록 열처리하여 상기 게이트 절연막 양측의 기판내에 고농도 불순물 영역을 형성하는 단계; 그리고 상기 도전층이 상기 게이트 절연막상에만 남도록 선택적으로 제거하는 단계를 포함하여 형성함에 그 특징이 있다.
Description
본 발명은 반도체 소자에 관한 것으로 특히, 고농도 불순물 영역을 형성하도록 한 반도체 소자의 제조방법에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 제조방법을 설명하면 다음과 같다.
도 1a-도 1c는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도이다.
먼저, 도 1a에 도시된 바와 같이 활성영역과 필드영역으로 정의된 n형 반도체 기판(11)의 필드영역에 소자 격리를 위한 필드 산화막(12)을 형성한다.
그리고 전면에 게이트 절연막(13)과 게이트 전극용 폴리 실리콘(14)을 차례로 형성하고, 상기 게이트 전극용 폴리 실리콘(14)상에 감광막(15)을 도포한 후, 노광 및 현상공정으로 패터닝(Pattering)한다.
이어서, 도 1b에 도시된 바와 같이 상기 패터닝된 감광막(15)을 마스크로 하여 상기 게이트 전극용 폴리 실리콘(14)과 게이트 절연막(13)을 선택적으로 제거하여 게이트 전극(16)을 형성한다.
그리고 상기 게이트 전극(16)을 마스크로 하여 고농도 불순물 이온을 주입함으로써 상기 게이트 전극(16) 양측의 반도체 기판(11)내에 고농도 불순물 영역(17)을 형성한다.
이어서, 도 1c에 도시된 바와 같이 열처리 공정을 실시하여 고농도 불순물 영역(17)을 확장시킨다.
그러나 이와 같은 종래의 반도체 소자의 제조방법에 있어서 다음과 같은 문제점이 있었다.
즉, 이온주입으로 불순물을 반도체 기판에 주입하여 고농도 불순물 영역을 형성하기 때문에 반도체 기판이 격자결함을 유발하여 소자의 특성이 저하된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 소자의 특성을 향상시키도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a-도 1c는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도.
도 2a-도 2c는 본 발명의 반도체 소자의 제조방법을 나타낸 공정단면도.
*도면의 주요 부분에 대한 부호의 설명*
21:반도체 기판22:필드 산화막
23:게이트 절연막24:폴리 실리콘
25:고농도 불순물 영역26:게이트 전극
상기의 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 활성영역과 필드영역으로 정의된 반도체 기판의 필드영역에 필드 산화막을 형성하는 단계; 상기 활성영역의 게이트 형성영역에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막을 포함한 전면에 도전층을 형성하는 단계; 상기 도전층에 불순물을 도핑하고, 상기 도전층과 접촉된 기판에 상기 불순물이 확산되도록 열처리하여 상기 게이트 절연막 양측의 기판내에 고농도 불순물 영역을 형성하는 단계; 그리고 상기 도전층이 상기 게이트 절연막상에만 남도록 선택적으로 제거하는 단계를 포함하여 형성함에 그 특징이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 제조방법을 상세히 설명하면 다음과 같다.
도 2a-도 2c는 본 발명의 반도체 소자의 제조방법을 나타낸 공정단면도이다.
먼저, 도 2a에 도시된 바와 같이 활성영역과 필드영역을 정의된 P형 반도체 기판(21)의 필드영역에 소자격리를 위한 필드 산화막(22)을 형성한다.
그리고 전면에 게이트 절연막(23)을 형성하고, 상기 게이트 절연막(23)상에 제1감광막(도면에 도시하지 않음)을 도포한 후, 사진석판술 및 식각공정으로 상기 게이트 절연막(23)을 선택적으로 제거한다.
이어서, 도 2b에 도시된 바와 같이 상기 선택적으로 제거된 게이트 절연막(23)을 포함한 전면에 게이트 전극용 폴리 실리콘(24)을 형성하고, 상기 게이트 전극용 폴리 실리콘(24)의 전도성을 부여하기 위해 전면에 PoCl3를 도핑(Dopping)한다.
이때, 상기 PoCl3의 도핑 과정에서 PoCl3의 성분중 n형 불순물인 인(P:Phosphorus)이 상기 반도체 기판(21)의 표면으로 확산되어 상기 게이트 절연막(23) 양측의 상기 반도체 기판(21)내에 고농도 불순물 영역(25)이 형성된다.
이어서, 도 2c에 도시된 바와 같이 상기 게이트 전극용 폴리 실리콘(24)상에 제2감광막(도면에 도시하지 않음)을 도포한 후, 노광 및 현상공정으로 패터닝하고, 상기 패터닝된 제2감광막을 마스크로 하여 상기 게이트 전극용 폴리 실리콘(24)을 선택적으로 제거하여 상기 게이트 절연막(23)상에 게이트 전극(26)을 형성한다.
그리고 열처리 공정을 실시하여 상기 고농도 불순물 영역(25)을 확장시킨다.
이상에서 설명한 바와 같이 본 발명의 반도체 소자의 제조방법은 이온주입 공정을 통해 불순물 영역을 형성하지 않기 때문에 반도체 기판의 격자결함을 해소하여 소자의 특성을 향상시키는 효과가 있다.
Claims (2)
- 활성영역과 필드영역으로 정의된 반도체 기판의 필드영역에 필드 산화막을 형성하는 단계;상기 활성영역의 게이트 형성영역에 게이트 절연막을 형성하는 단계;상기 게이트 절연막을 포함한 전면에 도전층을 형성하는 단계;상기 도전층에 불순물을 도핑하고, 상기 도전층과 접촉된 기판에 상기 불순물이 확산되도록 열처리하여 상기 게이트 절연막 양측의 기판내에 고농도 불순물 영역을 형성하는 단계; 그리고상기 도전층이 상기 게이트 절연막상에만 남도록 선택적으로 제거하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서,상기 불순물은 PoCl3임을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960039282A KR100290876B1 (ko) | 1996-09-11 | 1996-09-11 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960039282A KR100290876B1 (ko) | 1996-09-11 | 1996-09-11 | 반도체 소자의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980020701A true KR19980020701A (ko) | 1998-06-25 |
KR100290876B1 KR100290876B1 (ko) | 2001-11-30 |
Family
ID=37525886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960039282A KR100290876B1 (ko) | 1996-09-11 | 1996-09-11 | 반도체 소자의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100290876B1 (ko) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0355850A (ja) * | 1989-07-25 | 1991-03-11 | Sony Corp | 半導体装置の製造方法 |
JPH04100220A (ja) * | 1990-08-20 | 1992-04-02 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1996
- 1996-09-11 KR KR1019960039282A patent/KR100290876B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100290876B1 (ko) | 2001-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3122403B2 (ja) | 半導体素子及びその製造方法 | |
KR100268920B1 (ko) | 반도체소자의제조방법 | |
KR100232197B1 (ko) | 반도체 소자의 제조 방법 | |
KR100290876B1 (ko) | 반도체 소자의 제조방법 | |
KR100897474B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
KR100929422B1 (ko) | 반도체소자의 제조방법 | |
KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
KR100225382B1 (ko) | 고전압 반도체 소자 및 그의 제조방법 | |
KR100339419B1 (ko) | 앨디디(ldd)구조의 트랜지스터 제조방법 | |
KR100236073B1 (ko) | 반도체 소자의 제조방법 | |
JP3311082B2 (ja) | 半導体装置の製造方法 | |
KR100268931B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
KR100399069B1 (ko) | 로직 소자의 제조 방법 | |
JP2000188396A (ja) | 半導体装置の製造方法 | |
KR100236049B1 (ko) | 바이폴라 트랜지스터 및 이의 제조방법 | |
KR100358174B1 (ko) | 반도체장치의소오스및드레인형성방법 | |
KR0172832B1 (ko) | 반도체소자 제조방법 | |
KR100280534B1 (ko) | 모스 트랜지스터 제조방법 | |
JPH10135451A (ja) | 漏れ電流減少領域を備える半導体素子の製造方法 | |
KR19990002276A (ko) | 반도체 소자의 제조방법 | |
KR20020010965A (ko) | 반도체소자의 제조 방법 | |
KR19980048207A (ko) | 반도체소자 제조방법 | |
JPH0274042A (ja) | Mis型トランジスタの製造方法 | |
KR19980073617A (ko) | 트랜지스터 제조방법 | |
JPH0669228A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19990809 Effective date: 20001130 |
|
S901 | Examination by remand of revocation | ||
GRNO | Decision to grant (after opposition) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050221 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |