JP2973700B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2973700B2 JP2973700B2 JP4109385A JP10938592A JP2973700B2 JP 2973700 B2 JP2973700 B2 JP 2973700B2 JP 4109385 A JP4109385 A JP 4109385A JP 10938592 A JP10938592 A JP 10938592A JP 2973700 B2 JP2973700 B2 JP 2973700B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- exposure
- photoresist film
- semiconductor device
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に半導体ウェハにイオン注入を施す前のフォト
レジスト膜のパターニング方法に関する。
関し、特に半導体ウェハにイオン注入を施す前のフォト
レジスト膜のパターニング方法に関する。
【０００２】
【従来の技術】半導体装置の製造工程の１つであるイオ
ン注入工程において、イオン注入用のマスクとなるフォ
トレジスト膜のパターニングの従来方法を説明する。ま
ずシリコンウェハ（以下単にウェハという）の全面にフ
ォトレジストを回転塗布機により塗布する。フォトレジ
スト膜には感光した部分が溶剤に対して可溶性となるポ
ジ型、感光した部分が不溶性となるネガ型の２種類があ
るが、ここではポジ型を用いた場合について述べる。
ン注入工程において、イオン注入用のマスクとなるフォ
トレジスト膜のパターニングの従来方法を説明する。ま
ずシリコンウェハ（以下単にウェハという）の全面にフ
ォトレジストを回転塗布機により塗布する。フォトレジ
スト膜には感光した部分が溶剤に対して可溶性となるポ
ジ型、感光した部分が不溶性となるネガ型の２種類があ
るが、ここではポジ型を用いた場合について述べる。
【０００３】フォトレジストを塗布したウェハに、転写
すべきイオン注入時にマスクとなるパターンを描画して
あるガラスマスク（以下レチクルという）を通して光を
照射する露光を行った後、感光して可溶性となったフォ
トレジスト膜を溶剤で溶かし去ってパターン化する現像
工程を経て、フォトレジスト膜のパターニングは完了す
る。
すべきイオン注入時にマスクとなるパターンを描画して
あるガラスマスク（以下レチクルという）を通して光を
照射する露光を行った後、感光して可溶性となったフォ
トレジスト膜を溶剤で溶かし去ってパターン化する現像
工程を経て、フォトレジスト膜のパターニングは完了す
る。
【０００４】微細加工を実現するため、最近の露光工程
では、水銀灯の波長４３６ｎｍのｇ線あるいは３６５ｎ
ｍのｉ線というパターンの解像度の高い短波長の光を用
いるのが一般的である。また、ウェハ上でのパターンと
同じ大きさのパターンのガラスマスクを用いて、そのま
まウェハに投影する等倍露光と、ウェハ上のパターンの
５倍或いは１０倍という大きさのパターンを有するレチ
クルを用い、このレチクルパターンをレンズ系で縮小し
てウェハ上に投影する縮小露光とがある。しかしなが
ら、等倍露光で転写可能な最小寸法は２〜３μｍ程度で
あり、最小寸法が１μｍ以下となってきている近年の半
導体装置の製造においては、精度，解像度とも優れる縮
小露光が一般的である。縮小露光では光学系の制約から
露光可能な領域は２０ｍｍ程度であり、このため、ウェ
ハ上の１箇所を露光したのち、チップサイズに応じたピ
ッチ移動させて再び露光することを繰り返す。このと
き、ウェハの周辺部でチップに欠けを生ずる位置には露
光は行なはない。これは、不要な露光をやめ、ウェハ一
枚当たりの露光数を減らして露光装置のスループットを
向上させるためである。
では、水銀灯の波長４３６ｎｍのｇ線あるいは３６５ｎ
ｍのｉ線というパターンの解像度の高い短波長の光を用
いるのが一般的である。また、ウェハ上でのパターンと
同じ大きさのパターンのガラスマスクを用いて、そのま
まウェハに投影する等倍露光と、ウェハ上のパターンの
５倍或いは１０倍という大きさのパターンを有するレチ
クルを用い、このレチクルパターンをレンズ系で縮小し
てウェハ上に投影する縮小露光とがある。しかしなが
ら、等倍露光で転写可能な最小寸法は２〜３μｍ程度で
あり、最小寸法が１μｍ以下となってきている近年の半
導体装置の製造においては、精度，解像度とも優れる縮
小露光が一般的である。縮小露光では光学系の制約から
露光可能な領域は２０ｍｍ程度であり、このため、ウェ
ハ上の１箇所を露光したのち、チップサイズに応じたピ
ッチ移動させて再び露光することを繰り返す。このと
き、ウェハの周辺部でチップに欠けを生ずる位置には露
光は行なはない。これは、不要な露光をやめ、ウェハ一
枚当たりの露光数を減らして露光装置のスループットを
向上させるためである。
【０００５】こうして従来の露光方法では、図５に示す
ように、中心部に有効チップ領域１が形成され、ウェハ
２の周辺部は未露光領域のフォトレジスト膜６Ｂに覆わ
れていることになる。
ように、中心部に有効チップ領域１が形成され、ウェハ
２の周辺部は未露光領域のフォトレジスト膜６Ｂに覆わ
れていることになる。
【０００６】
【発明が解決しようとする課題】この従来のイオン注入
前のフォトレジスト膜のパターニング方法によれば図５
に示したように、ウェハ２の周辺部はフォトレジスト膜
６Ｂにより覆われている。また、有効チップ領域１の個
々のチップでは、イオン注入すべき領域をフォトレジス
ト除去部５とし、これをフォトレジスト膜６Ａが囲う場
合もある。この状態でイオン注入を行うとイオン注入に
よりウェハ２の表面に発生する電荷がフォトレジスト膜
６Ａ，６Ｂに表面伝導をはばまれて蓄積してしまう。こ
のため静電気放電による素子の破壊や劣化、特にＭＯＳ
型トランジスタのゲート絶縁膜の膜質の劣化をもたらす
という問題点があった。
前のフォトレジスト膜のパターニング方法によれば図５
に示したように、ウェハ２の周辺部はフォトレジスト膜
６Ｂにより覆われている。また、有効チップ領域１の個
々のチップでは、イオン注入すべき領域をフォトレジス
ト除去部５とし、これをフォトレジスト膜６Ａが囲う場
合もある。この状態でイオン注入を行うとイオン注入に
よりウェハ２の表面に発生する電荷がフォトレジスト膜
６Ａ，６Ｂに表面伝導をはばまれて蓄積してしまう。こ
のため静電気放電による素子の破壊や劣化、特にＭＯＳ
型トランジスタのゲート絶縁膜の膜質の劣化をもたらす
という問題点があった。
【０００７】ちなみに、ウェハ全面をフォトレジスト
膜，ポリシリコン膜，酸化シリコン膜のそれぞれで覆っ
たウェハの表面電位をヒ素を加速エネルギー７０ｋｅ
Ｖ，ビーム電流５ｍＡの条件のイオン注入中に測定した
結果は、図６に示すように、酸化シリコン膜を１とする
とポリシリコン膜で２，フォトレジスト膜では７とな
り、フォトレジスト膜の表面伝導度の小さいことが確認
された。
膜，ポリシリコン膜，酸化シリコン膜のそれぞれで覆っ
たウェハの表面電位をヒ素を加速エネルギー７０ｋｅ
Ｖ，ビーム電流５ｍＡの条件のイオン注入中に測定した
結果は、図６に示すように、酸化シリコン膜を１とする
とポリシリコン膜で２，フォトレジスト膜では７とな
り、フォトレジスト膜の表面伝導度の小さいことが確認
された。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体ウェハにフォトレジスト膜からなるマ
スクを形成したのち不純物のイオン注入を行う半導体装
置の製造方法において、前記マスクのパターンを構成す
るフォトレジスト膜の除去部は、素子領域からスクライ
ブ線領域を介してウェハの端部にまで連続して形成され
ているものである。
造方法は、半導体ウェハにフォトレジスト膜からなるマ
スクを形成したのち不純物のイオン注入を行う半導体装
置の製造方法において、前記マスクのパターンを構成す
るフォトレジスト膜の除去部は、素子領域からスクライ
ブ線領域を介してウェハの端部にまで連続して形成され
ているものである。
【０００９】フォトレジスト膜を除去した領域に露出す
るポリシリコン膜や酸化シリコン膜の表面伝導度がフォ
トレジスト膜の表面伝導度に比較して大きいことを利用
して、イオン注入時ウェハ表面で発生する電荷をウェハ
の端部にまで導き、イオン注入装置のウェハクランプ部
を通して逃がすことにより、電荷による素子の破壊等を
なくすことができる。
るポリシリコン膜や酸化シリコン膜の表面伝導度がフォ
トレジスト膜の表面伝導度に比較して大きいことを利用
して、イオン注入時ウェハ表面で発生する電荷をウェハ
の端部にまで導き、イオン注入装置のウェハクランプ部
を通して逃がすことにより、電荷による素子の破壊等を
なくすことができる。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１及び図２は本発明の一実施例を説明す
るための半導体チップ及びウェハの平面図である。
て説明する。図１及び図２は本発明の一実施例を説明す
るための半導体チップ及びウェハの平面図である。
【００１１】半導体基板上には素子領域１０とスクライ
ブ線領域１１とが形成されている。そして、この素子領
域１０内にはＮ型不純物拡散領域１２とＰ型不純物拡散
領域１３とが設定されている。このＮ型不純物拡散領域
１２にＮ型不純物をイオン注入する場合についてのマス
クの形成方法について説明する。フォトレジスト膜６か
らなるマスクは、Ｎ型不純物が導入されると素子特性に
悪影響を及ぼすＰ型不純物拡散領域１３上のみに形成す
る。すなわち、Ｎ型不純物を導入するＮ型不純物拡散領
域１２と、スクライブ線領域１１とを接続し注入される
Ｎ型イオンによっても素子特性に影響を与えない厚い酸
化シリコン膜１４の上には、フォトレジスト膜からなる
マスクは形成しない。以下ウェハ全体について説明す
る。
ブ線領域１１とが形成されている。そして、この素子領
域１０内にはＮ型不純物拡散領域１２とＰ型不純物拡散
領域１３とが設定されている。このＮ型不純物拡散領域
１２にＮ型不純物をイオン注入する場合についてのマス
クの形成方法について説明する。フォトレジスト膜６か
らなるマスクは、Ｎ型不純物が導入されると素子特性に
悪影響を及ぼすＰ型不純物拡散領域１３上のみに形成す
る。すなわち、Ｎ型不純物を導入するＮ型不純物拡散領
域１２と、スクライブ線領域１１とを接続し注入される
Ｎ型イオンによっても素子特性に影響を与えない厚い酸
化シリコン膜１４の上には、フォトレジスト膜からなる
マスクは形成しない。以下ウェハ全体について説明す
る。
【００１２】図２に示すように、ウェハ２上の有効チッ
プ領域１以外にパターンのない空露光を行ない、このあ
と、有効チップ領域１の個々のチップ領域では非注入領
域をフォトレジスト膜６で覆う。そしてフォトレジスト
除去部５が取り囲むパターンの露光、現像を行うと、フ
ォトレジスト除去部５と空露光領域４によりフォトレジ
スト膜を除去した部分がウェハ端まですべて接続するパ
ターンとなる。ここでは空露光を先としたが、空露光と
有効チップ領域の露光の順はどちらが先でも問題ない。
プ領域１以外にパターンのない空露光を行ない、このあ
と、有効チップ領域１の個々のチップ領域では非注入領
域をフォトレジスト膜６で覆う。そしてフォトレジスト
除去部５が取り囲むパターンの露光、現像を行うと、フ
ォトレジスト除去部５と空露光領域４によりフォトレジ
スト膜を除去した部分がウェハ端まですべて接続するパ
ターンとなる。ここでは空露光を先としたが、空露光と
有効チップ領域の露光の順はどちらが先でも問題ない。
【００１３】このように構成されたマスクを用いてイオ
ン注入すると、イオン注入によりフォトレジスト膜６に
発生した電荷は、酸化シリコン膜１４とスクライブ線領
域１１を通ってウェハ２の端部に達し、イオン注入装置
のクランプ部より外部に導出されるため、従来のように
素子を破壊することはなくなる。例えば、ＭＯＳダイオ
ードのゲート絶縁膜が破壊に到る迄の電荷量を、注入電
流密度０．１Ａ／ｃｍ2 の条件で定電流ＴＤＤＢ法によ
り測定したところ、本実施例では従来の場合に比べ、そ
の電荷量は２倍となり、半導体装置の信頼性が向上する
ことが確認された。
ン注入すると、イオン注入によりフォトレジスト膜６に
発生した電荷は、酸化シリコン膜１４とスクライブ線領
域１１を通ってウェハ２の端部に達し、イオン注入装置
のクランプ部より外部に導出されるため、従来のように
素子を破壊することはなくなる。例えば、ＭＯＳダイオ
ードのゲート絶縁膜が破壊に到る迄の電荷量を、注入電
流密度０．１Ａ／ｃｍ2 の条件で定電流ＴＤＤＢ法によ
り測定したところ、本実施例では従来の場合に比べ、そ
の電荷量は２倍となり、半導体装置の信頼性が向上する
ことが確認された。
【００１４】図３はチップ領域の露光をウェハ２の端部
まで行ったものであり、この例では図２の場合に比べ空
露光を行う必要がないという利点がある。
まで行ったものであり、この例では図２の場合に比べ空
露光を行う必要がないという利点がある。
【００１５】図４はウェハ２の端部に周辺露光機能を備
えた現像装置により周辺露光領域７を有効チップ領域１
のフォトレジスト除去部に接続するように設けたもので
ある。本例では、先の例に比べ、ウェハ１枚当たりの露
光数を減少できるので、露光装置のスループットを向上
させることができる。
えた現像装置により周辺露光領域７を有効チップ領域１
のフォトレジスト除去部に接続するように設けたもので
ある。本例では、先の例に比べ、ウェハ１枚当たりの露
光数を減少できるので、露光装置のスループットを向上
させることができる。
【００１６】
【発明の効果】以上説明したように本発明は、フォトレ
ジスト膜の除去部が連続してウェハの端部に達するマス
クを用いてイオン注入することにより、露出したフォト
レジスト除去領域とイオン注入装置のウェハクランプ部
がイオン注入時ウェハ端部で接続して、ウェハ表面で発
生する電荷を逃がすことができるため、素子の静電破壊
や信頼性の劣化を防ぐ効果を有する。
ジスト膜の除去部が連続してウェハの端部に達するマス
クを用いてイオン注入することにより、露出したフォト
レジスト除去領域とイオン注入装置のウェハクランプ部
がイオン注入時ウェハ端部で接続して、ウェハ表面で発
生する電荷を逃がすことができるため、素子の静電破壊
や信頼性の劣化を防ぐ効果を有する。
【図１】本発明の一実施例を説明するための半導体チッ
プの平面図。
プの平面図。
【図２】本発明の一実施例を説明するためのウェハの平
面図。
面図。
【図３】本発明の一実施例を説明するためのウェハの平
面図。
面図。
【図４】本発明の一実施例を説明するためのウェハの平
面図。
面図。
【図５】従来例を説明するためのウェハの平面図。
【図６】ウェハ表面状態によるイオン注入時の表面電位
を示す図。
を示す図。
１ 有効チップ領域 ２ ウェハ ４ 空露光領域 ５ フォトレジスト除去部 ６，６Ａ，６Ｂ フォトレジスト膜 ７ 周辺露光領域 １０ 素子領域 １１ スクライブ線領域 １２ Ｎ型不純物拡散領域 １３ Ｐ型不純物拡散領域 １４ 酸化シリコン膜
Claims (1)
- 【請求項１】 半導体ウェハにフォトレジスト膜からな
るマスクを形成したのち不純物のイオン注入を行う半導
体装置の製造方法において、前記マスクのパターンを構
成するフォトレジスト膜の除去部は、素子領域からスク
ライブ線領域を介してウェハの端部にまで連続して形成
されていることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4109385A JP2973700B2 (ja) | 1992-04-28 | 1992-04-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4109385A JP2973700B2 (ja) | 1992-04-28 | 1992-04-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05304105A JPH05304105A (ja) | 1993-11-16 |
| JP2973700B2 true JP2973700B2 (ja) | 1999-11-08 |
Family
ID=14508899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4109385A Expired - Fee Related JP2973700B2 (ja) | 1992-04-28 | 1992-04-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2973700B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04249316A (ja) * | 1991-02-05 | 1992-09-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH04316320A (ja) * | 1991-04-16 | 1992-11-06 | Nec Yamagata Ltd | 半導体装置の製造方法 |
-
1992
- 1992-04-28 JP JP4109385A patent/JP2973700B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05304105A (ja) | 1993-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4231811A (en) | Variable thickness self-aligned photoresist process | |
| US5811222A (en) | Method of selectively exposing a material using a photosensitive layer and multiple image patterns | |
| TWI235415B (en) | Method and device for improving uniformity of critical dimension between different patterns of semiconductor devices | |
| US7368225B1 (en) | Two mask photoresist exposure pattern for dense and isolated regions | |
| JPH10256394A (ja) | 半導体構造体およびデバイス | |
| US6576405B1 (en) | High aspect ratio photolithographic method for high energy implantation | |
| JP2973700B2 (ja) | 半導体装置の製造方法 | |
| US6866974B2 (en) | Semiconductor process using delay-compensated exposure | |
| US6030752A (en) | Method of stitching segments defined by adjacent image patterns during the manufacture of a semiconductor device | |
| US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
| WO2002043139A2 (en) | Two mask via pattern to improve pattern definition | |
| US6689541B1 (en) | Process for forming a photoresist mask | |
| JPH09232220A (ja) | レジストパタ−ン形成方法 | |
| JP2000195787A (ja) | 半導体素子の微細パタ―ン形成方法 | |
| CN108074812B (zh) | 鳍式场效应管的制造方法 | |
| JP2003140320A (ja) | マスクの製造方法および半導体集積回路装置の製造方法 | |
| US4977048A (en) | Actinic alignment to CEM coated resist films | |
| US6514874B1 (en) | Method of using controlled resist footing on silicon nitride substrate for smaller spacing of integrated circuit device features | |
| JP2003007678A (ja) | 半導体装置の製造方法及びこの方法により製造される半導体装置 | |
| US11769662B2 (en) | Method for reducing charging of semiconductor wafers | |
| US6225134B1 (en) | Method of controlling linewidth in photolithography suitable for use in fabricating integrated circuits | |
| JP2946637B2 (ja) | 投影露光方法 | |
| JP2002164280A (ja) | 露光方法 | |
| KR100486621B1 (ko) | 감광층및다중이미지패턴을이용하여물질을선택적으로노출시키는방법 | |
| JP2835109B2 (ja) | 荷電ビーム描画方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990803 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |