CN108074812B - 鳍式场效应管的制造方法 - Google Patents

鳍式场效应管的制造方法 Download PDF

Info

Publication number
CN108074812B
CN108074812B CN201610991129.2A CN201610991129A CN108074812B CN 108074812 B CN108074812 B CN 108074812B CN 201610991129 A CN201610991129 A CN 201610991129A CN 108074812 B CN108074812 B CN 108074812B
Authority
CN
China
Prior art keywords
exposure
photoresist film
region
fin
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610991129.2A
Other languages
English (en)
Other versions
CN108074812A (zh
Inventor
易旭东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610991129.2A priority Critical patent/CN108074812B/zh
Priority to US15/792,439 priority patent/US10269645B2/en
Priority to EP17200235.4A priority patent/EP3319119A1/en
Publication of CN108074812A publication Critical patent/CN108074812A/zh
Application granted granted Critical
Publication of CN108074812B publication Critical patent/CN108074812B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Abstract

一种鳍式场效应管的制造方法，包括：在基底、鳍部以及栅极上形成光刻胶膜，光刻胶膜顶部高于所述栅极顶部，且曝光区域与非曝光区域的分界线位于相邻栅极之间；对曝光区域的光刻胶膜进行曝光处理；对光刻胶膜进行曝光后烘烤处理，使得第二区域的光酸扩散至非曝光区域中低于栅极顶部的光刻胶膜内；对光刻胶膜进行显影处理，去除曝光区域以及非曝光区域中低于栅极顶部的光刻胶膜，保留位于非曝光区域中高于栅极顶部的光刻胶膜作为光刻胶层；以光刻胶层为掩膜，对暴露出的鳍部进行功能性掺杂。本发明改善了形成的鳍式场效应管的电学性能。

Description

鳍式场效应管的制造方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种鳍式场效应管的制造方法。
背景技术
在集成电路的制造工艺中，芯片的制备一般分为沉积、研磨、光刻、刻蚀、扩散以及掺杂等步骤。其中，光刻技术是通过曝光、显影、定影、坚膜等步骤溶解掉光刻胶上的一些区域，形成具有版图图形的光刻胶掩膜。
光刻胶掩膜可以作为掺杂工艺的掩膜，对没有光刻胶掩膜保护的区域进行掺杂。光刻胶掩膜还可以作为图形传递的掩膜，通过刻蚀工艺将光刻胶掩膜的图形转移到硅片上，具体地，将没有光刻胶掩膜保护的硅片表面材料刻蚀去除。
随着半导体技术的不断发展，现有技术采用光刻胶掩膜为进行掺杂工艺的掩膜制造的鳍式场效应管的性能有待提高。
发明内容
本发明解决的问题是提供一种鳍式场效应管的制造方法，改善形成的鳍式场效应管的性能。
为解决上述问题，本发明提供一种鳍式场效应管的制造方法，包括：提供基底，凸出于所述基底上的分立的鳍部，以及位于所述基底上且横跨所述鳍部的多个栅极，其中，每一栅极覆盖至少一个鳍部的顶部和侧壁；在所述基底、鳍部以及栅极上形成光刻胶膜，所述光刻胶膜顶部高于所述栅极顶部，且所述光刻胶膜包括若干曝光区域以及非曝光区域，曝光区域中高于栅极顶部的区域为第一区域，曝光区域中低于栅极顶部的区域为第二区域，所述曝光区域位于至少一个鳍部的正上方且曝光区域与非曝光区域的分界线位于相邻栅极之间；对所述曝光区域的光刻胶膜进行曝光处理，且所述第一区域的光刻胶膜内产生的光酸含量小于第二区域的光刻胶膜内产生的光酸含量；在所述曝光处理之后，对所述光刻胶膜进行曝光后烘烤处理，使得所述第二区域的光酸扩散至非曝光区域中低于栅极顶部的光刻胶膜内；在所述曝光后烘烤处理之后，对所述光刻胶膜进行显影处理，去除非曝光区域中低于栅极顶部以及曝光区域的光刻胶膜，保留位于非曝光区域中高于栅极顶部的光刻胶膜作为光刻胶层，所述光刻胶层横跨至少一个栅极且暴露出部分鳍部；以所述光刻胶层为掩膜，对所述暴露出的鳍部进行功能性掺杂。
可选方案中，所述曝光后烘烤处理中，所述第二区域的光刻胶膜内光酸增速大于第一区域的光刻胶膜内光酸增速；所述第二区域的光刻胶膜内光酸扩散速率大于第一区域的光刻胶膜内光酸扩散速率。
可选方案中，所述曝光后烘烤处理后，所述非曝光区域中低于栅极顶部的光刻胶膜被光酸全覆盖。
可选的，所述曝光处理中的曝光能量与所述曝光烘烤处理中的处理温度成反比例关系。
可选的，所述曝光烘烤处理中的处理温度越高，所述曝光处理中的曝光能量越低。
可选的，所述曝光后烘烤处理的处理温度具有最佳温度；在所述最佳温度下进行所述曝光后烘烤处理之后，所述显影处理显影去除非曝光区域中低于栅极顶部的光刻胶膜。
可选的，获取所述最佳温度的方法为：逐渐增加所述曝光后烘烤处理的处理温度，直至非曝光区域中低于栅极顶部的光刻胶膜被光酸全覆盖；且在所述显影处理过程中，所述非曝光区域中低于栅极顶部的光刻胶膜全部被显影去除，非曝光区域中高于栅极顶部的光刻胶膜保留，相应的处理温度为最佳温度。
可选的，在获取所述最佳温度的过程中，所述曝光后烘烤处理的处理温度由90℃提高至110℃，所述曝光处理的曝光能量由45mj降低至21mj。
可选的，所述光刻胶膜的材料为聚甲基丙烯酸甲酯或者重氮萘醌-酚醛树脂抗蚀剂。
可选的，所述光刻胶膜的材料为化学放大光刻胶。
可选的，所述显影液为碱性水溶液。
可选的，所述显影液为TMAH溶液。
可选的，所述曝光区域位于至少一个鳍部的正上方，且所述曝光区域与非曝光区域的分界线位于相邻鳍部之间。
可选的，所述非曝光区域横跨同一个鳍部上的所有栅极。
可选的，所述曝光区域的排列方向与所述鳍部的排列方向一致；且所述曝光区域的长边延伸方向与所述鳍部延伸方向一致。
可选的，采用离子注入工艺进行所述功能性掺杂，且离子注入工艺的注入角度小于等于10°。
可选的，所述功能性掺杂采用的离子注入工艺的注入角度为0°。
可选的，所述基底包括衬底以及位于衬底上的隔离层，所述鳍部位于所述衬底，所述隔离层覆盖所述鳍部的部分侧壁，且所述隔离层顶部低于所述鳍部顶部。
可选的，所述功能性掺杂用于形成轻源漏掺杂区或者重源漏掺杂区。与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的鳍式场效应管的制造方法的技术方案中，在基底、鳍部以及栅极上形成光刻胶膜，且光刻胶膜的曝光区域位于至少一个鳍部的正上方，曝光区域与非曝光区域的分界线位于相邻栅极之间；对曝光区域的光刻胶膜进行曝光处理，在曝光处理过程中，由于曝光区域中低于栅极顶部的光刻胶膜在狭小的沟槽内会受到更多的反射光照射，使得曝光区域中低于栅极顶部的光刻胶膜受到的光照射比高于栅极顶部的光刻胶膜受到的光照射强度更大且光照的区域范围更广，因此曝光区域中低于栅极顶部的光刻胶膜内产生的光酸含量大于曝光区域中高于栅极顶部的光刻胶膜内产生的光酸含量；在曝光后烘烤处理的热反应作用下，第一区域的光酸增速以及光酸扩散速率均小于第二区域的光酸增速以及光酸扩散速率，使得第二区域的光酸扩散至非曝光区域中低于栅极顶部的光刻胶膜内；因此，在显影处理中，非曝光区域中低于栅极顶部的光刻胶膜在显影液中的溶解速度大，使得非曝光区域中低于栅极顶部的光刻胶膜以及曝光区域的光刻胶膜被显影去除，而非曝光区域中高于栅极顶部的光刻胶膜被保留。本发明避免了现有技术中非曝光区域中低于栅极顶部的光刻胶层的底部残留缺陷以及侧壁凹陷缺陷，因此，在以所述光刻胶层为掩膜对暴露出的鳍部进行功能性掺杂时，所述功能性掺杂的位置精确度得到提高，从而改善形成的鳍式场效应管的电学性能。
可选方案中，由于曝光处理的曝光能量越高，曝光区域的光刻胶膜内产生的光酸含量越多；且曝光后烘烤处理的处理温度越高，曝光区域的光刻胶膜内光酸增速越大。因此，本发明中，所述曝光处理中的曝光能量与曝光烘烤处理中的处理温度成反比例关系，通过降低曝光处理中的曝光能量以平衡曝光烘烤处理中的处理温度升高引入的曝光区域光刻胶膜内光酸增加的问题，防止在曝光后烘烤处理后曝光区域的光刻胶膜内的光酸含量过高，保证形成的光刻胶层之间的距离符合预设尺寸要求。
可选方案中，所述功能性掺杂采用的离子注入工艺的注入角度为0°，避免对光刻胶层正下方的鳍部造成掺杂，从而进一步的提高形成的鳍式场效应管的电学性能。
附图说明
图1为一种鳍式场效应管的扫描电镜图；
图2为图1中的局部扫描电镜图；
图3至图12为本发明一实施例提供的鳍式场效应管形成过程的结构示意图
具体实施方式
由背景技术可知，现有技术制造的鳍式场效应管的性能有待提高。
以鳍式场效应管的轻源漏掺杂区(LDD，LightlyDopedDrain)的形成过程为例进行分析，结合参考图1及图2，图1为鳍式场效应管的扫描电镜图，图2为图1中的局部扫描电镜图，所述LDD的形成过程包括：提供基底10，所述基底10上具有若干分立的鳍部11，所述基底10还形成有多个栅极12，每一个栅极12横跨至少一个鳍部11，且每一栅极12覆盖鳍部11的部分顶部和侧壁；在所述栅极12顶部以及相邻栅极12之间的基底10上形成光刻胶层13，所述光刻胶层13覆盖鳍部11的部分表面，其中，未被所述光刻胶层13覆盖的鳍部11区域为待进行LDD掺杂的区域；以所述光刻胶层13为掩膜，对暴露出的鳍部11进行离子注入，形成LDD区域。
然而，采用上述方法形成的鳍式场效应管的性能差，形成的LDD区域的位置出现偏差。经分析，导致上述问题的主要原因在于：形成的光刻胶层13中具有侧壁凹陷缺陷14(necking)以及底部残留缺陷15(bottomresidue)；所述侧壁凹陷缺陷14会导致对需要进行保护的鳍部11的保护能力不足，造成鳍部11中不期望区域进行了离子注入；所述底部残留缺陷15则会导致对底部残留缺陷15底部的鳍部11造成不必要的保护，造成期望进行的离子注入的鳍部11区域未进行离子注入。
同时，在半导体制造工艺中，通过需要获取形成的光刻胶层13的位置和尺寸参数，及时对光刻胶层13的形成工艺进行调整。当光刻胶层13中具有底部残留缺陷15时，量测到的光刻胶层13的尺寸为包括了底部残留缺陷15的尺寸，获取的光刻胶层13的位置也为包括了底部残留缺陷15的位置。因此，通过量测到的光刻胶层13的位置和尺寸参数对工艺进行调整的准确性差，进一步的也会降低形成的鳍式场效应管的电学性能。
进一步分析其原因，形成光刻胶层13的工艺过程包括：旋涂光刻胶膜；对光刻胶膜进行曝光处理；在曝光处理后进行显影处理。由于光刻胶层13侧壁位于相邻栅极12之间的基底10上，栅极12与栅极12之间的polytrench的纵宽比大，造成在曝光处理过程中位于相邻栅极12之间的基底10上的光刻胶膜受到的反射光强度强，从而导致显影处理后形成的光刻胶层13中具有上述缺陷。
为此，通常在形成光刻胶层之前，先在基底、鳍部以及栅极上形成BARC层(bottomanti-reflectionlayer)，然后在BARC层上形成光刻胶层。然而，BRAC层的引入不仅增加了工艺复杂性，而且BARC层中也会出现缺陷。
为解决上述问题，本发明提供一种鳍式场效应管的形成方法，包括：提供基底，凸出于所述基底上的分立的鳍部，以及位于所述基底上且横跨所述鳍部的多个栅极，其中，每一栅极覆盖至少一个鳍部的顶部和侧壁；在所述基底、鳍部以及栅极上形成光刻胶膜，所述光刻胶膜顶部高于所述栅极顶部，且所述光刻胶膜包括若干曝光区域以及非曝光区域，曝光区域中高于栅极顶部的区域为第一区域，曝光区域中低于栅极顶部的区域为第二区域，所述曝光区域位于至少一个鳍部的正上方且曝光区域与非曝光区域的分界线位于相邻栅极之间；对所述曝光区域的光刻胶膜进行曝光处理，且所述第一区域的光刻胶膜内产生的光酸含量小于第二区域的光刻胶膜内产生的光酸含量；在所述曝光处理之后，对所述光刻胶膜进行曝光后烘烤处理，使得所述第二区域的光酸扩散至非曝光区域中低于栅极顶部的光刻胶膜内；在所述曝光后烘烤处理之后，对所述光刻胶膜进行显影处理，去除曝光区域以及非曝光区域中低于栅极顶部的光刻胶膜，保留位于非曝光区域中高于栅极顶部的光刻胶膜作为光刻胶层，所述光刻胶层横跨至少一个栅极且暴露出部分鳍部；以所述光刻胶层为掩膜，对所述暴露出的鳍部进行功能性掺杂。
本发明在采用曝光显影工艺形成光刻胶层时，显影去除非曝光区域中低于栅极顶部的光刻胶膜，从而避免非曝光区域中低于栅极顶部的光刻胶膜受到强反射光而导致的侧壁凹陷缺陷以及底部残留缺陷，提高光刻胶层定义出待形成功能性掺杂的鳍部的位置精确性，从而提高进行的功能性掺杂的质量，改善形成的鳍式场效应管的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图12为本发明一实施例提供的鳍式场效应管形成过程的结构示意图。
结合参考图3及图4，图3为俯视结构示意图，图4为图3中沿AA1方向的剖面结构示意图，提供基底，凸出于所述基底上的分立的鳍部21，以及位于所述基底上且横跨所述鳍部21的多个栅极22，其中，每一栅极22覆盖至少一个鳍部21的顶部和侧壁。
本实施例中，为了避免相邻鳍部21之间发生电连接，所述基底包括衬底20以及位于衬底20上的隔离层23，所述鳍部21位于所述衬底20上，所述隔离层23覆盖鳍部21的部分侧壁，且所述隔离层23顶部低于所述鳍部21顶部。
所述衬底20的材料为硅、锗、锗化硅、碳化硅、砷化镓或者镓化铟；所述衬底20还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。所述鳍部21的材料为硅、锗、锗化硅、碳化硅、砷化镓或者镓化铟。
本实施例中，所述鳍部21的材料与所述衬底20的材料相同，所述衬底20的材料为硅，所述鳍部21的材料为硅。在其他实施例中，所述鳍部的材料与所述衬底的材料还可以不同。
本实施例中，所述隔离层23的材料为氧化硅。在其他实施例中，所述隔离层的材料还可以为氮化硅或氮氧化硅。
需要说明的是，在其他实施例中，所述基底还可以仅包括衬底。
本实施例中，所述分立的鳍部21在所述基底上平行排列。其中，部分数量的鳍部21后续需进行功能性掺杂，后续在所述部分数量的鳍部21进行功能性掺杂时，需采用光刻胶层保护剩余数量的鳍部21免受掺杂。所述功能性掺杂可以用于形成轻源漏掺杂区，还可以用于形成源漏掺杂区。
所述栅极22包括栅介质层以及位于栅介质层上的栅电极层。本实施例中，所述栅极22为多晶硅栅极，其中，栅介质层的材料为氧化硅，栅电极层的材料为多晶硅。在其他实施例中，所述栅极还可以为高k金属栅极，其中，栅介质层的材料为高k栅介质材料，所述高k栅介质材料指的是相对介电常数大于氧化硅相对介电常数的材料，所述栅电极层的材料为金属材料，例如为铜、铝或钨。
每一栅极22横跨至少一个鳍部21，且覆盖至少一个鳍部21的顶部和侧壁。例如，每一栅极22可以横跨1个、3个、5个鳍部21。本实施例中，以每一栅极22横跨3个鳍部21为例。
本实施例中，所述栅极22的长边延伸方向与所述鳍部21延伸方向相互垂直。
结合参考图5及图6，图5为俯视结构示意图，图6为图5沿AA1方向的剖面结构示意图，在所述基底、鳍部21以及栅极22上形成光刻胶膜24，所述光刻胶膜24顶部高于所述栅极22顶部。
采用旋转涂覆工艺，在所述隔离层23、鳍部21以及栅极22上涂覆形成所述光刻胶膜24。
所述光刻胶膜24包括若干曝光区域I以及非曝光区域II，所述非曝光区域II横跨至少一个栅极22，且所述曝光区域I与非曝光区域II的分界线位于相邻栅极22之间。
后续显影处理过程中，位于曝光区域I的光刻胶膜24会被显影去除，也就是说，曝光区域I定义出了待进行功能性掺杂的鳍部21的位置和数量，相应的，非曝光区域II定义出了需进行保护的鳍部21的位置和数量。其中，所述曝光区域I中高于栅极22顶部的区域为第一区域(未标示)，所述曝光区域I中低于栅极22顶部的区域为第二区域(未标示)。
所述曝光区域I位于至少一个鳍部21正上方，从而使得后续可以对位于所述曝光区域I正下方的鳍部21进行功能性掺杂。所述曝光区域I与非曝光区域II的分界线位于相邻鳍部21之间，从而保证后续形成的光刻胶层对不期望进行功能性掺杂的鳍部21侧壁起到保护作用。此外，由于栅极21的长边延伸方向与所述鳍部21延伸方向垂直，相应使得所述曝光区域I与非曝光区域II的分界线还位于相邻栅极22之间。
所述非曝光区域II横跨至少一个栅极22。本实施例中，后续会对同一个鳍部21未被栅极22覆盖的部分进行功能性掺杂，因此，所述非曝光区域II横跨同一个鳍部21上的所有栅极22。
本实施例中，以所述曝光区域I位于2个鳍部21正上方为例。所述曝光区域I的排列方向与所述鳍部21的排列方向一致，且所述曝光区域I的长边延伸方向与所述鳍部21延伸方向一致。
本实施例中，所述光刻胶膜24的材料为化学放大光刻胶(CAR，ChemicalAmplifiedResist)，所述光刻胶膜24的材料为具有化学保护基团(t-BOC)的聚乙烯(PHS)。具有化学保护基团的树脂不溶于水；且所述CAR中具有光酸产生剂(PAG，PhotoAcidGenerator)作为感光剂；当CAR进行曝光处理后，曝光区域I的PAG发生光化学反应会产生光酸；在曝光后烘烤处理中，所述光酸作为化学催化剂将CAR中的化学保护基团移走，从而使得曝光区域I的光刻胶膜24可以溶解于显影液中；此外，在曝光后烘烤处理的热作用下，所述曝光区域I中的光刻胶膜24内进一步发生光酸的产生和扩散的连锁反应，从而增加曝光区域I中的光酸含量。
在其他实施例中，所述光刻胶膜的材料还可以为正性光刻胶材料(positivephotoresist)，其中，所述正性光刻胶材料为聚甲基丙烯酸甲酯(PMMA)或者重氮萘醌-酚醛树脂抗蚀剂(DQN)。
参考图7，图7为在图6基础上的结构示意图，对所述曝光区域I的光刻胶膜24进行曝光处理25。
本实施例中，所述光刻胶膜24的材料为CAR光刻胶，在曝光处理25过程中，在光的照射下CAR中的光酸产生剂发生化学反应形成光酸，所述光酸的形成使得曝光区域I的光刻胶膜24后续可以被显影去除。
所述曝光处理25过程中，所述曝光区域I的光刻胶膜24内会产生光酸，且所述第一区域的光刻胶膜24内产生的光酸含量小于所述第二区域的光刻胶膜24内产生的光酸含量。
这主要是由于：相邻栅极22之间构成了沟槽，且所述曝光区域I与非曝光区域II的边界线位于所述沟槽中；在所述曝光处理25过程中，所述沟槽内将产生反射光，所述反射光进一步的照射到所述第二区域的光刻胶膜24内，因此所述第二区域的光刻胶膜24受到的光照强度比第一区域的光刻胶膜24受到的光照强度更强且光照区域范围更广，从而使得第二区域的光刻胶膜24内产生的光酸含量大于第一区域的光刻胶膜24内产生的光酸含量。
此外，由于相邻栅极22之间的沟槽的深宽比较大，所述深宽比较大的沟槽会加剧沟槽内的反射光的强度，使得曝光区域I中低于栅极22顶部的光刻胶膜24受到反射光照射的强度高且曝光区域大，曝光区域I中高于栅极22顶部的光刻胶膜24受到的反射光照射的强度低。
因此，本实施例中，所述第一区域的光刻胶膜24内产生的光酸含量小于第二区域的光刻胶膜24内产生的光酸含量。
本实施例中，后续还会对光刻胶膜24进行曝光后烘烤处理，且相对于传统的曝光后烘烤处理而言，本实施例中后续进行的曝光后烘烤处理的处理温度更高；因此，后续在曝光后烘烤处理中，所述曝光区域I的光刻胶膜24中的光酸含量增加的越多。所述曝光处理25中，曝光能量越大在曝光处理25过程中曝光区域I的光刻胶膜24中产生的光酸量越多。因此，为了保证后续图形化光刻胶膜24形成的相邻光刻胶层之间的距离符合预定尺寸，本实施例中，需要均衡考虑后续的曝光后烘烤处理的处理温度以及相邻光刻胶层之间的尺寸，设置所述曝光处理25的曝光能量。
因此，本实施例中，所述曝光处理25中的曝光能量与后续的曝光后烘烤处理中的处理温度成反比例关系。为了保后续形成的相邻光刻胶层之间的距离符合预定尺寸，后续的曝光后烘烤处理中的处理温度越高，则所述曝光处理25中的曝光能量越低。
参考图8，在所述曝光处理25(参考图7)之后，对所述光刻胶膜24进行曝光后烘烤处理26。
本实施例中，所述曝光后烘烤处理26的目的在于：在曝光后烘烤处理26的热反应作用下，所述曝光区域I的光刻胶膜24内的光酸含量将进一步的增加，且所述曝光区域I的光刻胶膜24内的光酸将发生扩散。
由于前述的曝光处理25过程中，所述第一区域的光刻胶膜24受到的反射光的影响比第二区域的光刻胶膜24受到的反射光的影响小，所述第一区域的光刻胶膜24内的光酸含量小于第二区域的光刻胶膜24内的光酸含量；因此，在所述曝光后烘烤处理26中，所述第二区域的光刻胶膜24内的光酸增速大于第一区域的光刻胶膜24内的光酸增速。
且在所述曝光后烘烤处理26中，所述光刻胶膜24内的光酸扩散速率与曝光后烘烤处理26前光酸含量成正比关系。因此，在所述曝光后烘烤处理26中，所述第二区域的光刻胶膜24内的光酸扩散速率大于所述第一区域的光刻胶膜24内的光酸扩散速率。
随着曝光后烘烤处理26的处理温度的增加光刻胶膜24中的光酸增速也相应增加，并且，第二区域的光刻胶膜24内的光酸增速仍大于第一区域的光刻胶膜24内的光酸增速；随着曝光后烘烤处理26的处理温度增加光刻胶膜24中的光酸扩散速率也相应增加，并且，第二区域的光刻胶膜24内的光酸扩散速率仍大于第一区域的光刻胶膜24内的光酸扩散速率。因此所述曝光后烘烤处理26使得所述第二区域的光酸扩散至非曝光区域II中低于栅极22顶部的光刻胶膜24内。本实施例中，所述曝光后烘烤处理26后，所述非曝光区域II中低于栅极22顶部的光刻胶膜22被光酸全覆盖。
本实施例中，所述曝光后烘烤处理26的处理温度具有最佳温度，在所述最佳温度下进行所述曝光后烘烤处理26之后，后续的显影工艺显影去除非曝光区域II中低于栅极22顶部的全部光刻胶膜24。
其中，获取所述最佳温度的方法为：逐步增加所述曝光后烘烤处理26的处理温度，直至非曝光区域II中低于栅极22顶部的光刻胶膜24被光酸全覆盖；且在后续的显影处理过程中，非曝光区域II中低于栅极22顶部的光刻胶膜24全部被显影去除，非曝光区域II中高于栅极22顶部的光刻胶膜24保留，相应的处理温度为最佳温度。
参考图9，所述图9为本实施例提供的获取曝光后烘烤处理的最佳温度过程中的鳍式场效应管的扫描电镜图，从最左侧图至最右侧图示出了曝光后烘烤处理的处理温度递增时后续显影处理后的扫描电镜图。
在图9的最左侧图中，所述曝光后烘烤处理的处理温度最低，因此在显影处理后非曝光区域中低于栅极顶部的光刻胶膜中具有缺陷。
在图9的中间图中，所述曝光后烘烤处理的处理温度高于最左侧图中的曝光后烘烤处理的处理温度，与最左侧图相比，所述曝光后烘烤处理26的处理温度升高后，非曝光区域中低于栅极顶部的光刻胶膜被显影去除的量明显增多。
在图9的最右侧图中，所述曝光后烘烤处理的处理温度处于最佳温度，且所述曝光后烘烤处理的处理温度高于中间图中的曝光后烘烤处理的温度，在所述曝光后烘烤处理的处理温度升高至最佳温度后，非曝光区域中低于栅极顶部的光刻胶膜被全部显影去除，且非曝光区域中高于栅极顶部的光刻胶膜被保留。
为了防止第一区域光刻胶膜24内的光酸含量过多而扩散至相邻的非曝光区域II中高于栅极22顶部的光刻胶膜24内，保证后续形成的相邻光刻胶层之间的距离符合预定尺寸，当所述曝光后烘烤处理26的处理温度越高时，前述曝光处理25中的曝光能量越低。有关这一点在前述对曝光处理25进行描述时也有说明。
以后续形成的相邻光刻胶层之间的距离为0.275μm时作为示例，所述曝光后烘烤处理26的处理温度由90℃提高至110℃，相应的，所述曝光处理25的曝光能量由45mj降低至21mj，以保证后续形成的相邻光刻胶层之间的距离符合预定尺寸。
需要说明的是，在其他实施例中，根据需形成的相邻光刻胶层之间的距离要求的不同，可以对所述曝光后烘烤处理的处理温度以及曝光处理的能量进行调整，保证在经历曝光后烘烤处理之后，在显影处理中，显影去除曝光区域的光刻胶膜，且还将非曝光区域中低于栅极顶部的光刻胶膜全部显影去除，保留非曝光区域中高于栅极顶部的光刻胶膜。
参考图10及图11，图10为俯视结构示意图，图11为图10中沿AA1方向的剖面结构示意图，在所述曝光后烘烤处理26(参考图8)之后，对所述光刻胶膜24(参考图8)进行显影处理27，去除曝光区域I的光刻胶膜24，且还去除非曝光区域II中低于栅极22顶部的光刻胶膜24，保留位于所述非曝光区域II中高于栅极22顶部的光刻胶膜24作为光刻胶层28，所述光刻胶层28横跨至少一个栅极22且暴露出部分鳍部21。
所述曝光区域I中的光刻胶膜24内产生了大量光酸，所述光酸将曝光区域I中的光刻胶膜24中的保护基团移走，使得所述曝光区域I中的光刻胶膜24溶解于显影处理27的显影液中。
此外，由前述分析可知，在曝光后烘烤处理过程中，第二区域的光刻胶膜24内的光酸扩散至非曝光区域II中低于栅极22顶部的光刻胶膜24内，使得非曝光区域II中低于栅极22顶部的光刻胶膜24全部被光酸覆盖。因此，所述非曝光区域II中低于栅极22顶部的光刻胶膜24在显影处理27的显影液中溶解度高，从而将非曝光区域II中低于栅极22顶部的光刻胶膜24全部显影去除。
所述光刻胶层28定义出了需进行保护的鳍部21的位置和数量；所述光刻胶层28暴露出至少一个鳍部21，从而使得后续可以对所述暴露出的鳍部21进行功能性掺杂。所述光刻胶层28的侧壁位于相邻鳍部21之间，从而保证光刻胶层28对不期望进行功能性掺杂的鳍部21侧壁起到保护作用；且所述光刻胶层28的侧壁还位于相邻栅极22之间。
所述光刻胶层28横跨至少一个栅极22。本实施例中，后续会对同一个鳍部21未被栅极22覆盖的部分进行功能性掺杂，因此，所述光刻胶层28横跨同一个鳍部21上的所有栅极22。
所述光刻胶层28的排列方向与所述鳍部21的排列方向一致；所述光刻胶层28的长边延伸方向与所述鳍部21延伸方向平行。
本实施例中，由于所述显影处理27将非曝光区域II中低于栅极22顶部的光刻胶膜24全部去除，从而避免了前述低于栅极22顶部的光刻胶层28内的侧壁凹陷缺陷以及底部残留缺陷，使得光刻胶层28可以更为准确的定义出后续需进行功能性掺杂的鳍部21的位置，避免后续需进行功能性掺杂的鳍部21被光刻胶层覆盖，从而提高后续进行功能性掺杂的准确性。
参考图12，图12为在图11基础上的结构示意图，以所述光刻胶层28为掩膜，对所述暴露出的鳍部21进行功能性掺杂29。
本实施例中，以所述功能性掺杂29用于形成LDD作为示例。所述光刻胶层28暴露出的鳍部21用于形成NMOS器件时，所述功能性掺杂29的掺杂离子为N型离子，例如为P、As或Sb；所述光刻胶层28暴露出的鳍部21用于形成PMOS器件时，所述功能性掺杂29的掺杂离子为P型离子，例如为B、Ga或In。
在其他实施例中，所述功能性掺杂还可以用于形成重源漏掺杂区或者口袋区(pocketarea)。
采用离子注入工艺进行所述功能性掺杂29。本实施例中，为了避免对位于光刻胶层28正下方的鳍部21造成不必要的离子注入，所述离子注入工艺中，离子注入角度为0°，也就是说，注入离子的前进方向与所述基底表面方向相垂直。在其他实施例中，所述离子注入工艺，离子注入角度还可以为小于等于10°。
需要说明的是，在所述功能性掺杂29中，所述光刻胶层28的有效厚度为高于栅极22顶部的光刻胶层28的厚度，因此，所述光刻胶层28的有效厚度低于未显影去除低于栅极顶部的光刻胶膜时形成的光刻胶层的有效厚度。为了保证所述光刻胶层28具有足够的保护作用，前述在形成光刻胶膜24时应增加光刻胶膜24的厚度，使得相应形成的光刻胶层28的有效厚度足以对鳍部21提供保护作用。
本实施例中，形成的光刻胶层28可以更为准确的定义出需进行功能性掺杂29的鳍部21的位置，避免需进行功能性掺杂的鳍部21被光刻胶层28覆盖，从而提高进行功能性掺杂的准确性。
并且，本发明提供的鳍式场效应管的制造方法中，量测到的光刻胶层的位置以及尺寸均可以如实的反映出形成的光刻胶层特征参数，通过量测到的光刻胶层的位置以及尺寸，及时的调整工艺参数，从而提高光刻胶层的位置精确性以及尺寸精确性。
若保留低于栅极底部的光刻胶膜，则形成的光刻胶层中具有底部残留缺陷；当量测光刻胶层的特征参数时，实际上量测的为包括了底部残留缺陷位置和尺寸的参数，使得量测到的光刻胶层的尺寸较实际的光刻胶层的尺寸大，且量测到的光刻胶层的边界位于也难以如实反映实际光刻胶层的边界；当以量测到的失真的光刻胶层的特征参数对工艺进行调整时，调整后形成的光刻胶层的位置精确度和尺寸精确度均较差，因此相应形成的鳍式场效应管的性能较低。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种鳍式场效应管的制造方法，其特征在于，包括：
提供基底，凸出于所述基底上的分立的鳍部，以及位于所述基底上且横跨所述鳍部的多个栅极，其中，每一栅极覆盖至少一个鳍部的顶部和侧壁；
在所述基底、鳍部以及栅极上形成光刻胶膜，所述光刻胶膜顶部高于所述栅极顶部，且所述光刻胶膜包括若干曝光区域以及非曝光区域，曝光区域中高于栅极顶部的区域为第一区域，曝光区域中低于栅极顶部的区域为第二区域，所述曝光区域位于至少一个鳍部的正上方且曝光区域与非曝光区域的分界线位于相邻栅极之间；
对所述曝光区域的光刻胶膜进行曝光处理，且所述第一区域的光刻胶膜内产生的光酸含量小于第二区域的光刻胶膜内产生的光酸含量；
在所述曝光处理之后，对所述光刻胶膜进行曝光后烘烤处理，使得所述第二区域的光酸扩散至非曝光区域中低于栅极顶部的光刻胶膜内；
在所述曝光后烘烤处理之后，对所述光刻胶膜进行显影处理，去除非曝光区域中低于栅极顶部以及曝光区域的光刻胶膜，保留位于非曝光区域中高于栅极顶部的光刻胶膜作为光刻胶层，所述光刻胶层横跨至少一个栅极且暴露出部分鳍部；
以所述光刻胶层为掩膜，对所述暴露出的鳍部进行功能性掺杂。
2.如权利要求1所述的鳍式场效应管的制造方法，其特征在在于，所述曝光后烘烤处理中，所述第二区域的光刻胶膜内光酸增速大于第一区域的光刻胶膜内光酸增速；所述第二区域的光刻胶膜内光酸扩散速率大于第一区域的光刻胶膜内光酸扩散速率。
3.如权利要求1所述的鳍式场效应管的制造方法，其特征在于，所述曝光后烘烤处理后，所述非曝光区域中低于栅极顶部的光刻胶膜被光酸全覆盖。
4.如权利要求1所述的鳍式场效应管的制造方法，其特征在于，所述曝光处理中的曝光能量与所述曝光烘烤处理中的处理温度成反比例关系。
5.如权利要求4所述的鳍式场效应管的制造方法，其特征在于，所述曝光烘烤处理中的处理温度越高，所述曝光处理中的曝光能量越低。
6.如权利要求1所述的鳍式场效应管的制造方法，其特征在于，所述曝光后烘烤处理的处理温度具有最佳温度；在所述最佳温度下进行所述曝光后烘烤处理之后，所述显影处理显影去除非曝光区域中低于栅极顶部的光刻胶膜。
7.如权利要求6所述的鳍式场效应管的制造方法，其特征在于，获取所述最佳温度的方法为：逐渐增加所述曝光后烘烤处理的处理温度，直至非曝光区域中低于栅极顶部的光刻胶膜被光酸全覆盖；且在所述显影处理过程中，所述非曝光区域中低于栅极顶部的光刻胶膜全部被显影去除，非曝光区域中高于栅极顶部的光刻胶膜保留，相应的处理温度为最佳温度。
8.如权利要求6或7所述的鳍式场效应管的制造方法，其特征在于，在获取所述最佳温度的过程中，所述曝光后烘烤处理的处理温度由90℃提高至110℃，所述曝光处理的曝光能量由45mj降低至21mj。
9.如权利要求1所述的鳍式场效应管的制造方法，其特征在于，所述光刻胶膜的材料为聚甲基丙烯酸甲酯或者重氮萘醌-酚醛树脂抗蚀剂。
10.如权利要求1所述的鳍式场效应管的制造方法，其特征在于，所述光刻胶膜的材料为化学放大光刻胶。
11.如权利要求1所述的鳍式场效应管的制造方法，其特征在于，所述显影液为碱性水溶液。
12.如权利要求11所述的鳍式场效应管的制造方法，其特征在于，所述显影液为TMAH溶液。
13.如权利要求1所述的鳍式场效应管的制造方法，其特征在于，所述曝光区域位于至少一个鳍部的正上方，且所述曝光区域与非曝光区域的分界线位于相邻鳍部之间。
14.如权利要求1所述的鳍式场效应管的制造方法，其特征在于，所述非曝光区域横跨同一个鳍部上的所有栅极。
15.如权利要求14所述的鳍式场效应管的制造方法，其特征在于，所述曝光区域的排列方向与所述鳍部的排列方向一致；且所述曝光区域的长边延伸方向与所述鳍部延伸方向一致。
16.如权利要求1所述的鳍式场效应管的制造方法，其特征在于，采用离子注入工艺进行所述功能性掺杂，且离子注入工艺的注入角度小于等于10°。
17.如权利要求1或16所述的鳍式场效应管的制造方法，其特征在于，所述功能性掺杂采用的离子注入工艺的注入角度为0°。
18.如权利要求1所述的鳍式场效应管的制造方法，其特征在于，所述基底包括衬底以及位于衬底上的隔离层，所述鳍部位于所述衬底，所述隔离层覆盖所述鳍部的部分侧壁，且所述隔离层顶部低于所述鳍部顶部。
19.如权利要求1所述的鳍式场效应管的制造方法，其特征在于，所述功能性掺杂用于形成轻源漏掺杂区或者重源漏掺杂区。
CN201610991129.2A 2016-11-08 2016-11-08 鳍式场效应管的制造方法 Active CN108074812B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610991129.2A CN108074812B (zh) 2016-11-08 2016-11-08 鳍式场效应管的制造方法
US15/792,439 US10269645B2 (en) 2016-11-08 2017-10-24 Fin field-effect transistor and fabrication method thereof
EP17200235.4A EP3319119A1 (en) 2016-11-08 2017-11-07 Fin field-effect transistor and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610991129.2A CN108074812B (zh) 2016-11-08 2016-11-08 鳍式场效应管的制造方法

Publications (2)

Publication Number Publication Date
CN108074812A CN108074812A (zh) 2018-05-25
CN108074812B true CN108074812B (zh) 2020-07-10

Family

ID=60293754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610991129.2A Active CN108074812B (zh) 2016-11-08 2016-11-08 鳍式场效应管的制造方法

Country Status (3)

Country Link
US (1) US10269645B2 (zh)
EP (1) EP3319119A1 (zh)
CN (1) CN108074812B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108666221B (zh) * 2017-03-30 2021-08-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1427452A (zh) * 2001-12-18 2003-07-02 旺宏电子股份有限公司 图案化光阻的形成方法
CN106067479A (zh) * 2015-04-22 2016-11-02 台湾积体电路制造股份有限公司 半导体结构及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8097402B2 (en) * 2009-03-31 2012-01-17 Tokyo Electron Limited Using electric-field directed post-exposure bake for double-patterning (D-P)
JP6115322B2 (ja) 2012-06-19 2017-04-19 信越化学工業株式会社 パターン形成方法
US20140113420A1 (en) * 2012-10-24 2014-04-24 Globalfoundries Inc. Methods of avoiding shadowing when forming source/drain implant regions on 3d semiconductor devices
US9455200B2 (en) * 2014-08-11 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for semiconductor device fabrication

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1427452A (zh) * 2001-12-18 2003-07-02 旺宏电子股份有限公司 图案化光阻的形成方法
CN106067479A (zh) * 2015-04-22 2016-11-02 台湾积体电路制造股份有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
US20180130710A1 (en) 2018-05-10
EP3319119A1 (en) 2018-05-09
US10269645B2 (en) 2019-04-23
CN108074812A (zh) 2018-05-25

Similar Documents

Publication Publication Date Title
TWI596435B (zh) 用以使用二次曝光界定多個層圖案的方法
US20140030890A1 (en) Super-Self-Aligned Contacts and Method for Making the Same
US10317801B2 (en) Method for forming photolithographic pattern
JP2006337474A (ja) 露光用マスクとその製造方法、及び半導体装置の製造方法
KR950007139A (ko) 반도체 박막트랜지스터(tft) 제조방법
KR101219464B1 (ko) 반도체 장치 및 그 제조 방법
JPH10256394A (ja) 半導体構造体およびデバイス
JP5474068B2 (ja) 炭化珪素半導体装置の製造方法
CN108074812B (zh) 鳍式场效应管的制造方法
US6030752A (en) Method of stitching segments defined by adjacent image patterns during the manufacture of a semiconductor device
KR100753105B1 (ko) 반도체 소자의 리세스패턴 제조방법
US9791775B2 (en) Lithography process on high topology features
US20030198898A1 (en) Method for manufacturing a semiconductor device
US11189495B2 (en) Semiconductor structure and fabrication method thereof
KR101096208B1 (ko) 반도체 소자의 소자 분리용 패턴 형성 방법
KR100540332B1 (ko) 반도체 소자의 패턴 형성 방법
KR0172552B1 (ko) 반도체 소자의 제조방법
KR100831264B1 (ko) 이온주입 마스크 형성 방법
KR0171736B1 (ko) 전계효과트랜지스터 제조 방법
KR20060054681A (ko) 포토레지스트 패턴 및 박막 패턴 형성방법
KR20100000623A (ko) 반도체 소자의 형성 방법
JPH04100243A (ja) 半導体装置およびその製造方法
KR20070076705A (ko) 반도체 소자의 제조 방법
KR20060114447A (ko) 반도체소자의 제조방법
KR20070001571A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant