KR20100000623A - 반도체 소자의 형성 방법 - Google Patents

Abstract

본 발명은 반도체 기판 상에 반사 방지막을 형성하는 단계, 반사 방지막을 고형화하는 제1 베이킹 공정을 실시하는 단계, 반사 방지막을 패터닝 하여 반사 방지 패턴을 형성하는 단계, 반사 방지 패턴의 개구부의 측벽에 가교 결합층을 형성하여 개구부의 폭을 좁히는 단계, 개구부의 내부로 노출된 반도체 기판에 접합영역을 형성하는 단계를 포함하는 반도체 소자의 형성 방법으로 이루어진다.

DBARC, 반사 방지막, RELACS, 가교 결합층, 가교 결합, crosslingking

Description

반도체 소자의 형성 방법{Method of forming semiconductor device}

본 발명은 반도체 소자의 형성 방법에 관한 것으로, 특히 접합영역을 형성하기 위한 포토레지스트 패턴의 신뢰도를 향상시키기 위한 반도체 소자의 형성 방법에 관한 것이다.

반도체 소자는 다수개의 트랜지스터들과 다수개의 금속배선들을 포함하는데, 특히, 금속배선들의 경우 하부구조(예컨대, 트랜지스터 또는 하부 금속배선)와 상부 금속배선들이 전기적으로 연결될 때 콘택 플러그(contact plug)를 이용한다. 이때, 콘택 플러그의 저면은 트랜치스터의 접합영역이나 하부 금속배선과 접할 수 있으며, 또는 반도체 기판에 형성된 접합영역과 전기적으로 접할 수도 있다.

반도체 기판에 접합영역을 형성하기 위하여, 반도체 기판 상에 포토레지스트 패턴을 형성한 후 이온주입 공정을 실시할 수 있다. 이때, 노광 패턴의 폭이 최근보다 넓은 경우에는, 노광 공정시 반도체 기판으로부터 반사되는 반사광에 의한 영향이 거의 없었기 때문에, 포토레지스트 패턴과 반도체 기판 사이에 반사 방지막을 형성하지 않아도 무관하였다. 하지만, 최근과 같이 반도체 소자의 집적도가 증가함에 따라, 접합영역 또한 좁은 폭이 요구되고 있으며, 이를 위하여 반사 방지막이 다시 요구되고 있다.

한편, 반사 방지막 중에서 접합영역이 형성될 부분을 제거하여 개구부를 형성하는데, 반사 방지막의 일부가 개구부로 노출되는 반도체 기판상에 잔류하면, 후속 실시하는 이온주입 공정에 마스크로 작용하여 접합영영역의 전기적 특성이 열화될 수 있다.

본 발명이 해결하고자 하는 과제는, 반도체 기판에 접합영역을 형성할 때, 현상액에 의해 용이하게 제거되는 반사 방지막을 사용함으로써 포토레지스트 패턴 형성 공정 시 노광의 반사를 억제하여 포토레지스트 패턴의 신뢰도를 향상시킬 수 있다. 또한, 반사 방지막의 과도 식각 부분을 수용성 혼합물을 사용하여 보상해 줌으로써 패턴폭의 변화를 감소시킬 수 있다.

본 발명에 따른 반도체 소자의 형성 방법은, 반도체 기판 상에 반사 방지막을 형성한다. 반사 방지막을 고형화하는 제1 베이킹 공정을 실시한다. 반사 방지막을 패터닝 하여 반사 방지 패턴을 형성한다. 반사 방지 패턴의 개구부의 측벽에 가교 결합층을 형성하여 개구부의 폭을 좁힌다. 개구부의 내부로 노출된 반도체 기판에 접합영역을 형성하는 단계를 포함하는 반도체 소자의 형성 방법으로 이루어진다.

반사 방지막은 현상액에 의해 용이하게 제거되는 반사 방지막((wet developable BARC; DBARC)으로 형성한다.

반사 방지 패턴을 형성하는 단계는, 반사 방지막의 상부에 포토레지스트막을 형성한다. 포토레지스트막을 고형화하기 위한 제2 베이킹 공정을 실시한다. 포토레지스트막에 노광영역을 형성하기 위한 노광 공정을 실시한다. 노광영역을 제거하기 위한 현상 공정을 실시하되, 현상 공정에 사용하는 현상액에 의해 포토레지스트 패턴의 개구부로 노출되는 반사 방지막의 일부를 제거하는 단계를 포함한다.

제1 베이킹 공정은 130℃ 내지 170℃의 온도 범위에서 열처리 공정으로 수행한다.

가교 결합층은, 반사 방지 패턴 및 반도체 기판의 상부에 수용성 혼합물을 형성하고, 제3 베이킹 공정을 실시한 후, 수용성 혼합물을 제거하는 단계를 수행하여 형성한다.

수용성 혼합물은 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink)막으로 형성하며, RELACS막은 수용성 고분자 및 수용성 첨가제를 혼합하여 형성한다.

제3 베이킹 공정을 실시하여 수용성 혼합물로부터 산(acid)을 발생시키고, 산(acid)과 반사 방지 패턴이 반응하여 가교 결합층을 형성한다.

본 발명은, 반도체 기판에 접합영역을 형성할 때, 현상액에 의해 용이하게 제거되는 반사 방지막을 사용함으로써 포토레지스트 패턴 형성 공정 시 노광의 반사를 억제하여 포토레지스트 패턴의 신뢰도를 향상시킬 수 있다. 또한, 반사 방지막의 과도 식각 부분을 수용성 혼합물을 사용하여 보상해 줌으로써 패턴폭의 변화를 감소시킬 수 있다. 이로 인해, 반도체 소자의 접합영역의 변화 폭을 감소시킬 수 있으므로 신뢰도를 개선할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.

도 1a 내지 도 1f는 본 발명에 따른 반도체 소자의 형성 방법을 설명하기 위한 단면도이다.

도 1a를 참조하면, 반도체 기판(100)의 상부에 반사 방지막(102)을 형성한다. 반사 방지막(102)은 현상액에 의해 제거가 용이한 반사 방지막(wet developable BARC; DBARC)으로 형성한다. 이러한 반사 방지막(102)은 포토레지스트 패턴을 형성하기 위한 노광 및 현상 공정 시 사용하는 현상액(developer)에 의해 용이하게 제거되는 특징이 있다. 이어서, 유동성의 반사 방지막(102)을 고형화하기 위한 제1 베이킹(baking) 공정을 실시한다. 제1 베이킹 공정은 열처리 공정으로 수행할 수 있다. 현상액에 의해 제거가 용이한 반사 방지막(DBARC)은 열처리 온도에 따라서 현상액에 의해 제거되는 량이 달라진다. 예를 들면, 열처리 온도가 낮을수록 현상액에 의한 제거가 용이하며, 온도가 높을수록 현상액에 의한 제거가 어려워진다. 이에 따라, 후속 현상액에 의한 제거를 용이하게 수행하기 위하여 제1 베이킹 공정은 170℃ 이하의 온도에서 실시하며, 바람직하게는 130℃ 내지 170℃의 온 도 범위에서 수행한다.

도 1b를 참조하면, 반사 방지막(102)의 상부에 포토레지스트막(104)을 형성한다. 포토레지스트막(104)은 유동성 물질이므로 형성한 후에는 제2 베이킹 공정을 실시하여 고형화시킨다.

이어서, 반도체 기판(100)의 상부에 노광(exposure) 공정용 레티클(105)을 형성한다. 레티클(105)은 석영기판(105a) 상에 크롬패턴(105b)을 형성하여 사용할 수 있다. 레티클(105)에 광원을 조사하면, 크롬패턴(105b)의 개구부를 통과한 광원이 포토레지스트막(104)에 조사된다. 이로써, 포토레지스트막(104) 중 광원이 조사된 영역은 노광영역(A)이 된다.

도 1c를 참조하면, 현상(develop) 공정을 실시하여 포토레지스트막(도 1b의 104)의 노광영역(A)을 제거한다. 이로써, 포토레지스트 패턴(104a)을 형성한다. 특히, 현상 공정을 실시할 때 포토레지스트막(도 1b의 104)의 노광영역(도 1b의 A)이 제거되면서 개구부(B)의 내부로 반사 방지막(도 1b의 102)이 노출되는데, 반사 방지막(102)의 노출되는 영역이 현상액에 의해 용이하게 제거되면서 반사 방지 패턴(102a)이 된다.

바람직하게는, 반사 방지 패턴(102a)이 포토레지스트 패턴(104a)과 동일한 패턴으로 형성되어야 한다. 하지만, 상술한 바와 같이 후속 공정으로 반사 방지 패턴(102a)을 용이하게 제거하기 위하여 제1 베이킹 공정을 저온(130℃ 내지 170℃)에서 수행하였기 때문에, 반사 방지막(도 1b의 102)의 제거 속도가 포토레지스트막(도 1b의 104)의 제거 속도보다 더 빠를 수 있다. 이로 인해, 반사 방지 패 턴(102a)의 개구부의 폭(W2)이 포토레지스트 패턴(104a)의 개구부의 폭(W1)보다 넓게 형성될 수 있다.

도 1d를 참조하면, 반사 방지 패턴(102a)에 형성된 개구부(B)의 폭(도 1c의 W2)을 좁히기 위하여 개구부(B)의 내부에 수용성 혼합물(106)을 채운다. 구체적으로 설명하면, 반도체 기판(100) 상에 수용성 혼합물(106)을 형성하는데, 반사 방지 패턴(102a)에 형성된 개구부(B)의 내부가 충분히 채워지도록 포토레지스트 패턴(104a)이 모두 덮이도록 형성하는 것이 바람직하다.

수용성 혼합물(106)은 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink)막으로 형성할 수 있다. 구체적으로, RELACS막은 수용성 고분자와 수용성 첨가제로 이루어져 있으며, 소수성인 반사 방지 패턴(102a)과 섞이지 않게 코팅(coating)이 가능하다.

도 1e를 참조하면, 수용성 혼합물(106)을 코팅한 후에 제3 베이킹 공정을 실시한다. 제3 베이킹 공정을 수행하면 수용성 혼합물(106) 내에 포함된 산(acid)이 확산되는데, 확산된 산(acid)이 반사 방지 패턴(102a)과 반응하면서 가교결합(crosslingking)이 발생한다. 이에 따라, 반사 방지 패턴(102a)의 측벽에 가교 결합층(102b)이 형성되고, 가교 결합층(102b)에 의해 개구부(B)의 폭이 좁아진다.

또한, 수용성 혼합물(106) 내에 포함된 산(acid)과 포토레지스트 패턴(104a)도 반응하여 가교 결합을 발생할 수 있으므로, 도 1b의 공정 단계에서 이를 고려하여 포토레지스트 패턴(104a)을 형성하는 것이 바람직하다.

도 1f를 참조하면, 수용성 혼합물(도 1e의 106)을 제거하여 포토레지스트 패 턴(104a) 또는 반사 방지 패턴(102a)의 개구부 사이로 반도체 기판(100)을 노출시킨다. 이어서, 노출된 반도체 기판(100)에 접합영역(100a)을 형성하기 위한 이온주입 공정을 실시한다. 특히, 이온주입 공정을 실시할 때 노출된 반도체 기판(100)의 표면에 반사 방지 패턴(102a)의 잔류물이 거의 존재하지 않으므로 접합영역(100a)의 전기적 특성 열화를 억제할 수 있다.

상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

도 1a 내지 도 1f는 본 발명에 따른 반도체 소자의 형성 방법을 설명하기 위한 단면도이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 반도체 기판 102 : 반사 방지막

102b : 가교 결합층 104 : 포토레지스트막

105 : 레티클 106 : 수용성 혼합물

Claims (8)

1. 반도체 기판 상에 반사 방지막을 형성하는 단계;

   상기 반사 방지막을 고형화하는 제1 베이킹 공정을 실시하는 단계;

   상기 반사 방지막을 패터닝 하여 반사 방지 패턴을 형성하는 단계;

   상기 반사 방지 패턴의 개구부의 측벽에 가교 결합층을 형성하여 상기 개구부의 폭을 좁히는 단계; 및

   상기 개구부의 내부로 노출된 상기 반도체 기판에 접합영역을 형성하는 단계를 포함하는 반도체 소자의 형성 방법.
2. 제 1 항에 있어서,

   상기 반사 방지막은 현상액에 의해 용이하게 제거되는 반사 방지막((wet developable BARC; DBARC)으로 형성하는 반도체 소자의 형성 방법.
3. 제 1 항에 있어서, 상기 반사 방지 패턴을 형성하는 단계는,

   상기 반사 방지막의 상부에 포토레지스트막을 형성하는 단계;

   상기 포토레지스트막을 고형화하기 위한 제2 베이킹 공정을 실시하는 단계;

   상기 포토레지스트막에 노광영역을 형성하기 위한 노광 공정을 실시하는 단 계; 및

   상기 노광영역을 제거하기 위한 현상 공정을 실시하되, 상기 현상 공정에 사용하는 현상액에 의해 상기 포토레지스트 패턴의 개구부로 노출되는 상기 반사 방지막의 일부를 제거하는 단계를 포함하는 반도체 소자의 형성 방법.
4. 제 1 항에 있어서,

   상기 제1 베이킹 공정은 130℃ 내지 170℃의 온도 범위에서 열처리 공정으로 수행하는 반도체 소자의 형성 방법.
5. 제 1 항에 있어서, 상기 가교 결합층은,

   상기 반사 방지 패턴 및 상기 반도체 기판의 상부에 수용성 혼합물을 형성하는 단계;

   제3 베이킹 공정을 실시하는 단계; 및

   상기 수용성 혼합물을 제거하는 단계를 수행하여 형성하는 반도체 소자의 형성 방법.
6. 제 5 항에 있어서,

   상기 수용성 혼합물은 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink)막으로 형성하는 반도체 소자의 형성 방법.
7. 제 6 항에 있어서,

   상기 RELACS막은 수용성 고분자 및 수용성 첨가제를 혼합하여 형성하는 반도체 소자의 형성 방법.
8. 제 5 항에 있어서,

   상기 제3 베이킹 공정을 실시하여 상기 수용성 혼합물로부터 산(acid)을 발생시키고, 상기 산(acid)과 상기 반사 방지 패턴이 반응하여 상기 가교 결합층을 형성하는 반도체 소자의 형성 방법.

Images