KR0171985B1 - 반도체 장치의 감광막 패턴 형성방법 - Google Patents

반도체 장치의 감광막 패턴 형성방법 Download PDF

Info

Publication number
KR0171985B1
KR0171985B1 KR1019950048292A KR19950048292A KR0171985B1 KR 0171985 B1 KR0171985 B1 KR 0171985B1 KR 1019950048292 A KR1019950048292 A KR 1019950048292A KR 19950048292 A KR19950048292 A KR 19950048292A KR 0171985 B1 KR0171985 B1 KR 0171985B1
Authority
KR
South Korea
Prior art keywords
film
photoresist
pattern
photosensitive film
exposing
Prior art date
Application number
KR1019950048292A
Other languages
English (en)
Other versions
KR970051843A (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950048292A priority Critical patent/KR0171985B1/ko
Publication of KR970051843A publication Critical patent/KR970051843A/ko
Application granted granted Critical
Publication of KR0171985B1 publication Critical patent/KR0171985B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 콘트라스트 증진물질을 이용하여 형성되는 감광막 패턴의 측면 프로파일, 임계치수, 초점심도 등을 개선할 수 있는 반도체 장치의 감광막 패턴 형성방법을 제공하는 것을 목적으로 한다. 이와 같은 목적을 달성하기 위한 방법은 반도체 기판위의 패턴 형성을 위한 소정의 층 위에 제1감광막 패턴을 통상의 방법으로 형성하는 단계; 노출된 소정의 막을 비등방성 식각하는 단계; 제1감광막 패턴을 제거하고, 제2감광막을 도포한 다음, 소프트 베이크하는 단계; 콘트라스트 충진물질과 감광막의 혼합방지 물질을 도포하는 단계; 콘트라스트 충진물질을 도포하는 단계; 콘트라스트 증진물질 및 혼합방지 물질을 노광하는 단계; 노광으로 콘트라스트 증진물질이 거의 투명하게 된 후, 콘트라스트 증진물질 및 혼합방지 물질을 제거하고 제2감광막을 노광하는 단계; 제2감광막을 소정 온도에서 베이크 하는 단계; 현상하여 제2감광막을 제거하는 단계; 노출된 절연막을 비등방성 식각하는 단계; 제2감광막 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 장치의 감광막 패턴 형성방법
제1도는 종래의 실시예에 따른 감광막 패턴의 형성방법을 설명하는 공정 흐름도.
제2도는 본 발명의 실시예에 따른 감광막 패턴의 형성방법을 설명하는 공정 흐름도.
제3도는 제2도의 공정순서에 따른 감광막 패턴의 형성과정을 반도체 소자의 부분 단면도를 통하여 보여 주는 공정흐름도.
제4도는 제2도의 공정순서에 따른 다른 실시예에서의 감광막 패턴의 형성과정을 반도체 소자의 부분 단면도를 통하여 보여주는 공정흐름도.
* 도면의 주요부분에 대한 부호의 설명
1,11 : 제1절연막 2,12 : 전도막
3 : 제2절연막 4,13 : 제1감광막 패턴
5,14 : 제2감광막 6,15 : 혼합방지막
7,16 : 콘트라스트 증진막
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 특히 콘트라스트 증진물질을 이용하여 형성되는 감광막 패턴의 측면 프로파일, 임계치수, 초점심도 등을 개선할 수 있는 반도체 장치의 감광막 패턴 형성방법에 관한 것이다.
반도체 장치가 고집적화 되어감에 따라 패턴에 대한 초미세화 및 임계치수의 고정밀화가 필수적으로 요구되고 있으며, 이에 부합하는 장비 또는 공정이 필요하게 되었는데, 기존의 리소그래피(Lithography)시스템으로 성능을 향상시키기에는 이미 한계에 도달하여 매우 어려운 것이 또한 사실이다.
일반적으로 반도체 장치를 제조하기 위한 감광막 패턴 형성 방법에 있어서, 종래의 리소그래피 공정에 의한 감광막 패턴 형성방법을 제1도를 참조하여 살펴보기로 한다.
도시한 바와 같이, 감광막 패턴을 형성하기 위해서는, 먼저, 감광막이 도포될 상태의 기판에 전처리 공정을 실시한다. 전처리 공정은 웨이퍼를 세정하고 감광막과 감광막이 도포될 기판이나 기판위에 형성된 층과의 점착력(adhesion)을 증가시키기 위한 탈수(Dehydration)공정으로서, 웨이퍼 표면을 HMDS 등을 이용하여 표면을 소수성 상태로 만든다. 이 후, 감광막을 도포하고, 90 내지 120℃의 저온에서 감광막을 구어서 감광막 내의 용매(Solvent)를 제거하여 감광막을 안정화 시키는 소프트 베이크(SOFT BAKE)작업을 행한다. 이 후, 패턴을 형성하기 위한 마스크(레티클)를 통하여 상기 감광막에 광을 조사하면 감광막은 마스크의 패턴에 따라서 노광된다. 다음으로, 노광후 베이크 공정을 행하게 된는데, 이는 노광후 감광막 내 간섭에 의해 형성된 스탠딩 웨이브에 의한 피에이씨(PAC) 분해농도(산 농도)의 경계를 열확산을 통하여 부드럽게 만들어 주는 것으로서, 패턴의 브이-프로파일을 개선하는 공정이며, 온도범위는 90 내지 130℃이다.
상기 노광후 베이크 공정후, 현상액에 담그어 노광된 감광막을 제거하므로써 감광막 마스크 패턴을 완성하게 된다. 이 때의 현상액의 농도는 TMAH 2.38wt%, 건조는 중수에서 린스후 스핀 드라이(spin dry)를 행한다.
이와 같은 종래의 감광막 패턴 형성 방법으로는 감광막의 특성 때문에, 초미세 패턴 형성의 한계에 도달하여 감광막의 측면 프로파일, 임계치수, 초점심도 등이 저하될 뿐만 아니라, 공정의 안정성이 악화되는 문제점이 있었다.
따라서, 본 발명의 목적은 콘트라스트 증진물질을 이용하여 감광막 패턴을 형성하므로써, 상기한 문제점을 해결할 수 있는 반도체 소자의 감광막 마스크 패턴 형성방법을 제공하기 위한 것이다.
이와 같은 목적을 달성하기 위한 본 발명의 감광막 마스크 패턴 형성방법은 반도체 기판에 형성된 패턴을 형성하기 위한 층 위에 제1감광막을 도포하는 단계; 소프트 베이크 하는 단계; 감광막을 노광하는 단계; 노광후 베이크 하는 단계; 노광된 감광막을 제거하여 감광막 마스크를 형성하는 단계; 노출된 소정의 막을 비등방성 식각하는 단계; 제1감광막 패턴을 제거하는 단계; 상기 단계의 결과적인 구조의 전면에 제2감광막을 도포하는 단계; 상기 제2감광막을 소프트 베이크 하는 단계; 콘트라스트 충진물질과 감광막의 혼합방지 물질을 도포하는 단계; 혼합방지물질 위에 콘트라스트 충진물질을 도포하는 단계; 콘트라스트 증진물질 및 혼합방지 물질을 노광하는 단계; 노광으로 콘트라스트 증진물질이 거의 투명하게 된 후, 콘트라스트 증진물질 및 혼합방지 물질을 제거하고 제2감광막을 노광하는 단계; 제2감광막을 소정 온도에서 베이크 하는 단계; 현상하여 제2감광막을 제거하는 단계; 노출된 상기 소정의 막의 노출 부분을 비등방성 식각하는 단계; 제2감광막 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
본 발명의 감광막 마스크 패턴 형성방법은 제2도에 도시한 바와 같이, 다음과 같은 과정으로 진행된다.
먼저, 감광막을 도포하기 전에 웨이퍼에 묻은 파티클과 같은 불순물을 제거하기 위한 세정공정의 전처리를 한다. 상기 전처리 공정후에 제1감광막을 도포하는 한다. 이 후, 도포된 제1감광막을 제1소프트 베이크 한다. 다음으로, 소프트 베이크한 감광막에 마스크(레티클)를 통하여 광을 조사한다. 광의 조사에 의해서, 감광막은 마스크의 패턴에 따라서 1차 노광된다. 1차 노광후, 상기 감광막을 다시 베이크 한 다음에 현상용액에 담그어서 노광된 감광막을 벗겨내는 1차 현상공정을 수행한다. 1차 현상공정후, 비등방성 식각을 행하여 제1감광막 패턴을 제거한다. 이 후, 제2감광막을 소정 두께로 도포하여, 2차 소프트 베이크를 행한다.
다음으로, 콘트라스트 증진물질(Contrast Enhancement Material : 이하, CEM으로 약칭)과 감광막의 혼합물질을 패턴을 형성하기 위한 층이 형성되어 있는 층의 전면에 도포한다. 상기 CEM과 감광막의 혼합막 위에 CEM막을 소정두께로 도포한다. 마찬가지 방법으로 마스크를 사용하고 광을 조사하여 2차 노광을 행하고, 베이크 처리를 한다. 이 후, 현상공정을 행하여 노광된 감광막을 제거한 다음, 제거된 감광막으로 인하여 노출된 하부층을 비등방성 식각한다. 이 후, 제2감광막 패턴을 제거한다.
다음으로, 상기한 제2도의 공정흐름도에 따른 과정을 제3도의 일실시예를 참조하여 설명한다.
도면에서 제시된 예는 제1절연막(1)위에 전도막(2)과 제2절연막(3)이 순차적으로 적층된 일반적인 반도체 소자의 부분단면도로서, 먼저, (a)도면에서 도시된 바와 같이, 공지의 방법으로 제1감광막 패턴(4)을 형성하고 비등방성 식각하여 상기 전도막(2)을 노출시킨다.
다음으로, 상기 제1감광막 패턴(4)을 제거한 다음, 전체 구조의 상부에 제2감광막(5)을 도포하고 약 80 내지 95℃의 소프트 베이크를 행한다. 이 후, CEM과 감광막의 혼합방지막(6)을 500 내지 1500Å정도로 도포하고, 상기 혼합방지막(6)위에 CEM(7)을 6,000 내지 8,000Å정도로 도포한다.
여기서, CEM과 감광막의 혼합방지막(6)은 폴리비닐알코올을 주성분으로 하는 수용성 물질로서, 계면 영역에서의 혼합을 방지하는 역할을 하며, CEM(7)은 고감도의 탈색 염료를 함유하는 물질로서, 광 초기의 특정 파장대에서는 불투명하다가 점점 탈색되어 가면서 투명해지는 물질이며, CEM(7)에 입사되는 가공 이미지를 보다 첨예하게 수정하여 하부의 제2감광막(5)에 전달하므로써 콘택트 프린팅(CONTACT PRINTING)효과를 얻게 된다. 통상적으로 CEM(7)의 경우, 파장이 365nm인 i-LINE에서 약 10 내지 15%의 투과율을 보인다.
다음으로, (c)도면과 같이, 노광하여 CEM이 거의 투명한 상태가 된 다음에, CEM과 감광막의 혼합방지막(6) 및 CEM(7)을 제거하고 노광한다. 이때, 레티클을 통과한 빛이 제2감광막(5)표면에 도달할 때에 패턴 가장자리의 약한 빛을 모두 차단하게 되어 선명한 패턴을 형성하게 된다. 이후에 약 95 내지 110℃의 베이크를 하며, 현상을 실시하여 제2감광막 패턴을 형성한다.
이 후, (d)도면과 같이, 비등방성 식각하여 소정의 절연막 패턴(3')을 형성한 다음에, 제2감광막 패턴을 제거한다.
다음으로, (e)도면과 같이, 상기 절연막 패턴(3')을 식각보호층으로 하여 전도막(2)을 비등방성 식각하므로써, 소정의 전도막 패턴을 형성한 다음에, 상기 절연막 패턴(3)을 제거한다.
첨부한 도면 제4도는 제2도의 공정흐름도에 따라 공정을 진행하는 과정을 보여주는 반도체 소자의 부분단면도로서, 도면을 참조하여 감광막 패턴의 형성과정을 설명하면 다음과 같다.
제3도의 경우와 마찬가지로, 도면에서 제시된 예는 제1절연막(11)위에 전도막(12)이 적층된 일반적인 반도체 소자이다.
먼저, (a)도면에서 도시된 바와 같이, 공지의 방법으로 제1감광막 패턴(13)을 형성하고 비등방성 식각하여 상기 절연막(12)을 노출시킨다.
다음으로, 상기 제1감광막 패턴(13)을 제거한 다음, 전체 구조의 상부에 제2감광막(14)을 도포하고 약 80 내지 95℃의 소프트 베이크를 행한다. 이 후, CEM과 감광막의 혼합방지막(15)을 500 내지 1500Å정도로 도포하고, 상기 혼합방지막(15)위에 CEM(16)을 6,000 내지 8,000Å정도로 도포한다.
여기서, CEM(16)은 고감도의 탈색 염료를 함유하는 물질로서, 광초기의 특정 파장대에서는 불투명하다가 점점 탈색되어 가면서 투명해지는 물질이며, CEM(6)에 입사하는 가공 이미지를 보다 첨예하게 수정하여 하부의 제2감광막(4)에 전달하므로써 콘택트 프린팅(CONTACT PRINTING)효과를 얻게 된다.
다음으로, (c)도면과 같이, 노광하여 CEM(16)이 거의 투명한 상태가 된 다음에, CEM과 감광막의 혼합방지막(15) 및 CEM(16)을 제거하고 노광한다. 이때, 레티클을 통과한 빛이 제2감광막(14)표면에 도달할 때에 패턴 가장자리의 약한 빛을 모두 차단하게 되어 선명한 패턴을 형성하게 된다. 이후에 약 95 내지 110℃의 베이크를 하며, 현상을 실시하여 제2감광막 패턴을 형성한다.
이 후, (d)도면과 같이, 비등방성 식각하여 소정의 절연막 패턴(12')을 형성한 다음에, 제2감광막 패턴을 제거한다.
이상에서 설명한 바와 같이, 본 발명의 감광막 패턴 형성방법은 초미세 패턴의 형성을 가능하게 하여, 제조수율을 향상시키는 효과를 제공한다.
여기에서는 본 발명의 특정실시예에 대하여 설명하고 도시하였지만 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (4)

  1. 반도체 기판에 형성된 패턴을 형성하기 위한 층 위에 제1감광막을 도포하는 단계; 소프트 베이크 하는 단계; 감광막을 노광하는 단계; 노광후 베이크 하는 단계; 노광된 감광막을 제거하여 감광막 마스크를 형성하는 단계; 노출된 소정의 막을 비등방성 식각하는 단계; 제1감광막 패턴을 제거하는 단계; 상기 단계의 결과적인 구조의 전면에 제2감광막을 도포하는 단계; 강기 제2감광막을 소프트 베이크 하는 단계; 콘트라스트 충진물질과 감광막의 혼합방지 물질을 도포하는 단계; 혼합방지물질 위에 콘트라스트 충진물질을 도포하는 단계; 콘트라스트 증진물질 및 혼합방지 물질을 노광하는 단계; 노광으로 콘트라스트 증진물질이 거의 투명하게 된 후, 콘트라스트 증진물질 및 혼합방지 물질을 제거하고 제2감광막을 노광하는 단계; 제2감광막을 소정 온도에서 베이크 하는 단계; 현상하여 제2감광막을 제거하는 단계; 노출된 상기 소정의 막의 노출 부분을 비등방성 식각하는 단계; 제2감광막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 감광막 패턴 형성방법.
  2. 제1항에 있어서, 상기 소정의 막은 절연막인 것을 특징으로 하는 반도체 장치의 감광막 패턴 형성방법.
  3. 제1항에 있어서, 상기 소저의 막은 금속막인 것을 특징으로 하는 반도체 장치의 감광막 패턴 형성방법.
  4. 제1항에 있어서, 상기 혼합방지물질은 500∼1,500Å의 두께 범위를 갖는 것을 특징으로 하는 반도체 장치의 감광막 패턴 형성방법.
KR1019950048292A 1995-12-11 1995-12-11 반도체 장치의 감광막 패턴 형성방법 KR0171985B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950048292A KR0171985B1 (ko) 1995-12-11 1995-12-11 반도체 장치의 감광막 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950048292A KR0171985B1 (ko) 1995-12-11 1995-12-11 반도체 장치의 감광막 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR970051843A KR970051843A (ko) 1997-07-29
KR0171985B1 true KR0171985B1 (ko) 1999-03-30

Family

ID=19438986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950048292A KR0171985B1 (ko) 1995-12-11 1995-12-11 반도체 장치의 감광막 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR0171985B1 (ko)

Also Published As

Publication number Publication date
KR970051843A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR970007173B1 (ko) 미세패턴 형성방법
US8053368B2 (en) Method for removing residues from a patterned substrate
US5554489A (en) Method of forming a fine resist pattern using an alkaline film covered photoresist
US7662542B2 (en) Pattern forming method and semiconductor device manufacturing method
CN116825618A (zh) 台阶微结构的制备方法
US5922516A (en) Bi-layer silylation process
US7767984B2 (en) Resist collapse prevention using immersed hardening
KR0171985B1 (ko) 반도체 장치의 감광막 패턴 형성방법
EP0030117A1 (en) Method of forming an opening in a negative resist film
TWI597588B (zh) 圖案化光阻劑的去除
KR20010037049A (ko) 실리레이션을 이용한 리소그라피 방법
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
WO2023108997A1 (zh) 光刻胶图案的形成方法和光刻胶结构
JP3241809B2 (ja) 位相シフト層を有するフォトマスクの製造方法
KR19990057830A (ko) 하프톤 위상반전마스크를 사용한 미세 패턴 형성방법
KR20060054681A (ko) 포토레지스트 패턴 및 박막 패턴 형성방법
JPS6386550A (ja) 多層配線層の形成方法
KR0128384B1 (ko) 포토레지스트 패턴 형성 방법
KR0130168B1 (ko) 미세 패턴 형성방법
KR100220940B1 (ko) 반도체 소자의 미세패턴 제조방법
KR100309089B1 (ko) 반도체 소자의 미세패턴 형성방법
KR0137610B1 (ko) 마스크 정렬 오차 측정을 위한 감광막 패턴 형성 방법
KR100905598B1 (ko) 포토레지스트 패턴 형성 방법
KR100244265B1 (ko) 반도체소자의 트랜치 형성방법
KR20010063481A (ko) 반도체 소자의 미세 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee