JP2000195787A - 半導体素子の微細パタ―ン形成方法 - Google Patents

半導体素子の微細パタ―ン形成方法

Info

Publication number
JP2000195787A
JP2000195787A JP33988899A JP33988899A JP2000195787A JP 2000195787 A JP2000195787 A JP 2000195787A JP 33988899 A JP33988899 A JP 33988899A JP 33988899 A JP33988899 A JP 33988899A JP 2000195787 A JP2000195787 A JP 2000195787A
Authority
JP
Japan
Prior art keywords
pattern
exposure
fine pattern
region
test pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP33988899A
Other languages
English (en)
Inventor
Shakukin Kin
錫均 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JP2000195787A publication Critical patent/JP2000195787A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 本発明は半導体素子の微細パターン形成方法
に関し、さらに詳しくは、マスク開口領域を縮小しフレ
ア効果を減少させることにより、望むパターンを歪みな
く転写させ得るようにした半導体素子の微細パターン形
成方法を提供することにある。 【解決手段】 本発明に係る半導体素子の微細パターン
形成方法は、マスク開口領域と比例して大きくなるフレ
アにより望まない部分が露光され半導体素子の露光が誤
るのを防ぐため、転写されない程度のパターンをマスク
開口領域に配置する工程を含んで構成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の微細パ
ターン形成方法に関し、より詳しくは半導体リソグラフ
ィの基本装置のステッパーやスキャナレンズに基づくフ
レアを減少させるため、フレア（flare）量と比例する
マスク開口領域を減少させ半導体パターン露光を安定し
て行うことができる半導体素子の微細パターン形成時の
フレア効果減少方法に関する。
【０００２】
【従来の技術】最近の半導体素子の場合、素子特性を見
るため別途にテストパターン領域を追加して露光装備で
同時に露光する。
【０００３】ところが、パターンがほとんどないテスト
パターン露光時に誘発されるフレアにより、素子領域が
影響を受けて望まないパターンが形成される問題点があ
る。
【０００４】
【発明が解決しようとする課題】ここに、本発明は前記
従来技術の問題点を解決するため考案されたものであ
り、フレアによる半導体素子パターンの歪みを防止でき
る半導体素子の微細パターン形成方法を提供することに
その目的がある。
【０００５】さらに、本発明の他の目的は微細パターン
の形成時に望まない部分が露光されパターンの歪みを防
ぎ、半導体素子の特性の悪化を防止できる半導体素子の
微細パターン形成方法を提供することにある。
【０００６】
【課題を解決するための手段】前記目的の達成のため、
本発明に係る微細パターン形成時のフレア効果減少方法
は、テストパターン領域とチップ領域に区分されたマス
クを提供する工程と、前記テストパターン領域に露光時
にパターン形成のならない程度の小さい線幅を有する微
細パターンを配置する工程を含んでなることを特徴とす
る半導体素子の微細パターン形成方法を提供することに
目的がある。
【０００７】前記目的を達成するための本発明の原理
は、テストパターン領域とチップ領域に区分されたマス
クにおいて、前記テストパターン領域上に露光後にパタ
ーン形成のならない小さい線幅0.1μｍほどの微細パタ
ーンを配置する。このようにすれば、テストパターン領
域の開口比が小さくなりチップ内部と同じ程度の比率に
なり得る。
【０００８】
【発明の実施の形態】以下、本発明に係る微細パターン
形成時のフレア効果減少方法を添付の図面を参照して詳
しく説明する。
【０００９】図１は、本発明に係るマスクの構成図及び
各開口領域の比率を示す概略図、図２は、本発明に係る
テストパターン近辺と遠い所のパターン線幅を比べた概
略図、図３乃至図５は、本発明に係るスキャナ露光領域
別フレア分布を示すものであり、図３は、スキャナ露光
領域を示し、図４は、テストパターンの露光時にフレア
分布を示すものであり、図５は、チップ領域の露光時に
フレア分布を示すものである。
【００１０】図６は、本発明に係るテストパターン近辺
のチップパターンフレア分布を示すものである。
【００１１】図７は、本発明に係る露光時に形成されな
いパターンバッチで、テストパターン領域の開口比を減
縮する方法を説明するための概略図である。
【００１２】本発明に係る半導体素子の微細パターン形
成方法は、図１に示すようにテストパターン（Ｔ／Ｐ）
領域（１）はほとんどパターンが存在しないので、開口
領域の比率が９０％以上であり、チップ領域（３）の場
合は７０％以下である。
【００１３】このとき、フレアの大きさは露光領域の開
口比に比例して大きくなるため図２でのように、テスト
パターン露光時に誘発されるフレアが現在露光されてい
ない部分に到達してその部分を露光することになる。
【００１４】結局、図４に示すようにテストパターンに
近い方のチップ部分は、フレアによる効果で図５でのよ
うにテストパターンと遠い方より過露光され、感光剤現
像工程後に線幅が小さくなる現象を表わす。
【００１５】図６に示すように、６インチウェーハに数
回マスク工程を行う場合、テストパターン（１）近辺の
全てのチップ（３）が影響を受けることになる。
【００１６】これを防止するため、テストパターン領域
に図７に示すように露光後にパターンが形成されない線
幅0.1μｍ程度に微細パターン（５）を配置する。
【００１７】さらに、前記微細パターン等は露光後現像
されないほどの大きさである微細パターン大きさの約３
倍、又はそれ以上の間隔に配置する。
【００１８】このようにすれば、テストパターン領域の
開口比が小さくなりチップ内部と同じ程度の開口比にな
り得る。
【００１９】結局、チップ内部のフレアによる過露光現
象が除去されるため、均一な線幅のパターンを得られる
ので安定した半導体素子の製造が可能である。
【００２０】
【発明の効果】前記のように、本発明においては半導体
素子の微細パターン形成方法において次のような効果を
有する。
【００２１】本発明においては、リソグラフィ露光装
備、特にスキャナ装備でマスク開口領域と比例して大き
くなるフレアはマスク開口領域を減少させることができ
る。
【００２２】さらに、転写され得ない程度のパターンを
マスク開口領域に配置すれば、開口領域が減少しフレア
が減少するため望まない部分が露光され、パターンの歪
みを防ぎ半導体素子の悪化を防止することができる。
【図面の簡単な説明】
【図１】本発明に係るマスクの構成図及び各開口領域の
比率を示す概略図である。
【図２】本発明に係るテストパターン近辺と遠い所のパ
ターン線幅を比べた概略図である。
【図３】本発明に係るスキャナ露光領域別フレア分布を
示すものである。
【図４】本発明に係るスキャナ露光領域別フレア分布を
示すものである。
【図５】本発明に係るスキャナ露光領域別フレア分布を
示すものである。
【図６】本発明に係るテストパターン近辺のチップパタ
ーンフレア分布を示すものである。
【図７】本発明に係る露光時に形成されないパターン配
置でテストパターン領域の開口比を減少させる方法を説
明するための概略図である。
【符号の説明】
１ テストパターン領域（Ｔ／Ｐ） ３ チップ領域 ５ 微細パターン

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 テストパターン領域とチップ領域に区分
    されたマスクを提供する工程と、前記テストパターン領
    域に露光後パターンが形成されない程度の微細パターン
    を配置する工程を含んでなることを特徴とする半導体素
    子の微細パターン形成方法。
  2. 【請求項２】 前記微細パターンの線幅は、0.1μｍ程
    度であることを特徴とする請求項１記載の半導体素子の
    微細パターン形成方法。
  3. 【請求項３】 前記線幅の小さい微細パターンは、マス
    クの開口比を減少させるため配置することを特徴とする
    請求項１記載の半導体素子の微細パターン形成方法。
  4. 【請求項４】 前記微細パターン等は、露光後現像され
    ない程度の大きさである微細パターンの大きさの約３
    倍、又はそれ以上の間隔に配置することを特徴とする請
    求項１記載の半導体素子の微細パターン形成方法。
JP33988899A 1998-12-30 1999-11-30 半導体素子の微細パタ―ン形成方法 Withdrawn JP2000195787A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-1998-0062023A KR100400294B1 (ko) 1998-12-30 1998-12-30 노광마스크
KR62023/1998 1998-12-30

Publications (1)

Publication Number Publication Date
JP2000195787A true JP2000195787A (ja) 2000-07-14

Family

ID=19568719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33988899A Withdrawn JP2000195787A (ja) 1998-12-30 1999-11-30 半導体素子の微細パタ―ン形成方法

Country Status (3)

Country Link
JP (1) JP2000195787A (ja)
KR (1) KR100400294B1 (ja)
TW (1) TW432477B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004013695A1 (ja) * 2002-07-31 2004-02-12 Fujitsu Limited フォトマスク
US7097945B2 (en) * 2003-04-18 2006-08-29 Macronix International Co., Ltd. Method of reducing critical dimension bias of dense pattern and isolation pattern
JP2007323091A (ja) * 2002-03-25 2007-12-13 Asml Masktools Bv マスクパターン形成方法及び装置、並びに、コンピュータ・プログラム
CN108732861A (zh) * 2018-04-26 2018-11-02 上海华力集成电路制造有限公司 一种集成电路研发用掩膜板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697172B1 (ko) * 2002-07-31 2007-03-21 후지쯔 가부시끼가이샤 포토마스크
KR101714078B1 (ko) 2011-10-20 2017-03-23 현대자동차주식회사 오토레버장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980026846A (ko) * 1996-10-11 1998-07-15 김광호 더미패턴을 갖는 마스크

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007323091A (ja) * 2002-03-25 2007-12-13 Asml Masktools Bv マスクパターン形成方法及び装置、並びに、コンピュータ・プログラム
JP4558770B2 (ja) * 2002-03-25 2010-10-06 エーエスエムエル マスクツールズ ビー．ブイ． マスクパターン形成方法及び装置、並びに、コンピュータ・プログラム
WO2004013695A1 (ja) * 2002-07-31 2004-02-12 Fujitsu Limited フォトマスク
EP1526406A1 (en) * 2002-07-31 2005-04-27 Fujitsu Limited Photomask
EP1526406A4 (en) * 2002-07-31 2006-05-31 Fujitsu Ltd PHOTOGRAPHIC MASK
US7097945B2 (en) * 2003-04-18 2006-08-29 Macronix International Co., Ltd. Method of reducing critical dimension bias of dense pattern and isolation pattern
CN108732861A (zh) * 2018-04-26 2018-11-02 上海华力集成电路制造有限公司 一种集成电路研发用掩膜板

Also Published As

Publication number Publication date
TW432477B (en) 2001-05-01
KR20000045465A (ko) 2000-07-15
KR100400294B1 (ko) 2003-12-24

Similar Documents

Publication Publication Date Title
JPH04115515A (ja) パターン形成方法
JPH055174B2 (ja)
JP2000195787A (ja) 半導体素子の微細パタ―ン形成方法
KR100253580B1 (ko) 스티칭 노광 공정에 사용되는 마스크
TW480582B (en) Method of forming resist images by periodic pattern removal
US6866974B2 (en) Semiconductor process using delay-compensated exposure
US6824933B2 (en) Mask for manufacturing semiconductor devices, method for fabricating the same, and exposure method for the same
JP4801268B2 (ja) 電子ビーム露光用マスク、電子ビーム露光方法および半導体装置の製造方法
JPH05243115A (ja) 半導体装置の製造方法
US20020127747A1 (en) Lithography method and apparatus with simplified reticles
US6225134B1 (en) Method of controlling linewidth in photolithography suitable for use in fabricating integrated circuits
JP3001417B2 (ja) 半導体チップの製造方法
JPH0476551A (ja) パターン形成方法
JPH09270379A (ja) フォーカス評価用レチクルおよびフォーカス評価方法
KR20020090487A (ko) 쉐도우 패턴을 갖는 포토 마스크
JP2004205833A (ja) フォトマスク及びパターン形成方法
KR980010603A (ko) 포토마스크 제조방법
KR100422956B1 (ko) 미세패턴형성방법
KR100253581B1 (ko) 리소그라피 공정방법
JP2000323372A (ja) 近接効果補正方法及びそれを用いた半導体素子製造方法
KR100437817B1 (ko) 반도체소자의제조를위한노광방법
JP2973700B2 (ja) 半導体装置の製造方法
US6799312B1 (en) Dark line CD and XY-CD improvement method of the variable shaped beam lithography in mask or wafer making
KR940005624B1 (ko) 이중노광에 의한 포토레지스트 마스크 패턴 형성방법
US6410350B1 (en) Detecting die speed variations

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070206