CN108732861A - 一种集成电路研发用掩膜板 - Google Patents

一种集成电路研发用掩膜板 Download PDF

Info

Publication number
CN108732861A
CN108732861A CN201810383618.9A CN201810383618A CN108732861A CN 108732861 A CN108732861 A CN 108732861A CN 201810383618 A CN201810383618 A CN 201810383618A CN 108732861 A CN108732861 A CN 108732861A
Authority
CN
China
Prior art keywords
cutting road
graphics field
mask plate
graphics
graph
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810383618.9A
Other languages
English (en)
Inventor
薛培堃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201810383618.9A priority Critical patent/CN108732861A/zh
Publication of CN108732861A publication Critical patent/CN108732861A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供了一种集成电路研发用掩膜板，其中，包括图形区域和非图形区域，所述图形区域包括第一图形区域和位于所述第一图形区域之外的第二图形区域，所述第一图形区域和所述第二图形区域之间设置一遮光带，于所述遮光带上增加一第一切割道，所述非图形区域设有第二切割道，所述第一切割道和所述第二切割道上设置套刻标记；有益效果：可根据研发需求分别对OPC图形区及其他图形区进行曝光，有效避免了硅片上OPC图形区域光阻残留对其他图形区域的干扰，保证了各图形区域功能的正常实现。

Description

一种集成电路研发用掩膜板
技术领域
本发明涉及集成电路制造领域，尤其涉及一种集成电路研发用掩膜板。
背景技术
随着集成电路制造技术向着更高集成度、更小特征尺寸的方向发展，光刻技术已成为限制集成电路向更小特征尺寸发展的关键因素。光刻工艺的主要任务是将集成电路的设计版图实现由掩膜板到硅片表面的转移。然而随着特征尺寸的减小，光的干涉和衍射效应使得光刻在硅片上所产生的实际图形与设计版图的理想图形之间存在很大的差异，掩膜板图形转移失真，从而影响到电路的性能和成品率。
光学邻近效应修正(OPC，Optical Proximity Correction)是目前业界普遍采用的一种对电路的设计版图进行预先修正来补偿光的干涉和衍射效应造成的缺陷，然后将修正后的图形由掩膜板转移到硅片表面，以达到曝光工艺要求的方法。
在光刻工艺研发过程中，往往需要将OPC图形与其他功能图形设计在同一块掩膜板上来模拟不同光刻层硅片表面的真实状况进行修正，图1为现有集成电路研发用掩膜板设计布局示意图。而OPC图形区域中违反设计规则的图形在经过光刻后在硅片上发生光阻残留并转移产生的缺陷，会对硅片上其他图形区域的性能测试造成干扰甚至破坏。
发明内容
针对上述问题，本发明提供了一种集成电路研发用掩膜板，其中，包括图形区域和非图形区域，所述图形区域包括第一图形区域和位于所述第一图形区域之外的第二图形区域，所述第一图形区域和所述第二图形区域之间设置一遮光带，于所述遮光带上增加一第一切割道，所述非图形区域设有第二切割道，所述第一切割道和所述第二切割道上设置套刻标记。
其中，所述第一图形区域为光学邻近效应修正图形区域。
其中，所述第二图形区域为其他图形区域。
其中，所述第一图形区域和所述第二图形区域为规则的几何图形。
其中，所述遮光带的宽度不固定。
其中，所述第一切割道至所述第一图形区域的距离和所述第一切割道至所述第二图形区域的距离相等。
其中，所述第一切割道的宽度不超过所述遮光带的宽度。
其中，所述第二切割道的数量为6个。
其中，所述套刻标记的样式应保持一致。
有益效果：上述设计方案可实现根据研发需求分别对OPC图形区及其他图形区进行曝光，并打开后续光刻层所需的套刻标记，有效避免了硅片上 OPC图形区域光阻残留对其他图形区域的干扰，保证了各图形区域功能的正常实现。
附图说明
图1现有集成电路研发用掩膜板设计布局示意图；
图2～5本发明中布局实施例示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
在一个较佳的实施例中，提出了一种集成电路研发用掩膜板，其中，包括图形区域1和非图形区域，所述图形区域包括第一图形区域11和位于所述第一图形区域之外的第二图形区域12，所述第一图形区域11和所述第二图形区域12之间设置一遮光带3，于所述遮光带上增加一第一切割道24(24’)，所述非图形区域设有第二切割道2，所述第一切割道24(24’)和所述第二切割道2上设置套刻标记。
上述技术方案中，可实现根据研发需求分别对OPC图形区及其他图形区进行曝光，并打开后续光刻层所需的套刻标记，有效避免了硅片上OPC图形区域光阻残留对其他图形区域的干扰，保证了各图形区域功能的正常实现。
在一个较佳的实施例中，第一图形区域11为光学邻近效应修正图形区域。
在一个较佳的实施例中，遮光带3被第一切割道24(24’)分割成遮光带31及遮光带32两部分。
在一个较佳的实施例中，第二图形区域12为其他图形区域。
在一个较佳的实施例中，第一图形区域11和第二图形区域12为规则的几何图形。
在一个较佳的实施例中，遮光带3的宽度不固定。
在一个较佳的实施例中，第一切割道24(24’)至第一图形区域11的距离和第一切割道24(24’)至第二图形区域12的距离相等。
在一个较佳的实施例中，第一切割道24(24’)的宽度不超过所述遮光带3的宽度。
在一个较佳的实施例中，第二切割道2的数量为6个，分别为第二切割道21、第二切割道22、第二切割道23、第二切割道23’、第二切割道22’、第二切割道21’。
在一个较佳的实施例中，所有套刻标记的样式应保持一致。
在一个较佳的实施例中，根据不同的研发需求，在进行光刻时可以采用以下不同的设定方法：
1.设定特定的掩膜板挡板、掩膜板偏移量及硅片偏移量等参数，对OPC 图形区进行曝光。
2.设定特定的掩膜板挡板、掩膜板偏移量及硅片偏移量等参数，对其他图形区进行曝光。
3.设定特定的掩膜板挡板、掩膜板偏移量及硅片偏移量等参数，对OPC 图形区和其他图形区同时进行曝光。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (9)

1.一种集成电路研发用掩膜板，其特征在于，包括图形区域和非图形区域，所述图形区域包括第一图形区域和位于所述第一图形区域之外的第二图形区域，所述第一图形区域和所述第二图形区域之间设置一遮光带，于所述遮光带上增加一第一切割道，所述非图形区域设有第二切割道，所述第一切割道和所述第二切割道上设置套刻标记。
2.根据权利要求1所述的掩膜板，其特征在于，所述第一图形区域为光学邻近效应修正图形区域。
3.根据权利要求1所述的掩膜板，其特征在于，所述第二图形区域为其他图形区域。
4.根据权利要求1所述的掩膜板，其特征在于，所述第一图形区域和所述第二图形区域为规则的几何图形。
5.根据权利要求1所述的掩膜板，其特征在于，所述遮光带的宽度不固定。
6.根据权利要求1所述的掩膜板，其特征在于，所述第一切割道至所述第一图形区域的距离和所述第一切割道至所述第二图形区域的距离相等。
7.根据权利要求6所述的掩膜板，其特征在于，所述第一切割道的宽度不超过所述遮光带的宽度。
8.根据权利要求1所述的掩膜板，其特征在于，所述第二切割道的数量为6个。
9.根据权利要求1所述的掩膜板，其特征在于，所述套刻标记的样式应保持一致。
CN201810383618.9A 2018-04-26 2018-04-26 一种集成电路研发用掩膜板 Pending CN108732861A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810383618.9A CN108732861A (zh) 2018-04-26 2018-04-26 一种集成电路研发用掩膜板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810383618.9A CN108732861A (zh) 2018-04-26 2018-04-26 一种集成电路研发用掩膜板

Publications (1)

Publication Number Publication Date
CN108732861A true CN108732861A (zh) 2018-11-02

Family

ID=63939260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810383618.9A Pending CN108732861A (zh) 2018-04-26 2018-04-26 一种集成电路研发用掩膜板

Country Status (1)

Country Link
CN (1) CN108732861A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109856927A (zh) * 2019-03-26 2019-06-07 上海华力集成电路制造有限公司 拼接式掩膜版及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03197949A (ja) * 1989-12-26 1991-08-29 Nec Corp 半導体集積回路装置製造用フォトレチクル
JP2000195787A (ja) * 1998-12-30 2000-07-14 Hyundai Electronics Ind Co Ltd 半導体素子の微細パタ―ン形成方法
US20050127356A1 (en) * 2003-12-11 2005-06-16 Nanya Technology Corporation Test mask structure
CN101750899A (zh) * 2008-12-04 2010-06-23 上海华虹Nec电子有限公司 光刻版图及其测量光刻形变的方法
CN101989047A (zh) * 2009-07-30 2011-03-23 上海华虹Nec电子有限公司 一种利用双重曝光方法来检测掩模板图形形貌的方法
CN102087470A (zh) * 2011-01-04 2011-06-08 黑龙江八达通用微电子有限公司 一种光刻版及其实现方法
JP2011232700A (ja) * 2010-04-30 2011-11-17 Fujitsu Semiconductor Ltd レチクル、半導体装置の製造方法、及び半導体ウエハ
CN106292175A (zh) * 2016-09-30 2017-01-04 上海华虹宏力半导体制造有限公司 光刻机检测用掩膜版

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03197949A (ja) * 1989-12-26 1991-08-29 Nec Corp 半導体集積回路装置製造用フォトレチクル
JP2000195787A (ja) * 1998-12-30 2000-07-14 Hyundai Electronics Ind Co Ltd 半導体素子の微細パタ―ン形成方法
US20050127356A1 (en) * 2003-12-11 2005-06-16 Nanya Technology Corporation Test mask structure
CN101750899A (zh) * 2008-12-04 2010-06-23 上海华虹Nec电子有限公司 光刻版图及其测量光刻形变的方法
CN101989047A (zh) * 2009-07-30 2011-03-23 上海华虹Nec电子有限公司 一种利用双重曝光方法来检测掩模板图形形貌的方法
JP2011232700A (ja) * 2010-04-30 2011-11-17 Fujitsu Semiconductor Ltd レチクル、半導体装置の製造方法、及び半導体ウエハ
CN102087470A (zh) * 2011-01-04 2011-06-08 黑龙江八达通用微电子有限公司 一种光刻版及其实现方法
CN106292175A (zh) * 2016-09-30 2017-01-04 上海华虹宏力半导体制造有限公司 光刻机检测用掩膜版

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109856927A (zh) * 2019-03-26 2019-06-07 上海华力集成电路制造有限公司 拼接式掩膜版及其制造方法

Similar Documents

Publication Publication Date Title
CN103258068B (zh) 通过去除沉积在掩模的空白上的膜来减少掩模重叠误差
US9864831B2 (en) Metrology pattern layout and method of use thereof
CN108345171B (zh) 一种相移掩膜板的制作方法及相移掩膜板
CN103676468B (zh) 光掩模及其制造方法、转印方法及平板显示器的制造方法
CN101788757B (zh) 多色调光掩模、多色调光掩模制造方法以及图案转印方法
TWI512391B (zh) A manufacturing method of an electronic device, a manufacturing method of a display device, a method of manufacturing a mask, and a mask
JP2002196474A (ja) グレートーンマスク及びその製造方法
CN204790305U (zh) 接近式曝光用光掩膜
CN101458446A (zh) 光学临近修正、光掩模版制作及图形化方法
CN103869638A (zh) 一种穿透晶圆的光刻对准方法
CN108732861A (zh) 一种集成电路研发用掩膜板
CN106773544A (zh) 一种控制辅助图形信号误报率的opc建模方法
KR20190015997A (ko) 포토마스크의 수정 방법, 포토마스크의 제조 방법, 포토마스크 및 표시 장치의 제조 방법
CN104656369A (zh) 光掩模和使用了该光掩模的基板的制造方法
CN101957555A (zh) 掩模版图修正方法、掩模版制作方法和光学邻近校正方法
KR101742358B1 (ko) 포토마스크의 제조 방법, 포토마스크 및 패턴 전사 방법
TW202332984A (zh) 平板顯示器用光罩、平板顯示器用光罩的位置測量用標記的形成方法及平板顯示器用光罩的製造方法
KR101343256B1 (ko) 포토마스크의 제조 방법, 패턴 전사 방법 및 표시 장치의 제조 방법
KR102349891B1 (ko) 포토마스크의 수정 방법, 포토마스크의 제조 방법, 포토마스크, 및 표시 장치의 제조 방법
KR100853801B1 (ko) 반도체 소자의 마스크 및 그를 이용한 패터닝 방법
JP4858146B2 (ja) フォトマスクおよび転写方法
CN101673050A (zh) 一种关键尺寸补偿方法
CN104252098A (zh) 相移掩膜板及其制作方法、阵列基板及其制作方法
CN208674108U (zh) 具有修改图案的半导体装置
CN107045258B (zh) 光罩以及采用所述光罩在产品表面制作日期编码的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181102

RJ01 Rejection of invention patent application after publication