JPH03197949A - 半導体集積回路装置製造用フォトレチクル - Google Patents
半導体集積回路装置製造用フォトレチクルInfo
- Publication number
- JPH03197949A JPH03197949A JP1339637A JP33963789A JPH03197949A JP H03197949 A JPH03197949 A JP H03197949A JP 1339637 A JP1339637 A JP 1339637A JP 33963789 A JP33963789 A JP 33963789A JP H03197949 A JPH03197949 A JP H03197949A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- teg
- pattern
- product
- pellet pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 239000008188 pellet Substances 0.000 claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 230000002411 adverse Effects 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 4
- 230000001788 irregular Effects 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置製造用フォトレチクルの構
成に関し、特に製品ペレットとＴＥＧペレットを同一ウ
ェーハ上に形成し、製造する場合に有効なフォトレチク
ルの構成とその使用法に関する。
成に関し、特に製品ペレットとＴＥＧペレットを同一ウ
ェーハ上に形成し、製造する場合に有効なフォトレチク
ルの構成とその使用法に関する。
従来、同一ウェーハ上で製品ペレットとＴＥＧベレット
（ＴＥＧはテスト・エレメント・グループ（ｔｅｓｔ
ｅｌｅｍｅｎｔ ｇｒｏｕｐ））を製造し、かつ任
意の位置にＴＥＧベレ′ットを配置する製造方法として
は、第３図に示すようにＴＥＧペレットの一部に外枠と
同じ働きをする遮光部分くブラインド２）を設け、露光
装置のシャッターを移動させることによって第４図に示
すような露光をおこなって、部分的なＴＥＧベレットの
配置を実現させてきた。
（ＴＥＧはテスト・エレメント・グループ（ｔｅｓｔ
ｅｌｅｍｅｎｔ ｇｒｏｕｐ））を製造し、かつ任
意の位置にＴＥＧベレ′ットを配置する製造方法として
は、第３図に示すようにＴＥＧペレットの一部に外枠と
同じ働きをする遮光部分くブラインド２）を設け、露光
装置のシャッターを移動させることによって第４図に示
すような露光をおこなって、部分的なＴＥＧベレットの
配置を実現させてきた。
上述した従来のフォトレチクル構成と露光方法では、第
４図でわかるとおり遮光部（以下ブラインドと称する。
４図でわかるとおり遮光部（以下ブラインドと称する。
）がそのまま露光されない部分３として残ってしまう。
また第３図のようにＴＥＧペレットが製品ペレットより
小さい場合には第４図に示すように露光されない領域４
が発生する。
小さい場合には第４図に示すように露光されない領域４
が発生する。
このように比較的広い面積で露光されない領域ができる
と、半導体集積回路の製造工程においてこの領域の周囲
でエツチングレートの変化が生じ周囲の製品ペレットに
悪影響をおよぼすことがある。さらに製品パターンが隣
のベレットとつながってはじめて整形ペレットになるよ
うな設計が必要な場合は、ＴＥＧベレットの周囲で不整
形ベレットが発生し、歩留りの低下をまねいてしまうと
いう欠点があった。
と、半導体集積回路の製造工程においてこの領域の周囲
でエツチングレートの変化が生じ周囲の製品ペレットに
悪影響をおよぼすことがある。さらに製品パターンが隣
のベレットとつながってはじめて整形ペレットになるよ
うな設計が必要な場合は、ＴＥＧベレットの周囲で不整
形ベレットが発生し、歩留りの低下をまねいてしまうと
いう欠点があった。
〔課題を解決するための手段〕
本発明の半導体集積回路装置製造用フォトレチクルは、
製品ペレットパターンと同一サイズの２個（又は２列）
のＴＥＧペレットパターンと、それぞれのＴＥＧペレッ
トパターン内部に、フォトレチクル上で製品ペレットパ
ターンに接する側からＴＥＧペレットパターンの約１／
２までを占めるブラインド部分を有するというものであ
り、ウェーハ上への露光時には、ＴＥＧペレットパター
ン同士を同位置に露光することができるようにしたもの
である。
製品ペレットパターンと同一サイズの２個（又は２列）
のＴＥＧペレットパターンと、それぞれのＴＥＧペレッ
トパターン内部に、フォトレチクル上で製品ペレットパ
ターンに接する側からＴＥＧペレットパターンの約１／
２までを占めるブラインド部分を有するというものであ
り、ウェーハ上への露光時には、ＴＥＧペレットパター
ン同士を同位置に露光することができるようにしたもの
である。
次に本発明について図面を参照して説明する。
第１図（ａ）は本発明のフォトレチクルの第１の実施例
を示す平面図である。
を示す平面図である。
１は外枠と呼ばれる遮光用パターン、２はブラインド、
Ａは製品ペレットパターン、Ｂは１つのＴＥＧペレット
パターン、Ｃは他のＴＥＧペレットパターンである。Ｔ
ＥＧペレットパターンＢ。
Ａは製品ペレットパターン、Ｂは１つのＴＥＧペレット
パターン、Ｃは他のＴＥＧペレットパターンである。Ｔ
ＥＧペレットパターンＢ。
Ｃは本来ペレットパターンＡと同一サイズになっている
が、それぞれ製品ペレットパターンＡと接する辺から、
ペレットの中央までの約１／２がブラインドパターンと
なっている。ＴＥＧペレットパターンは有効パターンと
ブラインドからなっているわけであるが、換言すれば製
品ペレットパターンの両側にそれぞれブラインドを間に
おいて有効パターンを配置しである。目合せ露光をする
時には、製品ペレットだけを形成したい部分では第５図
（ａ）のように露光機のシャッターを調整し、製品ペレ
ットパターンＡが転写されるようにする。
が、それぞれ製品ペレットパターンＡと接する辺から、
ペレットの中央までの約１／２がブラインドパターンと
なっている。ＴＥＧペレットパターンは有効パターンと
ブラインドからなっているわけであるが、換言すれば製
品ペレットパターンの両側にそれぞれブラインドを間に
おいて有効パターンを配置しである。目合せ露光をする
時には、製品ペレットだけを形成したい部分では第５図
（ａ）のように露光機のシャッターを調整し、製品ペレ
ットパターンＡが転写されるようにする。
ＴＥＧベレットを形成する部分ではまず第５図（ｂ）の
ように露光機のシャッターを調整し製品ペレットパター
ンＡとＴＥＧペレットパターンＣを露光する。次に露光
機のシャッターを第５図（Ｃ）のように調整しＴＥＧペ
レットパターンＢが先に露光を済ませたＴＥＧペレット
パターンＣと重なるように位置を合わせて露光をすると
第１図（ｂ）に示すようにＴＥＧペレットパターンＢの
有効パターンはＴＥＧペレットパターンＣのブラインド
部分に、ＴＥＧペレットパターンＣの有効パターンはＴ
ＥＧペレットパターンＢのブラインド部分にそれぞれ露
光され、ＴＥＧペレットパターンＢ、Ｃの有効パターン
が並んだ１つの整形ペレットが出来上る。
ように露光機のシャッターを調整し製品ペレットパター
ンＡとＴＥＧペレットパターンＣを露光する。次に露光
機のシャッターを第５図（Ｃ）のように調整しＴＥＧペ
レットパターンＢが先に露光を済ませたＴＥＧペレット
パターンＣと重なるように位置を合わせて露光をすると
第１図（ｂ）に示すようにＴＥＧペレットパターンＢの
有効パターンはＴＥＧペレットパターンＣのブラインド
部分に、ＴＥＧペレットパターンＣの有効パターンはＴ
ＥＧペレットパターンＢのブラインド部分にそれぞれ露
光され、ＴＥＧペレットパターンＢ、Ｃの有効パターン
が並んだ１つの整形ペレットが出来上る。
なおＴＥＧペレットパターンＢ、Ｃの有効パターン間で
未露光部分が発生しないように露光部分が数μｍ重なる
ようにブラインド寸法を設計しておけばよい。
未露光部分が発生しないように露光部分が数μｍ重なる
ようにブラインド寸法を設計しておけばよい。
第２図（ａ）は本発明の第２の実施例を示すフォトレチ
クルの平面図である。
クルの平面図である。
製品ペレットパターンサイズが外枠として必要な幅より
小さいのでブラインド２の幅は、製品ペレットパターン
サイズの整数倍（図の場合は２倍）で設計され、ＴＥＧ
ペレットパターンの有効パターンもブラインドと同一幅
に納まるように設計されている。ＴＥＧペレットパター
ンは、ブラインドと同一幅に納まればよいためＴＥＧペ
レットパターンＢのように製品ペレットパターンと同−
サイズで設計してもよいしＴＥＧペレットパターンＣの
ように製品ペレットパターンの整数倍のサイズで設計す
ることも可能である。ただしＴＥＧペレットパターンＣ
の場合には、ペレッタイズをした場合製品ペレットと同
じサイズに切り離されてしまうことに注意する必要があ
る。
小さいのでブラインド２の幅は、製品ペレットパターン
サイズの整数倍（図の場合は２倍）で設計され、ＴＥＧ
ペレットパターンの有効パターンもブラインドと同一幅
に納まるように設計されている。ＴＥＧペレットパター
ンは、ブラインドと同一幅に納まればよいためＴＥＧペ
レットパターンＢのように製品ペレットパターンと同−
サイズで設計してもよいしＴＥＧペレットパターンＣの
ように製品ペレットパターンの整数倍のサイズで設計す
ることも可能である。ただしＴＥＧペレットパターンＣ
の場合には、ペレッタイズをした場合製品ペレットと同
じサイズに切り離されてしまうことに注意する必要があ
る。
以上説明したように本発明は、製品ペレットパターンと
同一サイズのＴＥＧペレットパターンの約１／２までを
ブラインド部として製品ペレットパターンの両側に隣接
させるか、又は本チップ幅の整数倍の幅のブラインド部
とブラインドと同一幅のＴＥＧペレットパターンを製品
ペレットパターンの両側に隣接させることによってフォ
トレチクルを構成し、露光機のシャッターの設定を変え
て、異種ＴＥＧペレットのＴＥＧペレットパターンとブ
ラインド部がそれぞれ重なるように露光することにより
、ウェーハ上に、ブラインド部によってできる未露光部
の発生を防止することができる。この結果エツチングレ
ートの変動などによる周囲の製品ペレットへの悪影響を
減少させ、さらに不整形ペレットの発生を防止すること
ができる効果を有する。
同一サイズのＴＥＧペレットパターンの約１／２までを
ブラインド部として製品ペレットパターンの両側に隣接
させるか、又は本チップ幅の整数倍の幅のブラインド部
とブラインドと同一幅のＴＥＧペレットパターンを製品
ペレットパターンの両側に隣接させることによってフォ
トレチクルを構成し、露光機のシャッターの設定を変え
て、異種ＴＥＧペレットのＴＥＧペレットパターンとブ
ラインド部がそれぞれ重なるように露光することにより
、ウェーハ上に、ブラインド部によってできる未露光部
の発生を防止することができる。この結果エツチングレ
ートの変動などによる周囲の製品ペレットへの悪影響を
減少させ、さらに不整形ペレットの発生を防止すること
ができる効果を有する。
第１図（ａ）は本発明の第１の実施例のフォトレチクル
の構成を示す平面図、第１図（ｂ）は第１図（ａ）のフ
ォトレチクルを用いてウェーハ上に露光したあとのペレ
ット配置を示す平面図、第２図（ａ）は第２の実施例の
フォトレチクルの構成を示す平面図、第２図（ｂ）は第
２図（ａ＞のフォトレチクルを用いてウェーハ上に露光
したあとのベレット配置を示す平面図、第３図は従来の
レチクルの構成を示す平面図、第４図は第３図のフォト
レチクルを用いて露光をおこなった後のベレット配置を
示す平面図、第５図−（ａ）、（ｂ）。 （ｃ）は本発明の第１の実施例のフォトレチクルで、露
光を行う際の露光機のシャッターの設定位置を示す模式
図である。 １・・・外枠、２・・・ブラインド部、３・・・ブライ
ンド部のため残った未露光領域、４・・・露光領域とな
らずに未露光のまま残された領域、５・・・露光機のシ
ャッター
の構成を示す平面図、第１図（ｂ）は第１図（ａ）のフ
ォトレチクルを用いてウェーハ上に露光したあとのペレ
ット配置を示す平面図、第２図（ａ）は第２の実施例の
フォトレチクルの構成を示す平面図、第２図（ｂ）は第
２図（ａ＞のフォトレチクルを用いてウェーハ上に露光
したあとのベレット配置を示す平面図、第３図は従来の
レチクルの構成を示す平面図、第４図は第３図のフォト
レチクルを用いて露光をおこなった後のベレット配置を
示す平面図、第５図−（ａ）、（ｂ）。 （ｃ）は本発明の第１の実施例のフォトレチクルで、露
光を行う際の露光機のシャッターの設定位置を示す模式
図である。 １・・・外枠、２・・・ブラインド部、３・・・ブライ
ンド部のため残った未露光領域、４・・・露光領域とな
らずに未露光のまま残された領域、５・・・露光機のシ
ャッター
Claims (2)
- （１）同一平面上に製品ペレットパターンとＴＥＧペレ
ットパターンを隣接させて成るフォトレチクルにおいて
、アレイ上のペレットパターン配置の相対する端の行ま
たは列の上にＴＥＧペレットパターンが配置され、その
ＴＥＧペレットパターンは、製品ペレットパターンと同
一サイズを有しかつ製品ペレットパターンとの境界線か
ら前記ＴＥＧペレットパターンの約１／２までを遮光領
域としてレチクル上暗部を有することを特徴とする半導
体集積回路製造用フォトレチクル。 - （２）同一平面上に製品ペレットパターンとＴＥＧペレ
ットパターンを有するフォトレチクルにおいて、製品ペ
レットパターンとＴＥＧペレットパターンの間に製品ペ
レットパターン幅の整数倍の幅をもつ遮光領域を有し、
かつＴＥＧペレットパターン幅は遮光領域と同一幅で設
計されていると共に製品ペレットアレイの両側面に該遮
光領域と該ＴＥＧペレットパターンを配置して成ること
を特徴とする半導体集積回路製造用フォトレチクル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1339637A JPH03197949A (ja) | 1989-12-26 | 1989-12-26 | 半導体集積回路装置製造用フォトレチクル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1339637A JPH03197949A (ja) | 1989-12-26 | 1989-12-26 | 半導体集積回路装置製造用フォトレチクル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03197949A true JPH03197949A (ja) | 1991-08-29 |
Family
ID=18329382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1339637A Pending JPH03197949A (ja) | 1989-12-26 | 1989-12-26 | 半導体集積回路装置製造用フォトレチクル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03197949A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006293065A (ja) * | 2005-04-12 | 2006-10-26 | Seiko Instruments Inc | 金属膜パターニング用レチクルおよびそれを用いた露光法と半導体ウエハ |
| CN100465791C (zh) * | 2004-03-13 | 2009-03-04 | 三星电子株式会社 | 曝光装置及方法 |
| JP2011022267A (ja) * | 2009-07-14 | 2011-02-03 | Renesas Electronics Corp | レチクルパターン及び固体撮像素子の製造方法 |
| CN108732861A (zh) * | 2018-04-26 | 2018-11-02 | 上海华力集成电路制造有限公司 | 一种集成电路研发用掩膜板 |
-
1989
- 1989-12-26 JP JP1339637A patent/JPH03197949A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100465791C (zh) * | 2004-03-13 | 2009-03-04 | 三星电子株式会社 | 曝光装置及方法 |
| JP2006293065A (ja) * | 2005-04-12 | 2006-10-26 | Seiko Instruments Inc | 金属膜パターニング用レチクルおよびそれを用いた露光法と半導体ウエハ |
| JP4648745B2 (ja) * | 2005-04-12 | 2011-03-09 | セイコーインスツル株式会社 | 金属膜パターニング用レチクルおよびそれを用いた露光法と半導体ウエハ |
| JP2011022267A (ja) * | 2009-07-14 | 2011-02-03 | Renesas Electronics Corp | レチクルパターン及び固体撮像素子の製造方法 |
| US8765361B2 (en) | 2009-07-14 | 2014-07-01 | Renesas Electronics Corporation | Reticle and manufacturing method of solid-state image sensor |
| CN108732861A (zh) * | 2018-04-26 | 2018-11-02 | 上海华力集成电路制造有限公司 | 一种集成电路研发用掩膜板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007072423A (ja) | 二重露光用フォトマスク及びこれを用いた二重露光方法 | |
| JP2007214243A (ja) | 半導体装置の製造方法 | |
| JP4299420B2 (ja) | 逐次露光方法 | |
| KR100253580B1 (ko) | 스티칭 노광 공정에 사용되는 마스크 | |
| JPH03197949A (ja) | 半導体集積回路装置製造用フォトレチクル | |
| US6232051B1 (en) | Method for production of semiconductor devices | |
| KR100529619B1 (ko) | 반도체 소자의 마스크 및 그 패턴 형성 방법 | |
| JP3595008B2 (ja) | 半導体装置の製造方法 | |
| JP3955457B2 (ja) | フォトマスク及びウェハ基板の露光方法 | |
| JP3057767B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR20190075247A (ko) | 쉐이딩층을 내장한 포토 마스크 및 이를 이용한 패턴 형성 방법 | |
| KR100303799B1 (ko) | 반도체소자용마스크패턴 | |
| JP2001189254A (ja) | 露光用レチクル、露光方法並びに半導体素子 | |
| JP2715462B2 (ja) | レチクル及びこれを用いる半導体装置の製造方法 | |
| US6195084B1 (en) | Mouse buttons designed for improved availability | |
| JPS60221757A (ja) | 露光用マスク | |
| US20050164099A1 (en) | Method to overcome minimum photomask dimension rules | |
| JP2704946B2 (ja) | レチクル及び半導体装置の製造方法 | |
| JPH0812416B2 (ja) | マスク | |
| KR0131263B1 (ko) | 포토 마스크 제작 방법 | |
| JP2545431B2 (ja) | リソグラフィ―用レチクルおよびレチクルパタ―ン転写方法 | |
| KR100529621B1 (ko) | 반도체 소자의 마스크 및 그 패턴 형성 방법 | |
| JPH0590122A (ja) | 半導体集積回路装置の製造方法 | |
| JP2004214256A (ja) | 半導体装置の製造方法 | |
| KR20010045203A (ko) | 레티클 및 이를 이용한 반도체 소자의 제조방법 |