JPH0216737A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関するものでで、特に
ダイシング前のウェーハエ程に使用される。

〔従来の技術〕

半導体ウェーハにはレジスト塗布、露光、現像を経てレ
ジストパターンが形成され、このパターンを用いて集積
回路が形成される。上記の露光は、第２図に示す如く半
導体ウェーハ１の各チップ形成部２ごとになされ、チッ
プを形成しない外縁部３には通常は露光がされない。

一方、半導体ウェーハにおける配線層形成技術として、
第３図に示すようなりフトオフ法が広く知られている。

これによれば、例えば第３図（ａ）の如く基板１１上に
下層配線１２、層間絶縁膜１３およびバイアメタル１４
が形成された半導体ウェーハ１おいて、リフトオフ用の
レジスト材料が塗布される。そして、露光、現像を経る
ことによって、上層配線層の形成領域に開口１５を有す
る第１のレジストパターン１６が形成される（第３図（
ａ）図示）。次に、全面に導電材料１７が被着（第３図
（ｂ）図示）された後、第１のレジストパターン１６が
除去されることでリフトオフ法による上層配線層１８が
形成される。しかしながら、このようにして得られる上
層配線層１８には第３図（Ｃ）の如くパリ１９が現れや
すい。

そこで、このパリをなくすため、例えば第４図のような
イオンミリング／リフトオフ法が用いられる。すなわち
、第３図（ｂ）に示す段階においてポジレジスト材料が
全面に塗布され、露光、現像を経ることにより第１のレ
ジストパターン１６と逆のパターンからなる第２のレジ
ストパターン２０が形成される（第４図（ａ）図示）。

しかる後、イオンミリング法によって上層配線層１８以
外の導電材料１７を除去しく第４図（ｂ）図示）、第１
のレジストパターン１６および第２のレジストパターン
２０を除去すると、第４図（ｃ）に示すようなパリを有
しない上層配線層１８が得られることになる。

〔発明が解決しようとする課題〕

しかしながら、従来の方法では前述したように半導体ウ
ェーハ１の外縁部３のポジレジスト材料は全く露光され
ないため、外縁部３においては第２のレジストパターン
２０が全面に残存することになる。

第５図は第２図のＡ−Ａ線断面図である。同図（ａ）に
示す通り、各チップ形成部２ではポジレジスト材料の露
光がされるため上層配線層１８の形成領域にのみ第２の
レジストパターン２０が残ることになるが、外縁部３で
は全く露光されないため第２のレジストパターン２０が
全面に残る。

このため、イオンミリングの後にも外縁部３では導電材
料１７がそのまま残り（第５図（ａ）図示）、これは各
チップ形成部２における第１のレジストパターン１６の
除去（リフトオフ）の後にも残る。もちろん、リフトオ
フの際に半導体つ工−ハ１の端部からの第１のレジスト
パターン１６の除去も生じるが、この深さは第５図（ｂ
）に記号Ｃで示すようにあまり大きくはならない。

すると、例えばダイヤモンドカッター２１（第５図（ｂ
）図示）などで半導体ウェーハ１をグイシングする際に
、外縁部３に残存する導電材料１７の粉末が飛び散るこ
とにより、これが各チップ形成部２に降りかかる。その
ため、得られた半導体チップの歩留りが低下していた。

そこで本発明は、半導体ウェーハの外縁部に残存する導
電材料が半導体チップの歩留り低下を招かないようにし
た半導体装置の製造方法を提供することを目的とする。

〔課題を解決しようとする手段〕

本発明に係る半導体装置の製造方法は、半導体ウェーハ
に配線層リフトオフ用の第１のレジストパターンを形成
する第１の工程と、配線層をなす導電材料を全面に被着
する第２の工程と、ポジレジスト材料を全面に被着して
露光、現像し、第１のレジストパターンと逆のパターン
からなる第２のレジストパターンを形成する第３の工程
と、第２のレジストパターン介して導電材料を選択除去
する第４の工程とを備える半導体装置の製造方法におい
て、上記第３の工程は、チップを形成しない半導体ウェ
ーハの外縁部のポジレジスト材料を全面露光して現像す
る工程を含むことを特徴とする。

〔作用〕

本発明によれば、半導体ウェーハの外縁部でイオンミリ
ング等による選択除去阻止用の第２のレジストパターン
が除去されているので、この外縁部に導電材料が残るこ
とがない。

〔実施例〕

以下、添付図面を用いて、本発明の実施例を詳細に説明
する。なお、同一要素には同一符号を付し、重複する説
明を省略する。

第１図は本発明の一実施例に係るポジレジスト材料の露
光例を示している。本発明では、第３図（ｂ）の段階に
おいて全面にポジレジスト材料が塗布された後に、次の
ような２段階の露光がなされる。まず、半導体ウェーハ
１の各チップ形成部２に従来と同様の露光がされ、次に
半導体つＪ−一ハ１の外縁部３に対して第１図に斜線部
４で示すような全面露光がされる。すると、半導体ウェ
ーハ１の外縁部３ではポジレジスト材料は十分に露光さ
れるので、現像によって外縁部３のポジレジスト材料は
全て除去される。このため、後のイオンミリングによっ
て外縁部３の導電材料１７は除去されるので、ダイシン
グ時に導電材料１７が飛び散ることはない。

この場合、半導体ウェーハ１の外縁部３に対してはレチ
クルレスの全面露光を行なうのではなく、各チップ形成
部２におけるレチクルと同一のレチクルを用いた露光も
考えられる。しかし、この方法では半導体ウェーハ１の
外縁部３における導電材料１７の完全な除去は困難であ
る。なぜなら、ポジレジスト材料の塗布においては特に
半導体つ工−ハ１の外縁部３で厚さが不均一になりやす
く、例えば第５図に記号Ｂ（点線）で示すようなポジレ
ジスト材料の盛り上がりなどが生じやすい。このため、
外縁部３に対して各チップ形成部２と同様のパターンの
露光が行なうだけでは、導電材料１７が残ったりバリが
生じたりしやすい。これに対し、半導体ウェーハ１の外
縁部３に全面露光を行なうときには、“この外縁部３で
はポジレジスト材料が十分かつ全面にわたって露光され
るので、ポジレジスト材料に塗布ムラがあっても、露光
後の現像によってその大部分を除去できる。

〔発明の効果〕

以上、詳細に説明した通り本発明では、半導体ウェーハ
の外縁部でイオンミリング阻止用の第２のレジストパタ
ーンが全面露光により除去され、ここに導電材料が残る
ことがないので、外縁部に残存する導電材料が半導体チ
ップの歩留り低下を招かないようすることが可能となる
。

【図面の簡単な説明】

第１図は、本発明の半導体装置の製造方法の一実施例に
係る露光例を示す平面図、第２図は、従来の露光例を示
す平面図、第３図は、従来のりフトオフ法を示す断面図
、第４図は、従来のイオンミリング／リフトオフ法を示
す断面図、第５図は、来技術の問題点を説明するための
第２図のＡ−Ａ線断面図である。 １・・・半導体ウェーハ、２・・・各チップ形成部、３
・・・外縁部、４・・・全面露光部、１１・・・基板、
１２・・・下層配線層、１３・・・層間絶縁膜、１４・
・・バイアメタル、１５・・・開口、１６・・・第１の
レジストパターン、１７・・・導電材料、１８・・・上
層配線層、１９・・・パリ、２０・・・第２のレジスト
パターン。 実ｉ伊ｊの露光 第１図

Claims (1)

1. 【特許請求の範囲】 半導体ウェーハに配線層リフトオフ用の第１のレジスト
   パターンを形成する第１の工程と、前記配線層をなす導
   電材料を全面に被着する第２の工程と、ポジレジスト材
   料を全面に被着して露光、現像し、前記第１のレジスト
   パターンと逆のパターンからなる第２のレジストパター
   ンを形成する第３の工程と、前記第２のレジストパター
   ンを介して前記導電材料を選択除去する第４の工程とを
   備える半導体装置の製造方法において、 前記第３の工程は、チップを形成しない前記半導体ウェ
   ーハの外縁部の前記ポジレジスト材料を全面露光して現
   像する工程を含むことを特徴とする半導体装置の製造方
   法。