JPH0334209B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関する。特
に、ガリウムヒ素等化合物半導体よりなる半導体
装置のオーバーレイ配線の製造方法の改良に関す
る。

〔従来の技術〕

ガリウムヒ素等化合物半導体よりなる半導体装
置のオーバーレイ配線には、従来金系の材料が使
用されている。すなわち、チタンと金との二重
層、チタン、白金、金よりなる三重層等である。
ここでチタン層、チタン・白金層等のいわゆる
「下地層」を設ける理由は、化合物半導体を構成
する元素の一部例えばガリウムが金層中に移動す
ることを防止したり、各層間の密着性を良好にし
たりすることにある。そのため、下地層の厚さは
数1000Å必要であり必ずしも薄いとは言い難い。

オーバーレイ配線を製造するには第２図に示す
ように、ガリウムヒ素よりなる動作層１上にソー
スまたはドレインに接続して、金・ゲルマニウ
ム／金層等のソース電極またはドレイン電極２を
形成した後、保護膜である二酸化シリコン膜３を
基板全面に形成し、これを、ソース電極またはド
レイン電極２上のコンタクト領域上のみから除去
してオーバーレイ電極コンタクト窓を形成し、
つヾいて、チタン・白金・金層９をこの順序に形
成し、オーバーレイ電極配線形成予定領域上のみ
にフオトレジスト膜１０を形成してこれをマスク
として、チタン・白金・金層９を上記以外の領域
から除去していた。この工程において、チタン・
白金・金層９は蒸着、スパツタ等を使用して形成
され、また、チタン層の除去にはイオンミリング
法が使用される。

〔発明が解決しようとする問題点〕

上記せる従来技術に係るオーバーレイ配線の製
造方法にあつては、下地層の厚さが数1000Åと厚
いので、(イ)オーバーレイ配線相互の間隔が狭い場
合は、間隔の狭い領域においてエツチングレート
が低くなり、この領域においてチタン、白金、金
層が十分に除去されにくくなり、(ロ)チタン、白
金、金層を蒸着形成する場合ステツプカバーレツ
ジが悪く、(ハ)イオンミリング法等を使用してチタ
ン層を除去するに際して除去されたチタンがパタ
ーンエツジに（レジストマスクの側面等に）再付
着し、これが、レジストマスクが除去された後、
ヒゲ状に残留し、通常「耳」と呼ばれる針状物体
になり、他のパターンとの間で短絡を発生する原
因になつていた。

〔問題点を解決するための手段〕

本発明は、上記の欠点を伴なわないオーバーレ
イ配線の製造方法を提供するものであり、その手
段は、基板１上にタングステンシリサイド層４を
形成する工程と、このタングステンシリサイド層
４上に第１の金層５を形成する工程と、この第１
の金層５上において、オーバーレイ配線形成予定
領域上に選択的に第２の金層７を形成する工程
と、この第２の金層７をマスクとしてエツチング
を行い、前記のタングステンシリサイド層４と第
１の金層５とを選択的に除去する工程とを有する
半導体装置の製造方法にある。

〔作用〕

本発明は、例えばガリウムヒ素等の例えば電界
効果トランジスタ等のソース・ドレイン電極等と
コンタクトして形成されるオーバーレイ配線の製
造方法において、いわゆる「下地層」として、従
来の厚さの厚いチタン層、または、チタン、白金
層がガリウム等が拡散することを妨げる能力が大
きく、しかも、厚さが薄いタングステンシリサイ
ド層に代えられており、このタングステンシリサ
イド層は、スパツタ法をもつて形成されるので、
その厚さは1000Å程度と大変薄くすることができ
て段差部のステツプカバーレツジが良好であり、
この薄いタングステンシリサイド層の除去にはイ
オンミリング法を必要とせずドライエツチング法
が使用されているので再付着の問題は発生せず、
いわゆる「耳」の問題は当然に解消され、また、
エツチング除去される物は薄い金層（厚さは1000
Å程度）とタングステンシリサイド層（厚さは
1000Å程度）とのみであるからオーバーレイ配線
の間隔が狭くても、この間隔の狭い領域において
エツチングが不完全になることもない。

〔実施例〕

以下、図面を参照しつゝ、本発明の実施例に係
るガリウムヒ素電界効果トランジスタのソース電
極またはドレイン電極の製造方法について、さら
に説明する。

第３図参照 ガリウムヒ素よりなる動作層１上にソースまた
はドレインに接続して、金・ゲルマニウム／金層
等のソース電極またはドレイン電極２を形成した
後、保護膜である二酸化シリコン膜３を基板全面
に形成し、これを、ソース電極またはドレイン電
極２上のコタクト領域上のみから除去し、基板全
面にタングステンシリサイド層４を1000Å程度の
厚さに形成し、さらに、基板全面に金層５を1000
Å程度の厚さに形成する。タングステンシリサイ
ド層４はコンパツタ法等を使用して形成可能であ
り金層５は蒸着法等を使用して形成可能である。
これらのタングステンシリサイド層４と金層５と
の厚さは薄いため、保護膜との段差部のステツプ
カバーレツジが良好になる。

第４図参照 基板全面にフオトレジスト膜６を形成し、フオ
トリソグラフイ法を使用してこのフオトレジスト
膜６を、オーバーレイ電極形成予定領域から除去
し、金層５を一方の電極として金メツキをする。
この工程においては絶縁物であるフオトレジスト
膜６に覆われている領域には金メツキがなされな
いから、金メツキ層７はオーバーレイ電極形成予
定領域上のみに形成される。金メツキ層７は、メ
ツキによつて形成されるから、その厚さは十分に
厚く、かつ、平坦になり、蒸着の場合のように、
段差部において不均一になることはない。

第１図参照 フオトレジスト膜６を溶解除去する。

第５図参照 金層５とタングステンシリサイド層４とをエツ
チング除去する。この工程においてイオンミリン
グ法が使用されないので、再付着すなわちいわゆ
る「耳」の問題が発生する余地はない。また、エ
ツチされるべきタングステンシリサイド層４の厚
さは薄いので、オーバーレイ配線の間隔が狭くて
も、この間隔の狭い領域においてエツチングが完
全になされないこともない。

〔発明の効果〕

以上説明せるとおり、本発明によれば、ガリウ
ムヒ素等の化合物半導体よりなる半導体装置のオ
ーバーレイ配線の製造方法において、(イ)ガリウム
等が拡散することを妨げる能力が大きく、しか
も、厚さの薄いタングステンシリサイド層が下地
層に使用されており、この下地層はスパツタ法を
もつて形成されるので、段差部でのステツプカバ
ーレツジが良好であり、(ロ)オーバーレイ電極配線
本体はメツキをもつて形成され、除去されるもの
はメツキのための電流通路としての金層とガリウ
ム等が拡散することを妨げる能力が大きく、その
ため、厚さが薄いタングステンシリサイド層のみ
でありイオンミリング法を必要としないので、再
付着（いわゆる「耳」）の問題の発生する余地は
なく、また、タングステンシリサイド層の厚さは
薄いので、オーバーレイ配線相互間の間隔が狭い
場合でもこの領域においてエツチングが不完全に
なることはない。

【図面の簡単な説明】

第１図は、本発明の要旨に係る工程を示す基板
断面図である。第２図は従来技術に係るオーバー
レイ電極配線の製造方法を示す基板断面図であ
る。第３〜５図は本発明の一実施例に係るオーバ
ーレイ電極配線の製造方法を示す基板断面図であ
る。 １……ガリウムヒ素よりなる動作層、２……ソ
ース電極またはドレイン電極、３……二酸化シリ
コン膜、４……タングステンシリサイド層、５…
…金層（第１の金層）、６……フオトレジスト膜、
７……金メツキ層（第２の金層）、９……チタン、
白金、金層、１０……フオトレジスト膜。

Claims (1)

1. 【特許請求の範囲】 １ 基板１上にタングステンシリサイド層４を形
   成する工程と、 該タングステンシリサイド層４上に第１の金層
   ５を形成する工程と、 該第１の金層５上において、オーバーレイ配線
   形成予定領域上に選択的に第２の金層７を形成す
   る工程と、 該第２の金層７をマスクとしてエツチングを行
   い、前記タングステンシリサイド層４と前記第１
   の金層５とを選択的に除去する工程と を有することを特徴とする半導体装置の製造方
   法。 ２ 前記タングステンシリサイド層４を形成する
   工程にはスパツタ法を使用することを特徴とする
   特許請求の範囲第１項記載の半導体装置の製造方
   法。