JPS62163340A - 半導体集積回路の配線形成法 - Google Patents

半導体集積回路の配線形成法

Info

Publication number
JPS62163340A
JPS62163340A JP468286A JP468286A JPS62163340A JP S62163340 A JPS62163340 A JP S62163340A JP 468286 A JP468286 A JP 468286A JP 468286 A JP468286 A JP 468286A JP S62163340 A JPS62163340 A JP S62163340A
Authority
JP
Japan
Prior art keywords
wiring
metal
resist
lift
rare gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP468286A
Other languages
English (en)
Inventor
Naoya Miyano
尚哉 宮野
Toshiki Ehata
敏樹 江畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP468286A priority Critical patent/JPS62163340A/ja
Publication of JPS62163340A publication Critical patent/JPS62163340A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、半導体集積回路の配線形成方法に関するも
のであり、更に詳述するならば、多層配線におけるリフ
トオフ法による配線形成方法に関するものである。
従来の技術 半導体集積回路の製造工程において、半導体結晶基板上
に金属配線または電極を形成する一方法として、リフト
オフ法が従来から用いられてきた。
リフトオフ法の概略を第3図をもとにして説明する。
まず、半導体結晶基板1上にフォトリソグラフィにより
フォトレジスト2を用いて配線または電極パターンを形
成する(第3図a)。次いで、蒸着などにより表面部分
に金属膜3を付着する(第3図b)。その後、有機溶媒
を用いてフォトレジスト2を溶解させ、フォトレジスト
2上の不要な金属3を除去(リフトオフ)する。以上の
3工程を経て配線または電極層が形成される(第3図C
)。
そのあと、層間絶峰膜4を形成しく第3図d)、多層配
線の場合更にその上に配線層を形成する。
リフトオフ法には、上記したようなフォトレジスト2の
みを用いる単層リフトオフ法(第3図)の他に、第4図
に示すように有機溶媒に対して不溶性である物質(スペ
ーサ5)とフォトレジスト2を併用するスペーサリフト
オフ法がある。しかし、いずれのリフトオフ法でも、フ
ォトレジスト2上の不要な金属層と配線または電極層と
をフォトレジスト2により完全には分離できないため、
パリ6が配線または電極層の周辺部にできやすい(第3
 iZ+ )っ そのため、多層配線を形成するために加工済みの配線ま
たは電極層上に世間絶縁膜4を付着させたとき(第3図
d及び第4図d)、パリ6の周辺では層間絶縁膜4の付
着は不均一となる。この結果、層間絶縁膜4上に形成さ
れる配線層と該層間絶縁膜4の下の配線層の間でパリ6
を通して短絡が発生しやすい。
発明が解決しようとする問題点 以上説明したように、従来の、リフトオフ法による配線
または電極の形成法では、多層配線の際に配線層間で短
絡が発生しやすい。その結果、多層配線工程での歩留り
が低下するという問題点があった。
そこで、本発明は、上記した従来の配線法の欠点を解消
して、配線層間のパリによる短絡の恐れのないリフトオ
フ法による配線形成法を提供せんとするものである。
問題点を解決するための手段 上記問題点を解決するために、本発明の発明者は、リフ
トオフ法とイオンミリング法を併用した配線の形成方法
を完成した。この発明によれば、半導体集積回路の製造
工程において、リフトオフ法を用いて金属配線または電
極を加工する際に、金属膜形成工程とリフトオフ工程の
間に希ガスイオン衝撃によるイオンミリング工程をはさ
むことにより、配線または電極周辺部のパリを除去する
上記イオンミリング工程において、基板表面の法線に対
して希ガスイオンを斜入射させる。その際、基板は、希
ガスイオン流に対して斜めに配置され、更に希ガスイオ
ン流の方向と平行な軸を中心に公転させ、該半導体結晶
基板は基板面内で自転させる。また、入射希ガスイオン
の運動エネルギーは1000eV以下とする。
許月 リフトオフ法により形成された配線または電極パターン
の周辺部のパリは、配線用金属層の下に形成されている
レジストパターンの側面に付着した金属により形成され
る。そこで、金属層を形成した後、希ガスイオンビーム
を金属表面に照射すること(イオンミリング)により、
レジストパターンの側面上の金属を研磨、除去する。こ
のイオンミリング工程の後にフォトレジストを除去する
とパリのない滑らかな配線または電極層が得られる。
実施例 以下、図面を用いて本発明の詳細な説明する。
第1図は、単層リフトオフ法とイオンミリング法を併用
した配線層加工法を表わす。
まず、半導体結晶基板1上に、フォ) IJソグラフィ
によりフォトレジスト2を用いて配線または電極パター
ンを形成する(第1図a)。次いで蒸着により表面部分
に八1などの金属配線材料の金属膜を付着する(第1図
b)。続いて、半導体結晶基板表面の法線に対して45
°の入射角で500 e Vの運動エネルギーをもつ希
ガスイオンビームを金属付着面に照射して、フォトレジ
スト2の側面2A上の金属部分の研出を行なう(第1図
C)。この際フォトレジスト2のどの側面2Aも希ガス
イオンビームを均一に受けられるように、基板1を希ガ
スイオンビームに対して45°の角度に配置するだけで
なく、希ガスイオンビームの方向に平行な軸を中心に公
転させ、しかも半導体結晶基板自体を基板面内で自転さ
せる。なお、基板面内の自転はさせな(でもよい。希ガ
スイオンビームとしては、例えばAr+などの不活性ガ
スのイオンビームを用いる。フォトレジスト2の側面2
A上の金属除去がこのようにして終わると(第1図d)
、フォトレジスト2を有機溶媒を用いて溶解させ、フォ
トレジスト2上の不要な金属を除去(リフトオフ)する
。その結果、パリのない、断面形状が滑らかな配線また
は電極層が得られる(第1図e)。
多層配線を行なうため、以上の方法で得られた配線また
は電極層の上にさらに層間絶縁膜4を付着させる(第1
図f)。パリが除去されているため層間絶縁膜は均一に
付着する。
以上の如き配線形成方法において、パリとt:ろフォト
レジスト2の側面上の金属のI7さは、;!:駅:21
上の配線または電極となる金属層の厚さに比べて非常に
薄い。そのため、上記したように500eνの加速電圧
で加速された希ガスイオンにより、フォトレジスト2の
側面上の金属のみを除去することができる。そして、こ
のようにフォトレジスト2の側面上の金属を効果的に除
去すると共に、電極や配線となる金属膜部分に損傷をほ
とんど与えないようにするには、現在使用されているノ
\Iなどの金属配線材料で金属層3が形成されその膜厚
が一般的な1μm前後である場合、加速電圧は1000
eν以下が好ましい。
第2図a −fはスペーサリフトオフ法とイオンミリン
グ法を併用した多層配線膜加工法を表わす。
スペーサ絶縁膜5を用いたこと以外は、第1図の単層リ
フトオフ法とイオンミリング法を併用した加工法と全く
同じである。この場合は、スペーサ絶縁膜5とフォトレ
ジスト2の側面上の金属がイオンミリングにより除去さ
れる。
発明の詳細 な説明したように、本発明の加工法を用いることにより
、パリがなく断面形状の滑らかな配線または電極層の加
工が可能となる。パリとなるフォトレジスト2の側面上
の金属の厚さは配線または電極の厚さと比べて非常に薄
いため、短時間かつ少イオン電流のイオンミリングによ
りパリを効果的に除去できる。このため、希ガスイオン
ビーム照射による配線または電極表面の損傷はほとんど
ない。
本発明は以上のような利点をもつため、半導体集積回路
製造のための多層配線工程での歩留りを大きく向上させ
ることができる。
【図面の簡単な説明】
第1図a −fは、本発明による単層リフトオフ法とイ
オンミリング法を併用した配線層加工法の工程図であり
、 第2図a −fは、本発明によるスペーサリフトオフ法
とイオンミリング法を併用した配線層加工法の工程図で
あり、 第3図a −dは、従来の単層リフトオフ法による配線
層加工法の工程図であり、 第4図a −dは、従来のスペーサリフトオフ法による
配線層加工法の工程図である。 (主な参照番号) 1・・半導体結晶基板、 2・・フォトレジスト、 3・・金属、  4・・層間絶縁膜、 5・・スペーサ絶縁膜、

Claims (4)

    【特許請求の範囲】
  1. (1)半導体集積回路の製造工程において、リフトオフ
    法を用いて金属配線または電極を加工する際に、金属膜
    形成後に、該金属膜に対して希ガスイオン衝撃によるイ
    オンミリングを行い、その後リフトオフを行うことを特
    徴とする配線形成法。
  2. (2)上記イオンミリング工程において、基板表面の法
    線に対して希ガスイオンを斜入射させることを特徴とす
    る特許請求の範囲第1項に記載の配線形成法。
  3. (3)上記イオンミリング工程において、基板を希ガス
    イオン流に対して斜めに配置すると共に、希ガスイオン
    流の方向と平行な軸を中心に公転させ且つ該基板面内で
    自転させることを特徴とする特許請求の範囲第1項に記
    載の配線形成法。
  4. (4)上記イオンミリング工程において、入射希ガスイ
    オンの運動エネルギーを1000eV以下とすることを
    特徴とする特許請求の範囲第1項から第3項までのいず
    れか1項に記載の配線形成法。
JP468286A 1986-01-13 1986-01-13 半導体集積回路の配線形成法 Pending JPS62163340A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP468286A JPS62163340A (ja) 1986-01-13 1986-01-13 半導体集積回路の配線形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP468286A JPS62163340A (ja) 1986-01-13 1986-01-13 半導体集積回路の配線形成法

Publications (1)

Publication Number Publication Date
JPS62163340A true JPS62163340A (ja) 1987-07-20

Family

ID=11590661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP468286A Pending JPS62163340A (ja) 1986-01-13 1986-01-13 半導体集積回路の配線形成法

Country Status (1)

Country Link
JP (1) JPS62163340A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101030527B1 (ko) * 2004-05-14 2011-04-26 엘지디스플레이 주식회사 리프트-오프 방법을 이용한 액정표시소자 및 그 제조방법
JP2013029670A (ja) * 2011-07-28 2013-02-07 Denso Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101030527B1 (ko) * 2004-05-14 2011-04-26 엘지디스플레이 주식회사 리프트-오프 방법을 이용한 액정표시소자 및 그 제조방법
JP2013029670A (ja) * 2011-07-28 2013-02-07 Denso Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5904563A (en) Method for metal alignment mark generation
JPH0535581B2 (ja)
JPS62163340A (ja) 半導体集積回路の配線形成法
JP2502564B2 (ja) レジストパタ−ンの形成方法
JPS62171143A (ja) 多層配線法
JPH0458167B2 (ja)
US5773196A (en) Prevention of anti-reflection coating damage
JPS61172336A (ja) 半導体装置電極開口部の形成方法
JP2899542B2 (ja) 転写マスクの製造方法
JPS5856422A (ja) パタ−ン形成法
JPS61135125A (ja) 半導体装置の製造方法
JP3104727B2 (ja) アパーチャの製造方法
JPS58123711A (ja) 磁気バブルメモリ素子の製造方法
JPS59108317A (ja) 電極配線形成法
JPS5857728A (ja) イオンミ−リングによるパタ−ン形成方法
JPH041492B2 (ja)
JPS63245922A (ja) X線露光用マスク
JPS5811511B2 (ja) イオンエツチング方法
JPH0279207A (ja) 薄膜磁気ヘッドの製造方法
JPS59208748A (ja) 半導体装置の製造方法
JPS60224286A (ja) トンネル接合型ジヨセフソン素子の製法
JPS59113645A (ja) 配線パタ−ンの形成方法
JPS62124742A (ja) デバイスの製造方法
JPS61183943A (ja) 電極配線法
JPS6081830A (ja) アルミニウム膜のテ−パ−エツチング方法