CN104904020B - 二极管、电力变换装置 - Google Patents

二极管、电力变换装置 Download PDF

Info

Publication number
CN104904020B
CN104904020B CN201380069447.8A CN201380069447A CN104904020B CN 104904020 B CN104904020 B CN 104904020B CN 201380069447 A CN201380069447 A CN 201380069447A CN 104904020 B CN104904020 B CN 104904020B
Authority
CN
China
Prior art keywords
mentioned
semiconductor layer
concentration
impurity
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380069447.8A
Other languages
English (en)
Other versions
CN104904020A (zh
Inventor
石丸哲也
森睦宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Publication of CN104904020A publication Critical patent/CN104904020A/zh
Application granted granted Critical
Publication of CN104904020B publication Critical patent/CN104904020B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/453—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/458—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M5/4585—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only having a rectifier with controlled elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明的目的是提供能够以简便的方法制造、且恢复动作良好的二极管。本发明的二极管具备杂质的浓度较高的层和杂质的浓度较低的层，杂质的浓度较低的层还包括活性化率与其它的部分不同的层(参照图1)。

Description

二极管、电力变换装置
技术领域
本发明涉及使用半导体基板而形成的二极管。
背景技术
通过开关动作来变换电力的电力变换装置例如具备IGBT(Insurated GateBipolar Transistor)、MOS(Metal-Oxide-Semiconductor)晶体管等半导体开关元件。对于与这些半导体开关元件以逆向并联的方式连接、且作为续流二极管而使用的二极管而言，随着驱动频率的增加，进一步要求开关动作中的恢复电流的减少、或者恢复时的浪涌电压·振动的抑制。
为了抑制恢复时的浪涌电压·振动，提出了在阳极侧的Si基板中设置局部的低寿命层的方法。通过在阳极侧的Si基板中设置局部的低寿命层，从而来自阳极的空穴注入量减少，作为结果，导通时的阳极侧的载流子密度下降，阴极侧的载流子密度上升。若阴极侧的载流子密度上升，则在恢复时阴极侧的n-漂移层中的残存载流子增加，而抑制恢复电流的急剧的减少，从而抑制恢复时的浪涌电压·振动。
下述非专利文献1中，作为在阳极侧的Si基板中设置局部的低寿命层的方法，而提出了使用氦照射或质子照射的方法。该文献中，通过对Si基板照射He+或质子，来在Si基板中的阳极电极侧形成局部的低寿命层，从而抑制恢复时的浪涌电压·振动。
下述专利文献1中，作为在阳极侧的Si基板中形成局部的低寿命层的其它方法，提出了使用用于形成阳极侧的p层的离子注入的方法。该文献中，向Si基板注入p型杂质的离子而在Si基板中的阳极电极侧形成局部的低寿命层，并通过激光退火使注入的p型杂质的一部分活性化而形成p层。通过局部的低寿命层，来抑制恢复时的浪涌电压·振动。
现有技术文献
专利文献
专利文献1：日本特开2008-4866号公报
非专利文献
非专利文献1：K.Nishiwaki,T.Kushida,A.Kawahashi,Proceedings of the 13thInternational Symposium on Power Semiconductor Devices and ICs(ISPSD)2001,pp.235-238,2001.
发明内容
发明所要解决的课题
非专利文献1所记载的技术中，为了照射质子、氦而必须使用大型的回旋加速器的粒子线照射装置，从而制造成本变高。并且，由于质子、氦的重量较轻，所以通过质子照射、氦照射而形成的缺陷的深度方向分布的半宽度较宽，无法精度良好地控制深度方向的位置。若无法精度良好地控制深度方向的位置，则容易产生特性的差别。例如，若缺陷的深度方向分布的半宽度较宽，则相应地导通损耗变大。
专利文献1所记载的技术中，由于通过离子注入而导入的缺陷的深度方向的位置与因激光退火而活性化的p层的深度方向的位置大致相同，所以若离子注入的深度或激光退火的深度稍微存在偏差，则在激光退火后残存的缺陷的数量存在较大的偏差。结果，正向电压、恢复损耗存在较大的偏差。
本发明是鉴于上述的课题而完成的，其目的在于提供能够以简便的方法制造、且恢复动作良好的二极管。
用于解决课题的方案
本发明的二极管具备杂质的浓度较高的层和杂质的浓度较低的层，杂质的浓度较低的层还包括活化率与其它的部分不同的层。
发明的效果如下。
根据本发明的二极管，可提供能够以简便的方法制造、且恢复动作良好的二极管。通过以下的实施方式的说明，除上述以外的课题、结构以及效果会变得清楚。
附图说明
图1是实施方式1的二极管1的侧剖视图。
图2是说明向终端区域域注入p型阱的离子的工序的图。
图3是说明向终端区域注入n型阱的离子的工序的图。
图4是说明使终端区域的n型阱和p型阱的杂质活性化而扩散的工序的图。
图5是说明向有源区域注入p型阱的离子的工序的图。
图6是说明使有源区域的p型阱活性化而形成低寿命层的工序的图。
图7是说明形成阳极电极的工序的图。
图8是说明形成阴极缓冲n层111和阴极n层112的工序的图。
图9是表示从阳极侧观察的深度方向的p型杂质的浓度曲线(实线)以及活性化后的杂质的浓度曲线(虚线)的图。
图10是实施方式2的二极管1的侧剖视图。
图11是实施方式3的二极管1的侧剖视图。
图12是实施方式4的二极管1的侧剖视图。
图13是表示实施方式4中从阴极侧观察的深度方向的n型杂质的浓度曲线以及活性化后的n型杂质的浓度曲线的图。
图14是实施方式5的电力变换装置10的电路图。
图15是表示二极管的室温的恢复特性的电流波形以及电压波形的图。
图16是表示p型杂质因阳极侧的激光退火而活性化的深度变动后的、150℃时的正向电压和导通损耗的图。
图17是表示p型杂质因阳极侧的激光退火而活性化的深度变动后的、室温下的恢复时的浪涌电压的图。
图18是表示室温下的恢复特性的电流波形以及电压波形的图。
具体实施方式
以下，基于附图详细地对本发明的实施方式进行说明。此外，在用于说明实施方式的各图中，对具有相同功能的部件赋予相同的符号，并适当地省略其重复的说明。并且，以下的实施方式的说明中，除特别需要时以外，不重复而适当地省略同一或者相同的部分的说明。
此外，以下的实施方式中，以将第一导电型设为n型、将第二导电型设为p型、且使用了n型Si基板的二极管为例进行说明，但不限定于此。对于将第一导电型设为p型、将第二导电型设为n型、且使用了p型Si基板的情况而言，也能够认为与使用了n型Si基板的情况相同。
＜实施方式1：二极管的结构＞
图1是本发明的实施方式1的二极管1的侧剖视图。图1表示二极管1的有源区域和终端区域的示意的剖视图。以下的说明中，包括制造工序的中途的阶段而将半导体层部分整体称作Si基板100。
如图1所示，二极管1的有源区域的构造具备n-漂移层101、阳极p层102、阳极p-层103、低寿命区域层104、阴极n层112、阴极缓冲n层111、阳极电极109以及阴极电极113。
n-漂移层(第一半导体层)101是由n型Si构成的半导体层，是由不会因离子注入、扩散等改性而保持原本的n型Si基板不变的n型半导体区域构成的n型半导体层。
阳极p层(第三半导体层)102是设置在Si基板100的表面侧亦即阳极侧的最靠表面的有源区域、且由p型杂质区域构成的p型半导体层。
阳极p-层103是在Si基板100的表面侧亦即阳极侧设置在与阳极p层102邻接的位置、且由浓度比阳极p层102的浓度低的p型杂质区域构成的p型半导体层。
低寿命区域层104是在Si基板100的表面侧亦即阳极侧、且在与阳极p-层103邻接的位置或者在阳极p-层103中形成的半导体层。低寿命区域层104内的少数载流子的寿命(life time)比n-漂移层101中的少数载流子的寿命短。低寿命区域层104含有与阳极p-层103所含有的p型杂质同种的杂质(元素)作为p型杂质。
此外，对于这些p型半导体层的构造而言，与后述的“离子注入和激光退火的条件”的说明一并地重新详细进行说明。
阴极n层(第二半导体层)112是设置在Si基板100的背面侧亦即阴极侧、且由浓度比n-漂移层101的浓度高的n型杂质区域构成的n型半导体层。
阴极缓冲n层111是与阴极n层112的n-漂移层101侧邻接设置、且由浓度比阴极n层112的浓度低且浓度比n-漂移层101的浓度高的n型杂质区域构成的n型半导体层。也可以没有阴极缓冲n层111，但通过设置阴极缓冲n层111，从而在对二极管1施加反向电压时，抑制耗尽层从PN结向阳极侧延伸，进而提高二极管1的耐压。
阳极电极(第一电极)109是与阳极p层102欧姆连接的电极。阴极电极(第二电极)113是与阴极n层112欧姆连接的电极。
如图1所示，二极管1的终端区域的构造具备与有源区域共用的n-漂移层101、阴极n层112、阴极缓冲n层111、阳极电极109、阴极电极113，除此之外还具备HIRC(High ReverseRecovery dI/dt Capability)构造的p型阱区域105、FLR(Field Limiting Ring)构造的p型阱区域106、场极板电极110、沟道截断环的n型阱区域107。
HIRC构造的p型阱区域105是由仅在有源区域侧的端部与阳极电极109欧姆连接的p型杂质区域构成的p型半导体层。通过设置p型阱区域105，能够防止因在恢复时载流子向有源区域端部集中而引起的破坏。若恢复时的抗破坏性不存在问题，则也可以不设置HIRC构造的p型阱区域105。
FLR构造的p型阱区域106是由环状地配置于终端区域的p型杂质区域构成的p型半导体层。场极板电极110是环状地配置于终端区域、且与FLR构造的p型阱区域106欧姆连接的电极。通过设置FLR构造的p型阱区域106和场极板电极110，能够缓和FLR构造的p型阱区域106的端部的电场而确保耐压。图1中，表示了FLR构造的p型阱区域106和场极板电极110的数量是两根的构造例，但能够与芯片的耐压对应地设置需要的根数。
n型阱区域107是由设于芯片的最靠外周的n型杂质区域构成的n型半导体层。通过设置n型阱区域107，从而在相反方向上施加高电压时，能够使来自p型阱区域105的耗尽层的延伸停止。
图1中，表示了作为终端构造而使用FLR构造的例子，但也可以代替地使用与p型阱区域105邻接地配置有杂质浓度较低的其它的p型阱区域的JTE(Junction TerminationExtension)构造等终端构造。
＜实施方式1：二极管的制造方法＞
接下来，参照图2至图8(根据需要也适当地参照图1)，对二极管1的制造方法的一个例子进行说明。
(基板的准备)
首先，作为用于制成二极管1的Si基板100，准备Si晶片。作为Si晶片，能够使用具有与耐压对应的比电阻的FZ(Floating Zone)晶片。本实施方式1中，将FZ晶片的块体设为n-漂移层101。FZ晶片的比电阻在例如具有600V的耐压的二极管的情况下能够是25Ωcm左右，在具有1.2kV的耐压的二极管是情况下能够是55Ωcm左右。
(终端区域p型阱的离子注入工序)
图2是说明向终端区域注入p型阱的离子的工序的图。首先，通过热氧化在Si基板100的表面整体形成氧化膜108。接下来，实施用于形成终端区域的阱区域的光刻工序。该光刻工序中，通过在Si基板100的表面涂覆、曝光、显影保护材料，来形成开口有用于形成HIRC构造的p型阱区域105、FLR构造的p型阱区域106、以及沟道截断环的n型阱区域107的区域的保护层114。之后，将保护层114作为掩模，用湿式蚀刻将露出于保护层114的开口部的氧化膜除去。并且，将保护层114作为掩模，注入用于形成HIRC构造的p型阱区域105和FLR构造的p型阱区域106的p型杂质的离子。此时，同时也向形成n型阱107的区域注入p型杂质的离子。p型杂质的离子注入的条件例如是将离子种类设为硼、将能量设为75keV、并将剂量设为2×1013/cm2。在注入离子后，除去保护层114。
(终端区域n型阱的离子注入工序)
图3是说明向终端区域注入n型阱的离子的工序的图。首先，实施用于形成沟道截断环的n型阱区域107的光刻工序。该光刻工序中，在Si基板100的表面涂覆、曝光、显影保护材料，而形成保护层115，该保护层115开口有形成沟道截断环的n型阱107的区域。之后，将保护层115作为掩模，注入用于形成沟道截断环的n型阱区域107的n型杂质的离子。n型杂质的离子注入的条件例如是将离子种类设为磷、将能量设为75keV、并将剂量设为1×1015/cm2。在图2所示的工序中也向形成n型阱107的区域注入p型杂质，但p型杂质的浓度与n型杂质的浓度相比非常低，从而最终形成n型阱。在注入离子后，除去保护层115。
(终端区域n型p型阱的扩散工序)
图4是说明使终端区域的n型阱和p型阱的杂质活性化且扩散的工序的图。扩散的条件例如是1200℃、120分钟。通过该扩散工序，形成接合深度为5～10μm的较深的阱。通过形成较深的阱，能够确保终端区域的耐压。加上本工序，在氧环境气中实施退火，使氧化膜108生长。
(有源区域p型阱的离子注入工序)
图5是说明向有源区域注入p型阱的离子的工序的图。首先，实施用于在有源区域形成阳极p层102、阳极p-层103以及低寿命区域层104的光刻工序。该光刻工序中，在Si基板100的表面涂覆、曝光、显影保护材料，而形成保护层116，该保护层116开口有有源区域的整个面、和与终端区域的p型阱区域106、n型阱区域107接触的区域。之后，将保护层116作为掩模，实施用于形成阳极p-层103的p型杂质的离子注入、和用于形成阳极p层102的p型杂质的离子注入。对于用于形成阳极p-层103的p型杂质的离子注入而言，与用于形成阳极p层102的p型杂质的离子注入相比，浓度低并且实施为以较高的掺杂能量较深地掺杂。用于形成阳极p-层103的p型杂质的离子注入的条件例如是将离子种类设为硼、将能量设为720keV、并将剂量设为1×1012/cm2。用于形成阳极p层102的p型杂质的离子注入的条件例如是将离子种类设为硼、将能量设为25keV、并将剂量设为1×1014/cm2。在实施离子注入后，除去保护层116。
(有源区域p型阱的活性化和低寿命层形成工序)
图6是说明使有源区域的p型阱活性化而形成低寿命层的工序的图。首先，为了使进行了离子注入后的p型杂质活性化，而实施激光退火。若向Si基板100的阳极侧的表面照射激光，则仅加热氧化膜108的开口部的Si表面附近，仅Si表面附近的p型杂质活性化。并且，对于通过离子注入而形成的缺陷而言，也仅Si表面附近的缺陷复元。由氧化膜108覆盖的Si基板100的表面因氧化膜的热传导率较低，所以不加热至高温。p型杂质活性化的深度和缺陷恢复的深度能够根据激光照射的条件而改变。例如，通过使激光照射的能量较低，能够使p型杂质活性化的深度和缺陷恢复的深度较浅。通过选择激光照射的条件，能够使阳极p层102和阳极p-层103的表面侧的一部分p型杂质充分活性化，而形成阳极p层102和阳极p-层103，并且不使因用于形成阳极p-层103的高能量的离子注入而形成于较深的位置的缺陷恢复，而能够形成低寿命区域层104。低寿命区域层104是因由离子注入产生的缺陷而少数载流子的寿命降低了的区域。
在终端区域的p型阱区域106和n型阱区域107中，也形成阳极p层102、阳极p-层103以及低寿命区域层104，但其周围由p型阱区域106和n型阱区域107覆盖，所以即使施加高电压而耗尽层延伸，也不会到达阳极p层102、阳极p-层103以及低寿命区域层104，从而不存在动作方面的问题。
作为用于激光退火的激光，能够使用具有与波长536nm的YLF(Yttrium LithiumFluoride)激光的第二高次谐波同等的波长的波长532nm的YAG(Yttrium AluminumGarnet)激光、波长532nm的YVO4激光等激光等。并且，还能够使用波长较短的波长308nm的XeCl准分子激光、波长248nm的KrF准分子激光。激光照射的能量、波长能够根据p型杂质活性化的深度和缺陷恢复的深度而适当地选择。后述离子注入和激光退火的条件的详细内容。
(阳极电极形成工序)
图7是说明形成阳极电极的工序的图。在实施了前清洗后，通过溅射或者蒸镀而形成成为阳极电极109的、由导电性材料构成的膜、例如AlSi膜。接下来，通过实施用于形成终端区域的场极板电极110的光刻工序和蚀刻工序，来形成场极板电极110。此时，保持形成于有源区域的整个面不变的AlSi膜成为阳极电极109。AlSi膜的蚀刻通过湿式蚀刻或者干式蚀刻来实施。在实施了AlSi膜的蚀刻后，除去保护层。
接下来，在除去了用于对设于终端区域的电极进行加工的保护层后，在终端区域形成保护膜，但对此未图示。作为保护膜的形成法，例如通过涂覆含有聚酰亚胺的前体材料和感光材料的溶液，使终端区域曝光而使前体聚酰亚胺化，从而能够在终端区域上形成聚酰亚胺保护膜。
通过以上的工序，完成阳极侧的构造。以下是形成阴极侧的构造的工序。
(背面研磨工序)
首先，对Si基板100亦即Si晶片的背面进行研磨，使晶片厚度变薄。晶片厚度根据二极管1的耐压而不同。例如，在600V耐压品的情况下是70μm左右，在1200V耐压品的情况下是120μm左右。优选在机械方面的研磨后，实施化学方面的蚀刻，以便不残留研磨的损伤层。例如，在如8英寸晶片那样Si基板100的口径较大的情况下，为了难以产生晶片破裂，优选使用被称作TAIKO研磨(“TAIKO”是注册商标)的研磨方法。该研磨方法是在晶片周围环状地残留晶片厚度较厚的部分的研磨方法。此外，对于3.3kV以上的耐压的二极管而言，由于完成的Si晶片厚度较厚，所以不需要进行Si晶片的背面的研磨。
(阴极缓冲n层·阴极n层形成工序)
图8是说明形成阴极缓冲n层111和阴极n层112的工序的图。在对Si基板100的背面进行了研磨后，从Si基板100的背面侧向晶片整个面依次注入用于形成阴极缓冲n层111以及阴极n层112的n型杂质的离子。对于用于形成阴极缓冲n层111的n型杂质的离子注入而言，与用于形成阴极n层112的n型杂质的离子注入相比，浓度低并且实施为以较高的掺杂能量较深地掺杂。用于形成阴极缓冲n层111的n型杂质的离子注入的条件例如是将离子种类设为磷、将能量设为720keV、并将剂量设为1×1012/cm2。用于形成阴极n层112的n型杂质的离子注入的条件例如是将离子种类设为磷、将能量设为45keV、并将剂量设为1×1015/cm2。通过设置阴极缓冲n层111，能够对因背面的缺陷而引起的成品率的降低进行抑制，但也可以不设置该阴极缓冲n层111。
接着，为了使进行了离子注入后的n型杂质活性化，而实施激光退火。通过使用激光退火进行活性化，能够不将形成于Si基板100的阳极侧亦即表面侧的电极以及保护膜(未图示)加热至耐热温度以上，就能够使背面侧的n型杂质活性化。用于激光退火的激光使用与用于使阳极p层102和阳极p-层103活性化的退火的激光相同的激光即可。
(阴极电极形成工序)
在实施了激光退火后，在阴极侧亦即背面形成阴极电极113。阴极电极113能够使用金属等适当的导电性材料来以与阳极电极109相同的方法形成。之后，根据需要，为了调整晶片全域的载流子的寿命而从背面侧照射电子束，另外为了恢复电子束照射所产生的损伤而实施退火处理。
(分割工序)
最后用切割机等分割晶片而完成二极管1的芯片。
＜实施方式1：离子注入和激光退火的条件＞
接下来，对在有源区域形成阳极p层102、阳极p-层103以及低寿命区域层104的离子注入和激光退火的条件进行说明。若因离子注入而生成的缺陷的浓度成为峰值时的深度与利用激光退火使进行了离子注入后的p型杂质活性化的深度相比而较浅，则离子注入的深度或激光退火的活性化的深度即使稍微存在偏差，电气特性也存在较大的偏差。为了抑制电气特性的偏差，需要使因离子注入而生成的缺陷的浓度成为峰值时的深度与利用激光退火使进行了离子注入后的p型杂质活性化的深度相比而较深。通过使缺陷层的位置较深，能够减少缺陷分布的深度方向的偏差以及利用激光退火活性化的深度方向的偏差所产生的、残存于低寿命区域层104的缺陷量的偏差。
图9是对于以后述的条件制成的二极管1、表示Si基板100的表面、即从阳极侧观察的深度方向的p型杂质的浓度曲线(实线)以及活性化后的杂质的浓度曲线(虚线)的图。参照图9(根据需要也适当地参照图1)，对阳极侧的p型半导体层的深度方向的构造进行说明。
p型杂质的浓度曲线能够通过使用从二极管1的Si基板100的阳极侧的表面开始的二次离子质量分析法(SIMS：Secondary Ion Mass Spectrometry)测定p型杂质元素的浓度来求出。并且，对于活性化后的杂质的浓度曲线而言，能够通过对扩展电阻(SR：SpeadingResistance)的深度方向的分布进行测定，并将测定出的SR值换算为载流子浓度来求出。
本发明中，将活化率定义为(通过SR测定而求出的载流子浓度)/(通过SIMS测定而求出的p型杂质浓度)。载流子浓度是指，通过SR测定而求出的活性化后的p型杂质的浓度。
在从Si基板100的阳极侧的表面(深度0μm)至0.3μm左右的深度为止的区域A内，通过SIMS测定而求出的杂质浓度以及通过SR测定而求出的载流子浓度均是1×1018cm-3左右的高浓度，并且是恒定值。该区域是为了形成阳极p层102而以高浓度对作为p型杂质的硼进行了离子注入后的区域，由于因激光退火而使Si基板100的阳极侧的表面附近的结晶熔融，从而形成箱状的曲线。该区域A相当于阳极p层102。
若区域A的载流子浓度过低，则在导通时来自阳极电极109的空穴注入减少而二极管1的正向电压上升。相反若过高，则导通时的阳极侧的载流子浓度上升，阴极侧的载流子浓度下降，从而恢复时的峰值电流变大，容易引起浪涌·振动。因而，阳极p层102的载流子浓度优选为1×1016cm-3以上、1×1019cm-3以下。
表示阳极p层102的箱状的曲线的区域A内的n型杂质的活化率也取决于激光的照射能量，为20～100％左右。此外，对于阳极n层112而言，即使活化率不足100％，载流子浓度本身在上述浓度范围内即可。
此外，关于Si基板100的离阳极侧的表面的深度为0.3μm左右的、n型杂质浓度以及载流子浓度急剧减少的区域的活化率，由于现状中得不到足够的精度，从而省略详细的研究。得不到足够的精度是由如下原因引起的：对于SR测定中的深度方向的原点得不到足够的精度，以及在PN接合附近受到耗尽层的影响而SR测定的精度降低。
Si基板100的离阳极侧的表面0.3～1.7μm的深度的区域(区域B以及区域C)是为了形成阳极p-层103而注入了p型杂质的区域。在该区域中，直至0.3～1.0μm的深度的区域B内，通过SIMS测定而求出的p型杂质浓度和通过SR测定而求出的载流子浓度一致，活化率大致为100％。这是因为，因激光照射而使Si基板100的阴极侧的表面过热的热充分传递直至1.0μm的深度，p型杂质充分被活性化。该区域B相当于在电方面有效的阳极p-层103。
比1.0μm深的部分亦即区域C是与通过SIMS测定而求出的p型杂质浓度相比，通过SR测定而求出的载流子浓度较低、p型杂质的活化率降低的区域。激光照射所产生的热未充分地向该区域传递，残存离子注入所产生的缺陷而活化率较低，包括活化率不足1％的区域。由于残存缺陷，所以区域C成为载流子的寿命较短的区域，该区域C相当于低寿命区域层104。低寿命区域层104能够定义为例如活化率不足1％的区域。通过使活化率不足1％，能够得到抑制恢复时的浪涌电压·振动的足够的效果。
1.7μm以上的深度的区域D是不进行p型杂质的离子注入的区域，相当于n-漂移层101。
图9所示的例子中，为了形成阳极p-层103而进行了离子注入的p型杂质的峰值浓度的深度为1.5μm左右。并且，在作为p型杂质而以高能量对硼进行了离子注入的情况下，缺陷量的峰值深度与硼的峰值浓度的深度大致相等，图9所示的例子中，是1.5μm左右。缺陷的峰值浓度能够从杂质浓度的峰值浓度的位置知晓，并且能够从使用Si原子变异所需要的能量等的计算、工序模拟知晓。此处称作缺陷是成为因离子注入而生成的再结合的基础的缺陷。
图9所示的例子中，利用激光退火使进行了离子注入后的p型杂质充分活性化而浓度为峰值时的深度为1.0μm左右，缺陷的峰值浓度的深度(1.5μm)的一方较深。
为了使通过离子注入而生成的缺陷的浓度为峰值时的深度比通过激光退火而活性化的p型杂质的峰值浓度的深度深，使缺陷的分布更深，或者使通过激光退火而p型杂质活性化的深度更浅。
为了加深缺陷的分布，作为进行离子注入的p型杂质，使用更轻的元素，或提高离子注入的能量。若作为对缺陷进行离子注入的元素而使用质子(氢)、氦，则离子注入的飞程变得过大，从而离子注入的深度方向的宽度变得过宽，并且需要大型的回旋加速器的粒子线照射装置。因此，在LSI(大规模集成电路)的制造中，在用于形成p型杂质层的p型杂质元素中最优选使用最轻的硼。并且，离子注入的能量越高，能够越深地掺杂p型杂质。此时，离子注入的能量优选在装置能够进行的范围内、以及能够确保生成缺陷层时需要的控制性的范围内变高。
为了使通过激光退火而p型杂质活性化的深度更浅，缩小因激光照射而向Si基板100传递的能量，或缩短激光的波长。例如图9所示的例子中，激光的照射能量为1.5J/cm2，但通过缩小该照射能量，而p型杂质活性化的深度进一步变浅。并且，通过缩短激光的照射时间、或减少次数，也能够使p型杂质活性化的深度变浅。
关于激光的波长，图6所示的例子中，使用了波长536nm的YLF激光的第二高次谐波，但通过进一步使用波长较短的波长308nm的XeCl准分子激光、波长248nm的KrF准分子激光，能够使p型杂质活性化的深度进一步变浅。
＜实施方式1：总结＞
如上所述，本实施方式1的二极管1具备与阳极p层102相比而p型杂质的浓度较小的阳极p-层103，通过进一步使阳极p-层103的上层的活化率比下层的活化率高，而在阳极p-层103的下部形成有低寿命区域层104。为了形成低寿命区域层104而使p型杂质活性化的深度在阳极p-层103的厚度内即可，从而不需要使活性化的深度与阳极p层102的厚度严格地一致。即，激光退火所产生的活性化的深度能够充裕，从而即使深度稍微偏移，二极管1的电气特性也不会较大地产生偏差。即，可得到不使用大规模的回旋加速器等大型设备而电气特性的偏差较小且能够抑制恢复时的浪涌电压·振动的二极管1。
＜实施方式2＞
图10是本发明的实施方式2的二极管1的侧剖视图。与图1相同，图10表示本实施方式2的二极管1的有源区域和终端区域的示意的剖视图。如图10所示，本实施方式2的二极管1中，除了终端区域在有源区域的整个面也形成HIRC构造的p型阱105。
本实施方式2中，与参照图2至图8说明的制造方法相同，在形成阳极p层102、阳极p-层103以及低寿命区域层104前，在有源区域形成HIRC构造的p型阱105。当形成p型阱105时，向Si基板100注入的p型杂质的剂量为1×1011cm-2以上、1×1013cm-2以下。为了确保终端构造的耐压，终端区域的FLR构造与实施方式1相同，本实施方式2的二极管1的FLR构造的p型阱106的p型杂质浓度优选比有源区域的HIRC构造的p型阱105的p型杂质浓度高。HIRC构造的p型阱105和FLR构造的p型阱106也可以分别形成，也可以通过局部地开口有源区域的掩模来减少向Si基板100注入的p型杂质的注入量，从而同时形成。
对于本实施方式2的二极管1而言，由于p型阱105覆盖低寿命区域层104，所以对施加了反向电压时的低寿命区域层104施加的电场变小，从而能够缩小漏电电流。并且，p型阱105的p型杂质是低浓度的，导通时的空穴从阳极p层102注入，从而能够与实施方式1相同地得到恢复时的浪涌电压·振动的抑制的效果。
＜实施方式3＞
图11是本发明的实施方式3的二极管1的侧剖视图。图11表示本实施方式3的二极管1的有源区域的示意的剖视图。省略了终端区域的记载，但与实施方式1～2相同。
如图11所示，本实施方式3的二极管1不在有源区域的整个面而仅在一部分形成阳极p层102和阳极p-层103。通过不向有源区域的整个面而仅向有源区域的一部分照射激光，能够仅在有源区域的一部分形成阳极p层102和阳极p-层103。阳极p层102和阳极p-层103优选在从Si基板100的表面观察的情况下形成为条纹状。
对于本实施方式3的二极管1而言，在有源区域的面内存在未形成阳极p层102和阳极p-层103的区域，在导通时电子通过该区域而向阳极电极移动，从而从阳极p层102开始的空穴注入量减少，而进一步抑制恢复时的浪涌电压·振动。
也可以向图11所示的有源区域的面内未形成阳极p层102和阳极p-层103的区域，照射与形成有阳极p层102和阳极p-层103的区域相比较弱的能量的激光，而形成p型杂质的活化率较低的p-层。由此，由于电子通过该p-层而向阳极电极移动，所以同样地进一步抑制恢复时的浪涌电压·振动。并且，通过形成p-层而设置PN结，能够增加接合的稳定性，提高成品率。
此外，本实施方式3的二极管1中，与实施方式2的二极管1相同，也可以在除终端区域之外在有源区域的整个面形成HIRC构造的p型阱105。由此，当施加了反向电压时，施加于低寿命区域层104的电场变小，而能够缩小漏电电流。
＜实施方式4＞
图12是本发明的实施方式4的二极管1的侧剖视图。图12表示本实施方式4的二极管1的有源区域的示意的剖视图。省略了终端区域的记载，但与实施方式1～3相同。
如图12所示，本实施方式4的二极管1除实施方式1的二极管1的结构之外，还在阴极侧设置通过阴极缓冲n层的n型杂质的离子注入而导入的形成缺陷的低寿命区域层117。阳极侧的构造与实施方式1的二极管1的结构相同。
图13是表示在本实施方式4中从Si基板100的背面、即阴极侧观察时的深度方向的n型杂质的浓度曲线(实线：通过SIMS测定)以及活性化后的n型杂质的浓度曲线(虚线：通过SR法测定)的图。参照图13，对阴极侧的n型半导体层的深度方向的构造进行说明。
区域A是n型杂质为高浓度(1×1019cm-3以上)且活化率较高的(20～100％)阴极n层112。区域B是n型杂质为低浓度(1×1016cm-3左右)且活化率较高的(大致100％)阴极缓冲n层111。区域C是激光照射所产生的热无法充分地向该区域传递、残存离子注入所产生的缺陷而少数载流子的寿命较短的低寿命区域层117。区域D是不进行n型杂质的离子注入的n-漂移层101。
实施方式1中，若照射电子束而不对n-漂移层101全域的寿命进行控制，则恢复时的恢复电流恢复时的拖尾电流变大，恢复损耗变大。本实施方式4中，通过在阴极侧设置低寿命区域层117，来减少恢复时在阴极侧的n-漂移层101残存的载流子，从而能够缩小拖尾电流，且能够缩小恢复损耗。即，不通过电子束照射来控制寿命，而仅设置阳极侧的低寿命区域层104和阴极侧的低寿命区域层117，就能够抑制恢复时的浪涌电压·振动，并且能够减少恢复损耗。
＜实施方式5＞
图14是本发明的实施方式5的电力变换装置10的电路图。图14所示的电力变换装置10是使用实施方式1～4中任一实施方式所说明的二极管1来变换电力的装置。
如图14所示，电力变换装置10具备马达驱动用的三相变频电路。在作为半导体开关元件的IGBT200a～200f，分别逆向并列地连接有本发明的二极管201a～201f。即，二极管201a～201f作为续流二极管动作。作为这些二极管201a～201f，使用实施方式1～4中任一实施方式的二极管1。IGBT200a～200c和IGBT200d～200f分别一个一个地组合而两个串联连接，即两个IGBT与二极管的逆向并列电路串联连接，而分别构成一相量的半桥电路。
半桥电路的交流的相数量在本实施方式5中具备三相量。通过两个IGBT200a与IGBT200d的串联连接点、即两个逆向并列电路的串联连接点，进行交流输出，作为U相的交流输出而与感应机、同步机等的马达206连接。其它的半桥电路也相同，从两个IGBT的串联连接点分别进行V相以及W相的交流输出，并与马达206连接。
上臂侧的IGBT200a～200c的集电极共用连接，与整流电路203的直流高电位侧连接。下臂侧的IGBT200d～200f的发射极共用连接，与整流电路203的接地侧连接。整流电路203将交流电源202的交流变换为直流。IGBT200a～200f通过进行接通·断开开关，来将从整流电路203接受的直流变换为交流而驱动马达206。上臂驱动电路204以及下臂驱动电路205分别向上臂侧的IGBT200a～200c以及下臂侧的IGBT200d～200f的栅极给予驱动信号，使IGBT200a～200f进行接通·断开动作。
根据本实施方式5，由于将本发明的二极管1作为续流二极管而与IGBT200a～200f逆向并联连接，所以能够抑制切换时的二极管的浪涌电压·振动。并且，能够减少因电压变动而产生的噪声。另外，由于二极管1的恢复电流较小，所以能够减少开关损失，从而能够提高电力变换装置10整体的能量效率。与二极管1的浪涌电压·振动变小相应地，能够使开关高速，从而能够提高电力变换装置10整体的能量效率。
本发明不限定于上述的实施方式，包括各种变形例。上述实施方式是为了容易理解地说明本发明而详细地进行了说明，不限定于必须具备说明的全部结构。并且，也能够将某实施方式的结构的一部分置换为其它的实施方式的结构。并且，也能够在某实施方式的结构中增加其它的实施方式的结构。并且，对于各实施方式的结构的一部分，也能够追加·削除·置换其它的结构。
例如，作为内置于逆向导通型的半导体开关元件的二极管，也可以使用本发明的二极管1。并且，能够代替图14所示的电力变换装置10中的IGBT200a～200f，使用MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、接合型双极晶体管、接合型FET、静电感应型晶体管、GTO晶闸管(Gate Turn Off Thyristor：门极关断晶闸管)等半导体开关元件。
实施例
以下，将实施方式1的二极管1作为实施例1，并将实施方式4的二极管1作为实施例2，对评价了动作特性的结果进行说明。
(作成条件)
实施例1和实施例2的二极管1使用比电阻25Ω·cm的n型Si晶片作为Si基板100。在Si基板100的表面的阳极侧，作为用于形成阳极p-层103的p型杂质，而以能量720keV、偏角0°、剂量1×1012/cm2注入硼。作为用于形成阳极p层102的p型杂质，以能量25keV、偏角7°、剂量1×1014/cm2注入硼。之后，作为用于使注入后的p型杂质活性化的激光退火，以1.5J/cm2的能量照射了波长536nm的YLF激光的第二高次谐波。
在使Si基板100从背面侧变薄为120μm的厚度后，在Si基板100的背面的阴极侧，作为用于形成阴极缓冲n层111的n型杂质而以能量720keV、偏角0°、剂量1×1012cm-2注入磷。并且，作为阴极n层112的n型杂质而以能量60keV、偏角7°、剂量1×1015cm-2注入磷。之后，作为用于使注入了的n型杂质活性化的激光退火，照射波长536nm的YLF激光的第二高次谐波。实施例1中，将激光的能量设为2.0J/cm2，成为了在阴极侧不具有低寿命区域层117的构造。实施例2中，将激光的能量设为1.5J/cm2，成为了在阴极侧具有低寿命区域层117的构造。
作为比较例1，在实施例1的二极管中，将用于使离子注入于阳极侧后的p型杂质活性化的激光退火的照射能量变高2.0J/cm2。此外，比较例1中的离子注入的条件以及其它的条件与实施例1中的条件相同。即，比较例1中，具有阳极p层102和阳极p-层103，但不具有阳极侧的低寿命区域层104。
作为比较例2，在实施例1的二极管中，不注入用于形成阳极p-层103的p型杂质的离子，而将用于形成阳极p层102的p型杂质的离子注入的能量设为130keV。此外，比较例2中的激光退火的条件以及其它的条件与实施例1中的条件相同。即，比较例2中，具有阳极p层102和阳极侧的低寿命区域层104，但不具有阳极p-层103。
(阳极侧的低寿命区域层104的效果)
图15是对于实施例1(实线)以及比较例1(虚线)、表示二极管的室温下的恢复特性的电流波形以及电压波形的图。参照图15，确认阳极侧的低寿命区域层104的效果。阳极侧的低寿命区域层104在实施例1中设置，而在比较例1中不设置。
图15所示的波形中，与比较例1比较，实施例1的恢复的峰值电流较小。这是因为，因阳极侧的低寿命区域层104，来自阳极p层的空穴注入量减少，而n-漂移层101中的阳极侧的载流子密度变少。与恢复的峰值电流减少相应地，IGBT的导通损耗减少。另外，恢复电流减少，恢复电流减少时的电流的时间变化率di/dt变小，从而与比较例1比较，实施例1的由di/dt和主电路电感所引起的电压的浪涌变小。并且，实施例1中，来自阳极p层的空穴注入量减少而n-漂移层101的中的阴极侧的载流子密度变高，从而当恢复时耗尽层延伸后，在n-漂移层101中的阴极侧剩余载流子数变多，而难以引起恢复时的振动。
(阳极p-层103的效果)
图16是对于实施例1(实线)以及比较例2(虚线)、表示利用阳极侧的激光退火使p型杂质活性化的深度产生变动时的、150℃时的正向电压和导通损耗的图。
图17是对于实施例1(实线)以及比较例2(虚线)、表示利用阳极侧的激光退火使p型杂质活性化的深度产生变动时的、室温时的恢复时的浪涌电压的图。
实施例1中，在阳极p层102与低寿命区域层104之间，设有通过高能量的离子注入而形成的阳极p-层103。比较例2中，不存在阳极p-层103，阳极p层102与低寿命区域层104直接连接。
观察图16、图17可知，利用阳极侧的激光退火使p型杂质活性化的深度产生变动后的正向电压、导通损耗、浪涌电压在实施例1中基本不变化，相对于此，在比较例2中变化较大。在比较例2中变化较大是因为，若p型杂质活性化的深度变化，则残存于阳极的低寿命区域层104的缺陷量较大地变化。在实施例1中变化较小是因为，低寿命区域层104的缺陷密度成为峰值的深度比p型杂质活性化的深度深，即使p型杂质活性化的深度变化，残存于低寿命区域层104的缺陷量也不会较大地变化。即，与阳极的p型杂质活性化的深度相比，使通过p型杂质的离子注入而形成的缺陷的密度成为峰值的深度较深，从而能够抑制正向电压、导通损耗、浪涌电压的电气特性的偏差。
(在阳极侧和阴极侧双方设置低寿命区域层的效果)
图18是对于实施例1(实线)以及实施例2(虚线)、表示室温时的恢复特性的电流波形以及电压波形的图。参照图18，确认如图12那样在阳极侧和阴极侧双方设置低寿命区域层的效果。实施例1中仅在阳极侧设有低寿命区域层104，实施例2在中阳极侧和阴极侧双方设有低寿命区域层。
根据图18所示的波形，恢复时的浪涌电压以及恢复的峰值电流在实施例1和实施例2中不变化。这是因为，阳极的构造相同，从而来自阳极的空穴注入量不变化。与实施例1相比，恢复的后半的拖尾电流在实施例2中减少。这是因为，对于设于阴极侧的低寿命区域层117而言，在恢复的后半减少残存于阴极侧的载流子。根据该拖尾电流的减少，实施例2中，与实施例1相比，恢复损耗减少。实施例1中为了减少拖尾电流，而减少恢复损耗，需要照射电子束而控制n-漂移层101全域的寿命。与此相对，实施例2中，不照射电子束，通过在阳极侧和阴极侧双方进行相同的激光退火，能够保持抑制了恢复时的浪涌电压的状态不变地减少恢复损耗。
符号的说明
1—二极管，10—电力变换装置，100—Si基板，101—n-漂移层，102—阳极p层，103—阳极p-层，104—低寿命区域层，105—HIRC构造的p型阱区域，106—FLR构造的p型阱区域，107—n型阱区域，108—氧化膜，109—阳极电极，110—场极板电极，111—阴极缓冲n层，112—阴极n层，113—阴极电极，114～116—保护层，117—低寿命区域层，200a～200f—IGBT，201a～201f—二极管，202—交流电源，203—整流电路，204—上臂驱动电路，205—下臂驱动电路，206—马达。

Claims (9)

1.一种二极管，其特征在于，具备：
第一导电型的第一半导体层；
上述第一导电型的第二半导体层，其与上述第一半导体层邻接设置，与上述第一半导体层相比，第一导电型的杂质的浓度较高；
第二导电型的第三半导体层，其与上述第一半导体层邻接，设置在与设有上述第二半导体层的一侧相反的一侧；
第二导电型的第四半导体层，其与上述第三半导体层邻接，设置在上述第一半导体层与上述第三半导体层之间；
第一电极，其与上述第三半导体层欧姆连接；以及
第二电极，其与上述第二半导体层欧姆连接，
上述第四半导体层构成为，与上述第三半导体层相比，第二导电型的杂质的浓度较低，
在上述第四半导体层中，形成有载流子浓度与上述第二导电型的杂质的浓度的比与其它的部分不同的层，上述第二导电型的杂质的浓度是利用二次离子质量分析法而求出的，上述载流子浓度是基于扩展电阻的测定而求出的，
在上述第一半导体层与上述第二半导体层之间设有第五半导体层，该第五半导体层含有浓度比上述第二半导体层的浓度低且浓度比上述第一半导体层的浓度高的上述第一导电型的杂质，
在上述第一半导体层与上述第五半导体层之间设有第六半导体层，该第六半导体层含有与上述第二半导体层所含有的第一导电型的杂质同种的杂质，且与上述第一半导体层相比，少数载流子的寿命较短。
2.根据权利要求1所述的二极管，其特征在于，
上述第四半导体层内，形成有载流子浓度相对于上述第二导电型的杂质的浓度的比与其它的部分不同的层，作为少数载流子的寿命相比上述第四半导体层的其它的部分较短的低寿命区域层。
3.根据权利要求2所述的二极管，其特征在于，
上述第四半导体层由与上述第三半导体层邻接的低杂质层和与上述第一半导体层邻接的上述低寿命区域层形成，
上述低寿命区域层形成为，载流子浓度与上述第二导电型的杂质的浓度的比小于上述低杂质层。
4.根据权利要求3所述的二极管，其特征在于，
上述低寿命区域层包括通过向上述第四半导体层注入第二导电型的杂质的离子而生成的缺陷。
5.根据权利要求4所述的二极管，其特征在于，
上述第四半导体层形成为，
和从上述第三半导体层与上述第一电极接触的面观察的上述低寿命区域层与上述低杂质层的边界相比，从上述第三半导体层与上述第一电极接触的面观察的上述缺陷的密度成为最大的深度较深。
6.根据权利要求2所述的二极管，其特征在于，
上述低寿命区域层所含有的上述第二导电型的杂质的元素种类是硼。
7.根据权利要求2所述的二极管，其特征在于，
在上述第一半导体层与上述低寿命区域层之间，设有第二导电型的杂质浓度相比上述第三半导体层较低的第二导电型的第七半导体层。
8.根据权利要求1所述的二极管，其特征在于，
上述第三半导体层和上述第四半导体层在上述第一半导体基板的阳极侧表面形成为条纹图案状。
9.一种电力变换装置，其特征在于，具备：
半导体开关元件；以及
权利要求1所述的二极管，其与上述半导体开关元件逆向并联连接。
CN201380069447.8A 2013-01-18 2013-12-03 二极管、电力变换装置 Active CN104904020B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-007770 2013-01-18
JP2013007770A JP5969927B2 (ja) 2013-01-18 2013-01-18 ダイオード、電力変換装置
PCT/JP2013/082454 WO2014112228A1 (ja) 2013-01-18 2013-12-03 ダイオード、電力変換装置

Publications (2)

Publication Number Publication Date
CN104904020A CN104904020A (zh) 2015-09-09
CN104904020B true CN104904020B (zh) 2017-11-24

Family

ID=51209338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380069447.8A Active CN104904020B (zh) 2013-01-18 2013-12-03 二极管、电力变换装置

Country Status (5)

Country Link
US (1) US20150303268A1 (zh)
JP (1) JP5969927B2 (zh)
CN (1) CN104904020B (zh)
DE (1) DE112013005426B4 (zh)
WO (1) WO2014112228A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531465B (zh) * 2013-09-13 2018-04-06 上海集成电路研发中心有限公司 快恢复二极管制备方法
JP6709062B2 (ja) * 2016-02-05 2020-06-10 株式会社 日立パワーデバイス 半導体装置、その製造方法、及びそれを用いた電力変換装置
US11222962B2 (en) * 2016-05-23 2022-01-11 HUNTECK SEMICONDUCTOR (SHANGHAI) CO. Ltd. Edge termination designs for super junction device
WO2018096643A1 (ja) * 2016-11-25 2018-05-31 新電元工業株式会社 半導体装置の製造方法及び半導体装置
JP6816624B2 (ja) * 2017-04-13 2021-01-20 株式会社デンソー 半導体装置の製造方法
DE102017118864A1 (de) 2017-08-18 2019-02-21 Infineon Technologies Austria Ag Leistungsdiode
JP2020038939A (ja) * 2018-09-05 2020-03-12 トレックス・セミコンダクター株式会社 縦型化合物半導体デバイスの製造方法
JP7103154B2 (ja) * 2018-10-19 2022-07-20 株式会社デンソー 半導体装置とその製造方法
JP7244306B2 (ja) * 2019-03-08 2023-03-22 株式会社東芝 半導体装置
CN110376143A (zh) * 2019-06-10 2019-10-25 华南师范大学 掺杂半导体的激活率确定方法、系统及存储介质
US11817304B2 (en) * 2019-12-30 2023-11-14 Micron Technology, Inc. Method of manufacturing microelectronic devices, related devices, systems, and apparatus
CN111900087B (zh) * 2020-08-31 2022-09-20 华虹半导体(无锡)有限公司 Igbt器件的制造方法
EP4016647B1 (en) * 2020-12-15 2024-02-07 Hitachi Energy Ltd Structure for a semiconductor device and method for producing a structure for a semiconductor device
EP4152413A1 (en) * 2021-09-15 2023-03-22 Hitachi Energy Switzerland AG Power diode and method for producing a power diode
IT202200000203A1 (it) * 2022-01-10 2023-07-10 St Microelectronics Srl Diodo con struttura di contatto includente una regione di barriera perfezionata e relativo procedimento di fabbricazione
DE112022002851T5 (de) * 2022-02-17 2024-03-14 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren für dessen herstellung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3287269B2 (ja) * 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
JP3968912B2 (ja) * 1999-05-10 2007-08-29 富士電機デバイステクノロジー株式会社 ダイオード
JP4123913B2 (ja) * 2001-11-26 2008-07-23 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP2007123300A (ja) * 2005-10-25 2007-05-17 Toyota Motor Corp 不純物活性化方法、レーザアニール装置、半導体装置とその製造方法
JP5080744B2 (ja) 2006-03-17 2012-11-21 株式会社豊田中央研究所 半導体デバイス及びその製造方法
JP4857948B2 (ja) * 2006-06-26 2012-01-18 株式会社デンソー 半導体装置の製造方法
US9564623B2 (en) 2006-09-27 2017-02-07 Daramic Llc Battery separator with a conductive layer for extending the cycle life of a battery
JP2009004668A (ja) * 2007-06-25 2009-01-08 Toshiba Corp 半導体装置
JP5206541B2 (ja) * 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
JP2009289904A (ja) * 2008-05-28 2009-12-10 Toshiba Corp 半導体装置
EP2320451B1 (en) 2009-11-09 2013-02-13 ABB Technology AG Fast recovery Diode
JP2011166052A (ja) 2010-02-15 2011-08-25 Toyota Central R&D Labs Inc 半導体素子とその半導体素子を備えた電力変換装置
JP5450490B2 (ja) 2011-03-24 2014-03-26 株式会社東芝 電力用半導体装置
US9082843B2 (en) * 2012-12-13 2015-07-14 Infineon Technologies Ag Semiconductor device with step-shaped edge termination, and method for manufacturing a semiconductor device

Also Published As

Publication number Publication date
JP5969927B2 (ja) 2016-08-17
DE112013005426T5 (de) 2015-07-30
JP2014138182A (ja) 2014-07-28
US20150303268A1 (en) 2015-10-22
DE112013005426B4 (de) 2024-03-28
CN104904020A (zh) 2015-09-09
WO2014112228A1 (ja) 2014-07-24

Similar Documents

Publication Publication Date Title
CN104904020B (zh) 二极管、电力变换装置
JP5781291B2 (ja) ファストリカバリーダイオード
CN105552115B (zh) 半导体器件以及用于制造半导体器件的方法
CN107251205A (zh) 半导体装置和半导体装置的制造方法
US20130234201A1 (en) Field stop structure, reverse conducting igbt semiconductor device and methods for manufacturing the same
US20080246055A1 (en) Semiconductor component including a monocrystalline semiconductor body and method
CN106128946A (zh) 半导体装置及半导体装置的制造方法
JP6073092B2 (ja) ダイオード及び電力変換システム、並びにダイオードの製造方法
JP2008091853A (ja) 半導体装置およびその製造方法
JP7243744B2 (ja) 半導体装置および半導体装置の製造方法
JP6225649B2 (ja) 絶縁ゲートバイポーラトランジスタおよびその製造方法
JP2018082058A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2019102493A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6294175B2 (ja) 半導体装置およびそれを用いた電力変換システム
US20150008478A1 (en) Semiconductor device and manufacturing method of the same
JP2009194197A (ja) 半導体装置及びその製造方法
CN109103186A (zh) 一种集成异质结续流二极管碳化硅槽栅mosfet
US9991336B2 (en) Semiconductor device, method for manufacturing the same, and power conversion system
JP5565134B2 (ja) 半導体装置の製造方法
JP6268117B2 (ja) 半導体装置およびその製造方法、並びに電力変換システム
JP2020155438A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US8993372B2 (en) Method for producing a semiconductor component
JP7276407B2 (ja) 炭化珪素半導体装置
KR101490350B1 (ko) 전력용 반도체 장치 및 제조방법
JP2018011030A (ja) 逆阻止ｍｏｓ型半導体装置および逆阻止ｍｏｓ型半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant