JP6491267B2 - パワー半導体素子における超接合構造 - Google Patents

パワー半導体素子における超接合構造 Download PDF

Info

Publication number
JP6491267B2
JP6491267B2 JP2017113170A JP2017113170A JP6491267B2 JP 6491267 B2 JP6491267 B2 JP 6491267B2 JP 2017113170 A JP2017113170 A JP 2017113170A JP 2017113170 A JP2017113170 A JP 2017113170A JP 6491267 B2 JP6491267 B2 JP 6491267B2
Authority
JP
Japan
Prior art keywords
mask
semiconductor body
semiconductor
glass
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017113170A
Other languages
English (en)
Other versions
JP2017228773A (ja
Inventor
ローラント ラップ，
ローラント ラップ，
アレクサンダー ブレイメッサー，
アレクサンダー ブレイメッサー，
アンドレ ブロックマイヤー，
アンドレ ブロックマイヤー，
ロニー ケルン，
ロニー ケルン，
ロドリゲス， フランシスコ ハビエル サントス
ロドリゲス， フランシスコ ハビエル サントス
コビンリンスキ， カルシュテン フォン
コビンリンスキ， カルシュテン フォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2017228773A publication Critical patent/JP2017228773A/ja
Application granted granted Critical
Publication of JP6491267B2 publication Critical patent/JP6491267B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31701—Ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Description

本明細書は、パワー半導体素子を処理する方法の実施形態に関する。更に、本明細書は、パワー半導体素子の実施形態に関する。特に、本明細書は、深い半導体領域、例えば、注入によって作成された深い超接合構造を有するパワー半導体素子の実施形態を対象とする。
電気エネルギの変換及び電気モータ又は電気機械の駆動など、車載用途、民生用途、及び産業用途の現代機器の多くの機能がパワー半導体素子に依存している。例えば、幾つか挙げると、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、ＭＯＳＦＥＴ（酸化金属半導体電界効果トランジスタ）及びダイオードが様々な用途に使用されてきており、そのような用途として、電源及び電力変換器のスイッチがあるが、これに限定されない。
パワー半導体素子は、通常、素子の２つの負荷端子間で負荷電流経路に沿って負荷電流を通すように構成された半導体ボディを含む。更に、負荷電流経路は、ゲート電極と呼ばれることもある絶縁された制御電極によって制御可能である。例えば、制御電極は、対応する制御信号を（例えば、ドライバ装置から）受けると、パワー半導体素子を導通状態及び阻止状態のいずれかに設定することができる。
通常、前記パワー半導体素子は、前記用途（例えば、前記電源及び電力変換器）が高効率を呈し得るように、電力損失（例えば、スイッチング損失及び／又はオン状態損失）が低くなければならない。この目的のために、超接合構造又はＣｏｏｌＭＯＳ（商標）構造とも呼ばれる補償構造が提案されている。例えば、超接合構造は、１つ以上のエピタキシ処理ステップを実施することにより、半導体ボディ内に構築可能である。
前記パワー半導体素子は、低電力損失だけでなく、（例えば、最大１０００ボルト以上の）高い阻止能力を同時に呈しなければならない場合があり、且つ／又は（例えば、最大数百アンペアの）大電流に対応するように設計されなければならない。
一実施形態によれば、パワー半導体素子を処理する方法は、パワー半導体素子の半導体ボディを供給するステップと、マスクを半導体ボディと結合するステップと、注入イオンが半導体ボディに入る前にマスクを横断するように、半導体ボディに対してイオン注入を行うステップとを含む。
別の実施形態によれば、パワー半導体素子は、半導体ボディであって、ケイ素のドーパント拡散係数より小さいドーパント拡散係数を呈する半導体ボディ材料を含む半導体ボディと、少なくとも１つの第１の半導体領域であって、第１の導電型のドーパントをドープされ、且つ伸長方向に沿って少なくとも５μｍにわたって半導体ボディ内に延びる柱状形状を呈し、少なくとも１つの第１の半導体領域の幅は、前記伸長方向に沿って連続的に増える、少なくとも１つの第１の半導体領域と、半導体ボディに含まれる少なくとも１つの第２の半導体領域であって、少なくとも１つの第１の半導体領域に隣接して配置され、且つ第１の導電型に対して相補的な第２の導電型のドーパントをドープされる、少なくとも１つの第２の半導体領域とを含む。
更に別の実施形態によれば、パワー半導体素子は、半導体ボディであって、ケイ素の対応するドーパント拡散係数より小さいドーパント拡散係数を呈する半導体ボディ材料を含む半導体ボディと、半導体ボディに含まれる少なくとも１つの第１の半導体領域であって、第１の導電型の注入されたドーパントをドープされ、且つ伸長方向に沿って少なくとも５μｍにわたって半導体ボディ内に延びる柱状形状を呈する、少なくとも１つの第１の半導体領域と、半導体ボディに含まれる少なくとも１つの第２の半導体領域であって、少なくとも１つの第１の半導体領域に隣接して配置され、且つ第１の導電型に対して相補的な第２の導電型のドーパントをドープされ、伸長方向に垂直な第１の水平方向における第１の半導体領域と第２の半導体領域との間の遷移部は、パワー半導体素子の垂直断面内において、伸長方向に沿った第１の半導体領域の総伸長距離の少なくとも５０％に沿って直線を形成する、少なくとも１つの第２の半導体領域とを含む。
当業者であれば、以下の詳細な説明を読み、添付図面を参照することにより、更なる特徴及び利点を理解するであろう。
図中の各部は必ずしも正確な縮尺で描かれておらず、むしろ本発明の原理を図解することに重点を置いている。更に、図面では、類似の参照符号が対応する要素を示している。
１つ以上の実施形態による、パワー半導体素子を処理する方法の各ステップを、半導体ボディの一区画の垂直断面に基づいて概略的且つ例示的に示す。 １つ以上の実施形態による、パワー半導体素子を処理する方法の各ステップを、半導体ボディの一区画の垂直断面に基づいて概略的且つ例示的に示す。 １つ以上の実施形態による、パワー半導体素子を処理する方法の各ステップを、半導体ボディの一区画の垂直断面に基づいて概略的且つ例示的に示す。 １つ以上の実施形態による、パワー半導体素子を処理する方法の各ステップを、半導体ボディの一区画の垂直断面に基づいて概略的且つ例示的に示す。 １つ以上の実施形態による、パワー半導体素子を処理する方法の各ステップを、半導体ボディの一区画の垂直断面に基づいて概略的且つ例示的に示す。 １つ以上の実施形態による、パワー半導体素子の垂直断面の一区画を概略的且つ例示的に示す。 １つ以上の実施形態による、パワー半導体素子の垂直断面の一区画を概略的且つ例示的に示す。 １つ以上の実施形態による、パワー半導体素子を処理する方法の図を概略的且つ例示的に示す。
以下の詳細な説明では添付図面を参照する。添付図面は本明細書の一部を成しており、添付図面では、本発明を実施できる特定の実施形態を例示している。
この点において、方向を表す用語、例えば、「最上部」、「最下部」、「下」、「前面」、「背面」、「後部」、「先頭」、「後続」、「下方」、「上方」などは、示されている図の向きを基準として用いられてよい。実施形態の各部は様々な向きに配置されてよいため、これらの方向を表す術語は、限定ではなく例示を目的として使用される。当然のことながら、本発明の範囲から逸脱しない限り、別の実施形態が利用されてよく、構造的又は論理的な変更形態がなされ得る。従って、以下の詳細な説明は限定的に解釈されるべきではなく、本発明の範囲は添付の特許請求の範囲によって定義される。
以下では様々な実施形態を詳細に参照し、図面では、それらの実施形態のうちの１つ以上の実施例を示す。各実施例は説明用として与えられ、本発明を限定するものではない。例えば、ある実施形態の一部分として図示または説明される特徴を別の実施形態において使用したり、別の実施形態と組み合わせて使用したりすることにより、更に別の実施形態が与えられてよい。本発明は、そのような修正形態及び変形形態を包含するものとする。実施例の説明に使用される具体的な文言は、添付の特許請求の範囲を限定するものとして解釈されるべきではない。図面は、正確な縮尺では描かれておらず、あくまで説明用である。明確さのために、異なる複数の図面において、同じ要素又は同じ製造ステップは、特に断らない限り、同じ参照符号で示されている。
本明細書では「水平方向」という語句は、半導体基板又は半導体構造の水平面にほぼ平行な向きを表すものとする。半導体基板又は半導体構造は、例えば、半導体ウエハ又はダイの面であってよい。例えば、後述の第１の水平方向Ｘ及び第２の水平方向Ｙは両方とも水平方向であってよく、第１の水平方向Ｘ及び第２の水平方向Ｙは互いに対して垂直であってよい。
本明細書では「垂直方向」という語句は、水平面に対してほぼ垂直に配置された向き、即ち、半導体ウエハの面の法線方向に平行な向きを表すものとする。例えば、後述の伸長方向Ｚは、第１の水平方向Ｘ及び第２の水平方向Ｙの両方に垂直な伸長方向であってよい。
本明細書では、ｎドープを「第１の導電型」と呼び、ｐドープを「第２の導電型」と呼ぶ。或いは、反対のドープ関係を採用してもよく、第１の導電型がｐドープであってよく、第２の導電型がｎドープであってよい。
本明細書に関連して、「オーム接触している」、「電気的に接触している」、「オーム接続している」、及び「電気的に接続されている」という語句は、半導体素子の２つの領域、区画、ゾーン、部分、若しくは経路間、又は１つ以上の素子の別々の端子間、又は端子若しくはメタライゼーション若しくは電極と半導体素子の一部若しくは一部分との間に低オームの電気的接続又は低オームの電流経路が存在することを表すものとする。更に、本明細書に関連して、「接触している」という語句は、それぞれの半導体素子の２つの要素間に直接の物理的接続が存在すること、例えば、互いに接触している２つの要素間の移行部が更なる中間要素などを含まなくてよいことを表すものとする。
更に、本明細書に関連して、「電気的絶縁」という語句は、特に断らない限り、その一般的且つ正当な意味解釈に関連して使用され、従って、２つ以上の構成要素が互いに離れて位置すること、及びそれらの構成要素をつなぐオーム接続が存在しないことを表すものとする。しかしながら、電気的に互いに絶縁されている構成要素同士が、それにもかかわらず互いに結合されてよく、例えば、機械的に結合されてよく、且つ／又は静電容量的に結合されてよく、且つ／又は誘導的に結合されてよい。一例を挙げると、コンデンサの２つの電極が電気的に互いに絶縁されてよく、同時に機械的且つ静電容量的に（例えば、絶縁体（例えば、誘電体）によって）互いに結合されてよい。
本明細書に記載の特定実施形態は、電力変換器又は電源において使用されてよいパワー半導体素子（例えば、パワー半導体トランジスタ）に関係するが、これに限定されない。従って、一実施形態では、パワー半導体素子は、負荷に供給されるべき負荷電流及び／又はそれぞれ電源から供給される負荷電流を伝送するように構成される。例えば、半導体素子は、１つ以上の能動パワー半導体セルであってよく、例えば、モノリシックに集積されたダイオードセル、及び／又はモノリシックに集積されたトランジスタセル、及び／又はモノリシックに集積されたＩＧＢＴセル、及び／又はモノリシックに集積されたＲＣ−ＩＧＢＴセル、及び／又はモノリシックに集積されたＭＯＳゲーテッドダイオード（ＭＧＤ）セル、及び／又はモノリシックに集積されたＭＯＳＦＥＴセル、及び／又はこれらの派生物であってよい。そのようなダイオードセル及び／又はそのようなトランジスタセルがパワー半導体モジュールとして集積されてよい。複数のそのようなセルが、パワー半導体素子のアクティブ領域とともに配列されるセルフィールドを構成してよい。
本明細書で使用する「パワー半導体素子」という語句は、高電圧阻止能力及び／又は大電流伝送能力を有する、シングルチップ上の半導体素子を表すものとする。換言すると、そのようなパワー半導体素子は、大電流、典型的には、例えば、最大数十又は数百アンペアのアンペア範囲、及び／又は高電圧、典型的には１５Ｖ超、より典型的には１００Ｖ以上、例えば、最大４００Ｖ以上、例えば、１ｋＶ超、又は３ｋＶ超も対象とする。例えば、後述の処理されたパワー半導体素子は、ストライプセル構成又はニードルセル構成を呈する半導体素子であってよく、低電圧用途、中電圧用途、及び／又は高電圧用途で電力用部品として使用されるように構成されてよい。
例えば、本明細書で使用する「パワー半導体素子」という語句は、（例えば、データの記憶、データの計算、及び／又は他のタイプの半導体ベースのデータ処理）に使用される論理半導体素子を対象としていない。
図１〜図５のそれぞれは、１つ以上の実施形態による、パワー半導体素子を処理する方法２の各ステップを、半導体ボディ１０の一区画の垂直断面に基づいて概略的且つ例示的に示す。図８は、１つ以上の実施形態による、パワー半導体素子を処理する方法の図を概略的且つ例示的に示す。特に断らない限り、以下の説明は、前記図１〜図５及び図８のそれぞれに関連すると考えられてよい。更に、パワー半導体素子について簡潔に「半導体素子」とも称する。
第１のステップ２０（図８を参照）において、半導体ボディ１０が供給されてよい。例えば、半導体ボディ１０は、半導体素子１の一部分であってよく、半導体ウエハとして供給されてよい。供給される半導体ボディ１０は、ケイ素のドーパント拡散係数より小さいドーパント拡散係数を有する半導体ボディ材料を含んでよく、又はそれぞれそのような材料で作られてよい。例えば、半導体ボディ材料のドーパント拡散係数は、ケイ素の対応するドーパント拡散係数より少なくとも２桁小さくてよい。前記拡散係数は、アクセプタ拡散係数及びドナー拡散係数のうちの少なくとも一方であってよい。半導体ボディ１０は、炭化ケイ素、窒化ガリウム、窒化アルミニウムのうちの少なくとも１つを含む材料で作られてよい。
ステップ２２（図８を参照）において、マスク３０が供給されてよく、前記ステップ２２は、ステップ２０が実施される前に実施されてよく、ステップ２０が実施されるのと同時に実施されてもよく、ステップ２０が実施された後に実施されてもよい。例えば、マスク３０は、半導体ボディ１０とは別個に供給され、例えば、半導体ボディ１０から離れた場所に供給される。例えば、マスク３０の供給は、半導体ボディ１０の面１０−１上にマスク材料を堆積させるか、又は半導体ボディ１０に対して熱酸化処理ステップを施すことによって行われるのではない。従って、一実施形態では、マスク３０は、堆積酸化物を含まず、半導体ボディ１０とは別個に供給されてよく、半導体ボディ１０と結合される前及び／又は結合された後に、化学的処理、機械的処理、及び／又は光化学的処理によって構造化されてよく、前記構造化することについては後に詳述する。
次のステップ２４において、供給されたマスク３０が半導体ボディ１０と結合されてよい。従って、前の段落の説明を考慮すると、当然のことながら、１つ以上の実施形態によれば、マスク３０を供給するステップは、マスク３０を半導体ボディ１０と結合するステップとは別個に実施される。例えば、マスク３０を供給するステップは、マスク３０を半導体ボディ１０と結合するステップと同時に実施されず、例えば、マスク３０の供給は第１の時間間隔に行われ、マスク３０と半導体ボディ１０との結合は、第１の時間間隔とは別の第２の時間間隔に行われる。
一実施形態では、マスク３０を半導体ボディ１０と結合するステップは、マスク３０を半導体ボディ１０上にマウントするステップを含んでよく、このステップは、例えば、マスク３０が半導体ボディ１０と接触するように行われてよく、例えば、マスク３０は、面１０−１と半導体ボディ１０との間隔がほぼゼロであるように半導体ボディ１０の面１０−１上にマウントされてよい。
更に、マスク３０を半導体ボディ１０と結合するステップは、接合ステップ及び接着処理ステップのうちの少なくとも一方を含んでよい。例えば、接合ステップは陽極接合を含んでよい。接着処理ステップは、加温接着処理ステップを含んでよい。例えば、マスク３０がガラスマスクである場合、接着処理ステップは、マスク３０のガラス転移温度に近い温度で実施されてよく、例えば、マスク３０のガラス転移温度の少なくとも９０％、少なくとも９４％、又は少なくとも９６％になる温度で実施されてよい。マスク３０の更なる例示的材料については後に詳述する。
別のステップ２８（図８を参照）において、半導体ボディ１０に対してイオン注入が行われてよく、注入イオンは、半導体ボディ１０に入る前にマスク３０を横断する。上述のように、一実施形態では、マスク３０を半導体ボディ１０と結合するステップは、マスク３０を半導体ボディ１０上にマウントするステップを含んでよく、このステップは、例えば、イオン注入中にマスク３０が半導体ボディ１０と接触するように行われてよく、例えば、マスク３０は、イオン注入中に面１０−１と半導体ボディ１０との間隔がほぼゼロであるように半導体ボディ１０の面１０−１上にマウントされてよい。従って、例えば、マスク３０は、イオン注入中に半導体ボディ１０から空間的に離れて位置していない。
例えば、方法２は、ある程度の深さにわたって半導体ボディ１０内に延びる超接合構造（補償構造とも呼ばれる）を有するドリフトボリュームを半導体ボディ１０（例えば、ＳｉＣベースの半導体ボディ）内に設けることを可能にしてよい。当然のことながら、上述のステップのそれぞれ（例えば、イオン注入）は（例えば、様々なマスク又は同じマスク３０を使用して）何回か繰り返されてよく、方法２は、１つ以上のエピタキシ処理ステップを適用することを更に含んでよい。従って、半導体ボディ１０内に構築された構造（例えば、超接合構造）は、対応する大規模な総伸長距離を伸長方向Ｚに呈することができ、又はそれぞれ複数の構造要素が伸長方向Ｚに沿って繰り返されてよい。
注入イオンは、注入装置（図示せず）によって供給されてよい。例えば、図６を参照すると、半導体ボディ１０を有するパワー半導体素子１の垂直断面の一区画が概略的且つ例示的に示されており、注入イオン４０は、半導体ボディ１０の面１０−１から測定される伸長方向Ｚに沿って（例えば、少なくとも３μｍにわたって、又は少なくとも５μｍにわたって）半導体ボディ１０を横断してよい。半導体ボディ１０内での注入イオンのこの横断距離は、５μｍ超であってもよく、例えば、６μｍ超、８μｍ超、更には１０μｍ超であってもよい。注入時、マスク３０は半導体ボディ１０と結合されてよく、例えば、図６及び図１〜図５のそれぞれに例示的に示されるように、半導体ボディ１０の面１０−１と結合されてよい。例えば、イオン注入は高エネルギイオン注入であり、例えば、４００ｋｅＶ超、２ＭｅＶ超、５ＭｅＶ超、更には１０ＭｅＶ超のイオンエネルギで実施される高エネルギイオン注入である。前記注入により、イオン４０は、伸長方向Ｚに沿って少なくとも５μｍにわたって半導体ボディ１０を横断することが可能である。
一実施形態では、２ＭｅＶ超のイオンエネルギでイオン注入を実施している間のマスク３０の伸長方向Ｚに沿った全厚ＤＺは、５μｍ〜５０μｍの範囲、７μｍ〜４０μｍの範囲、又は１０μｍ〜２０μｍの範囲となり得る。例えば、マスク３０の伸長方向Ｚに沿った全厚ＤＺは、注入深さ（例えば、図６に関して後述されるレベルｚ２を参照）の１．２倍より大きい。
マスク３０はガラスマスクであってよい。例えば、マスクは、
− ホウケイ酸ガラスと、
− ソーダ石灰ガラスと、
− フロートガラスと、
− 石英ガラスと、
− 磁器と、
− ポリマー熱可塑性物質と、
− ポリマーガラスと、
− アクリルガラスと、
− ポリカーボネートと、
− ポリエチレンテレフタレートと、
− 非ドープシリカと、
− 少なくとも１つのドーパントをドープされたシリカであって、この少なくとも１つのドーパントは、ホウ素（Ｂ）、ナトリウム（Ｎａ）、カルシウム（Ｃａ）、カリウム（Ｋ）及びアルミニウム（Ａｌ）、亜鉛（Ｚｎ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、ゲルマニウム（Ｇｅ）を含む群から選択される、少なくとも１つのドーパントをドープされたシリカと、
− ポリマーと、
− ポリノルボルネンと、
− ポリスチレンと、
− ポリカーボネートと、
− ポリイミドと、
− ベンゾシクロブテンと、
− パリレンと
のうちの少なくとも１つを含む。
マスク３０は、イオン注入２８中に存在する温度範囲において形状が安定するように構成されてよい。例えば、マスク３０は、ガラスマスク３０であり、そのガラス転移温度が、例えば、少なくとも１０００℃であってよい。
別の実施形態によれば、マスク３０は、ガラス以外の材料で作られてもよく、例えば、マスク３０は金属又は半導体で作られてよい。
更に、マスク３０は、半導体ボディ１０の熱膨張係数の８０％〜１２０％の範囲にあるの熱膨張係数を呈することができる。これにより、マスク−半導体構成１０、３０の更なる処理中、例えば、最後の高温処理中のマスク３０と半導体ボディ１０との間のロバストな機械的結合が保証されることになる。前記範囲は前記８０％〜１２０％より狭くてよく、例えば、マスク３０の熱膨張係数は、９０％〜１００％、９５％〜１０５％、更には９８％〜１０２％、更には９９％〜１０１％の範囲にあってもよい。
一実施形態では、方法２は、ステップ２４（図８を参照）において、マスク３０を半導体ボディ１０と結合する前及び／又は結合した後にマスク３０を構造化することを更に含んでよい。以下では、図１〜図５に関して、マスク３０を構造化する例示的方法を説明する。
図１に概略的に示された実施形態によれば、マスク３０は、半導体ボディ１０から完全に離れている状態で、即ち、半導体ボディ１０と結合される前に供給され、構造化されてよい。例えば、ステップ２４１において、マスク３０を構造化することが、例えば、エッチング処理ステップ（例えば、ウェット及び／又はドライエッチング処理ステップ）、及び／又は刻印ステップ（例えば、熱エンボス加工ステップ）を実施することにより行われる。例えば、ステップ２４１においてマスク３０を構造化することにおいて、マスク３０内に複数の開口部３０３が作成されてよい。従って、マスク３０は、一実施形態によれば、連続的なグリッド（例えば、モノリシックグリッド）として供給されてよく、そのようなものとして半導体ボディ１０と結合されてよい。例えば、開口部３０３のうちの１つ以上の開口部３０３が、第１の水平方向Ｘに沿って１μｍ〜１０μｍの範囲の幅ｄ１を呈する。マスク３０を構造化することがどのように実施されるかに応じて、図１の上段に概略的に示されるように、開口部３０３のコーナー３０４にわずかに丸みが付けられてよい。１つ以上の実施形態によれば、前記丸みは除去可能であり、例えば、研削処理ステップ、ドライエッチング処理ステップ、及び研磨処理ステップのうちの少なくとも１つを実施することにより除去可能である。従って、図１の下段に概略的に示されるように、マスク３０の開口部３０３は、半導体ボディ１０の面１０−１にほぼ垂直に配列されたマスク３０の各区画によって水平方向に画定されてよい。
ステップ２４１でマスク３０が構造化された後、マスク３０は、ステップ２４２において、半導体ボディ１０と結合されてよい。より一般的に上述されているように、この結合は、例えば、接合ステップ（例えば、陽極接合ステップ）を含んでよい。例えば、マスク３０は、半導体ボディ１０の面１０−１をほぼ覆ってよいが、半導体ボディ１０の面１０−１は、マスク３０が前記開口部３０３を呈する領域において露出してよい。従って、マスク３０が半導体ボディ１０と結合された後、イオン注入が実施されてよい。
マスク３０は、マスクが注入用途で使用される場合に通常実現すべき機能を実施するように構成されてよい。例えば、マスク３０が開口部３０３を呈さない領域では、注入イオン４０（図６を参照）が半導体ボディ１０に入ることがマスク３０によって妨げられ、マスク３０が前記開口部３０３を呈する領域では、イオンが半導体ボディ１０に入ることが可能である。これにより、何らかの半導体構造（例えば、ドープ領域）が半導体ボディ１０内に構築されることが可能である。
更に、当然のことながら、図１に概略的に示されたものと異なり、マスク３０は、連続的な（モノリシック）マスクボディを含んでよく、例えば、図１に示されたマスク３０の各区画は、実際には、第２の水平方向Ｙに沿って収束してよい。
図２に示された実施形態によれば、方法２は、マスク３０を構造化するステップを含んでよく、このステップは、マスク３０を半導体ボディ１０と結合するステップ（ステップ２４を参照）の前に、ステップ２２１において、エッチングステップ及び刻印ステップのうちの少なくとも一方をマスク３０の表側３０１に対して実施することを含む。例えば、エッチングステップはウェットエッチングステップである。更に、マスク３０の表側３０１を構造化するためにハードマスクが用いられてよい。例えば、ステップ２２１においてマスク３０の表側３０１を構造化することにおいて、マスク３０内に複数の開口部３０３が作成されてよい。（例えば、ハードマスクを使用するウェットエッチング処理とリソグラフィ処理ステップとによって）マスク３０を構造化することがどのように実施されるかに応じて、図２の上段に概略的に示されるように、開口部３０３のコーナー３０４にわずかに丸みが付けられてよい。
図２を更に参照すると、表側３０１が構造化された後、ステップ２４において、マスク３０が半導体ボディ１０と結合されてよく、前記結合は、表側３０１を半導体ボディ１０上にマウントすることを含んでよく、例えば、表側３０１が半導体ボディ１０の面１０−１に面するように表側３０１をマウントすることを含んでよい。前記結合は、例えば、表側３０１を半導体ボディ１０の面１０−１に接合することにより実施されてよい。従って、一実施形態では、マスク３０は上下反対に半導体ボディ１０と結合されてよい。
図２を更に参照すると、マスク３０を構造化するステップは、マスク３０を半導体ボディ１０と結合するステップの前及び／又は後に、ステップ２２２において、マスク３０の一部分をマスク３０の裏側３０２から除去することを更に含んでよい。
前記除去は、例えば、エッチングステップ及びガラス研削処理ステップのうちの少なくとも一方により実施されてよい。例えば、マスク３０の一部分をマスク３０の裏側３０２から除去することは、図２に概略的に示されているように、表側３０１を構造化する間に発生したであろう丸み３０４を除去することを含んでよい。その後、マスク３０のほぼ垂直な区画により、開口部３０３が水平方向に画定されてよい。これにより、半導体ボディ１０内で注入側面をほぼ垂直にすることが可能になってよく、これについては後に図６及び図７に関して詳述する。
図３に概略的に示された方法２の実施形態によれば、マスク３０はフォトパターン形成可能であってよく、マスク３０を構造化するステップは、露光ステップ２２３及びその後の現像ステップ２２４を実施することを含んでよい。例えば、マスク３０を半導体ボディ１０と結合するステップは、陽極接合処理によって実施される。マスク３０を半導体ボディ１０と結合するステップの前又は後に、マスク３０は、複数の開口部４０４を呈するレジスト層４０で覆われてよい。従って、マスク３０は、ステップ２２３において局所的に露光されてよい。その後の現像ステップ２２４は、更なるマスクを使用せずに実施されてよく、例えば、湿式化学処理によって実施されてよい。これにより、マスク３０のうちのレジスト層４０に覆われていなかった区画が除去されることが可能であり、これにより、マスク３０の前記開口部３０３が作成される。
次に、図４に概略的に示された実施形態に関して、マスク３０は、ウエハ（例えば、ガラスウエハ）として供給されてよく、そのようなものとして半導体ボディ１０と結合されてよい。例えば、ウエハ３０は、ステップ２４において半導体ボディ１０と結合される際には構造化されていない。ステップ２２５において、即ち、マスク３０が半導体ボディ１０と結合された後に刻印ステップが実施されてよく、これは、例えば、マスク３０を軟化させるためにマスク３０を、例えば、少なくともマスク３０のガラス転移温度になる温度まで加熱し、その後、加熱されたマスク３０に、伸長方向Ｚに沿ってスタンプ４１を押し込むことによって実施されてよい。この温度は、ガラス転移温度より著しく高くてもよい。これにより、マスク３０の構造は、図４の中段において概略的に示されるようになってよく、これによれば、マスク３０は、スタンプ４１の構造に起因する凹部３０８を呈してよく、半導体ボディ１０の面１０−１全体がマスク３０の基層３０９によって覆われてよい。刻印ステップ２２５は、熱エンボス加工ステップを含んでよい。前記刻印ステップ２２５の後、半導体ボディ１０の面１０−１の区画を露光させる開口部３０３を作成するためにマスク３０の一部分が除去されてよく、これは、例えば、湿式化学処理（例えば、エッチング処理ステップ）によって前記凹部３０８の下の基層３０９の区画を除去することによって行われてよい。一実施形態では、マスク３０の一部分の前記除去は、更なるマスクを使用せずに実施されてよい。
次に、図５に概略的に示された方法２の実施形態に関して、最初は構造化されてなくてよいマスク３０が、ステップ２４において、半導体ボディ１０と結合されてよく、この結合は、接着処理ステップ（例えば、熱接着処理ステップ）によって行われてよい。例えば、マスク３０がガラスマスクである場合、マスク３０は、マスク３０のガラス転移温度に近い温度まで加熱されてよく、その後、熱接着処理ステップによって半導体ボディ１０と結合されてよい。その後、マスク３０が半導体ボディ１０と結合される際、マスク３０の上にハードマスク４２及びレジスト層４０がマウントされてよい。その後、ステップ２２７において、半導体ボディ１０の面１０−１の区画を露光させる開口部３０３がマスク３０に形成されてよく、これは、例えば、エッチング処理ステップ及びリソグラフィ処理ステップのうちの少なくとも一方を実施することにより行われてよい。
上記で開示された方法２の実施形態は、例えば、前記イオン注入の実施後、半導体ボディ１０からマスク３０を除去するステップを更に含んでよく、これは、例えば半導体素子１の最終的な後処理を容易にするためのステップである。マスク３０を除去する前記ステップは、（例えば、フッ化水素酸がベースのエッチング剤を使用する）選択的エッチング処理ステップにより、且つ／又は研削処理ステップにより実施されてよい。
次に図６及び図７を参照する。これらは、それぞれ１つ以上の実施形態によるパワー半導体素子１の垂直断面の一区画を概略的且つ例示的に示す。半導体素子１は、半導体ボディ１０を含んでよい。半導体ボディ１０は、ケイ素のドーパント拡散係数より小さいドーパント拡散係数を有する半導体ボディ材料を含んでよく、又はそれぞれそのような半導体ボディ材料で作られてよい。例えば、この半導体ボディ材料のドーパント拡散係数は、ケイ素の対応するドーパント拡散係数より少なくとも２桁小さくてよい。前記拡散係数は、アクセプタ拡散係数及びドナー拡散係数のうちの少なくとも一方であってよい。半導体ボディ１０は、炭化ケイ素、窒化ガリウム、窒化アルミニウムのうちの少なくとも１つを含む材料で作られてよい。
半導体ボディ１０には、少なくとも１つの第１の半導体領域１１が含まれてよい。この少なくとも１つの第１の半導体領域１１は、第１の導電型のドーパントをドープされてよい。例えば、このドーパントは、注入されたドーパントである。
第１の半導体領域１１のドーパントは、上述の方法２の一実施形態に従って注入されていてよい。従って、この少なくとも１つの第１の半導体領域１１を半導体ボディ１０内に形成するためのイオン注入中、マスク３０が、図６に概略的に示されているように、半導体ボディ１０上にマウントされてよく、半導体ボディ１０に対してイオン注入が行われてよく、これは、注入イオン４０が半導体ボディ１０に入る前にマスク３０を横断するように行われてよい。マスク３０に関してここまで述べてきたこと、例えば、マスク３０の形成方法、マスク３０を半導体ボディ１０と結合する様式は、特に断らない限り、図６に概略的且つ例示的に示されている半導体素子１の実施形態に等しく当てはまると考えられてよい。
更に、第１の半導体領域１１を形成するための前記イオン注入中、注入イオンエネルギフィルタ５０が供給されていてよく、半導体ボディ１０に対してイオン注入を行うステップ（ステップ２８を参照）は、注入イオン４０が半導体ボディ１０に入る前に注入イオンエネルギフィルタ５０及びマスク３０のそれぞれを横断するように実施されてよい。従って、より一般的に言えば、当然のことながら、一実施形態では、（例えば、図１〜図５及び図８に示されたような）方法２は、注入イオンエネルギフィルタを供給するステップを含んでよく、半導体ボディ１０に対してイオン注入を行うステップは、注入イオン４０が半導体ボディ１０に入る前に注入イオンエネルギフィルタ５０及びマスク３０のそれぞれを横断するように実施されてよい。
供給される注入イオンエネルギフィルタ５０は、注入イオン４０を受け取ることと、受け取った注入イオンを出力することであって、それにより、出力される注入イオンが、注入イオンエネルギフィルタ５０に入るときのそのエネルギと比べて減少したエネルギを呈する、出力することとを行うように構成されてよい。注入イオンエネルギフィルタ５０は、各エネルギ減少量が注入イオンエネルギフィルタ５０に入る場所及び／又は角度に依存するような構造を呈してよい。注入イオンエネルギフィルタは、「エネルギ拡散器」と呼ばれる場合もある。例えば、エネルギフィルタ５０は、例えば、エネルギフィルタ５０は、ほぼ「モノクローム」のイオンビームを、ほぼ連続的なエネルギスペクトルを有するイオンビームに変換するように構成される。
注入イオンエネルギフィルタ５０を使用することにより、第１の半導体領域１１が特定のドーパント濃度分布、例えば、ボックス分布、即ち、伸長方向Ｚに沿ってドーパント濃度がほぼ均一になる分布を呈するように、第１の半導体領域１１を形成することが可能であってよい。
一実施形態では、第１の半導体領域（図６では、これらのうちの２つが例として示されている）１１は、伸長方向Ｚに沿って少なくとも５μｍにわたって半導体ボディ１０内に延びる柱状形状を呈してよい。例えば、第１の半導体領域１１は、近位端１１１を、例えば、半導体ボディ１０の面のレベルに相当するレベルｚ１に有してよく、遠位端１１２を、例えば、レベルｚ２に有してよく、近位端１１１と遠位端１１２との間隔は少なくとも５μｍになってよい。伸長方向Ｚに沿った前記総距離は、５μｍ超であってもよく、例えば、６μｍ超、８μｍ超、９μｍ超、更には１０μｍ超であってもよい。例えば、マスク３０の伸長方向Ｚに沿った全厚ＤＺは、レベルｚ２の１．２倍を超える。従って、一実施形態では、（例えば、マスク３０及び注入イオンエネルギフィルタ５０のうちの少なくとも一方の使用を含む）前記イオン注入を実施することにより、第１の導電型のドーパントを有し、伸長方向Ｚに沿った総伸長距離が５μｍを超える第１の半導体領域１１が形成可能である。１つ以上の実施形態によれば、第１の半導体領域１１の前記形成は、例えば、エピタキシ処理ステップを全く含まない。しかしながら、イオンは、半導体ボディ１０のうちのエピタキシによって形成されていてよい区画に注入されてよい。
一実施形態では、図６及び図７のそれぞれに概略的に示されているように、第１の半導体領域１１の幅Ｄが、前記伸長方向Ｚに沿って連続的に増加してよい。従って、例えば、近位端１１１は近位幅ｄ１を呈してよく、遠位端１１２は遠位幅ｄ２を呈してよく、伸長方向Ｚに沿った近位端１１１と遠位端１１２との間の他のあらゆる場所における幅Ｄが、近位幅ｄ１より大きく、且つ遠位幅ｄ２より小さい。例えば、図７を参照すると、第１の半導体領域１１の幅Ｄの変化率は、伸長角度βによって与えられてよく、伸長角度βは、前記伸長方向Ｚと少なくとも１つの第１の半導体領域１１の接合部との仮想交点における交差角度に等しい。接合部は、半導体ボディ１０の面１０−１のうちの第１の半導体領域１１の近位端１１１を含む部分であってよい。例えば、伸長角度βは、０．０５°〜３°の範囲にある。そのような範囲は、例えば、上述の方法２の１つ以上の実施形態に従って、マスク３０を供給し、マスク３０を半導体ボディ１０と結合することによって達成可能である。例えば、近位幅ｄ１は、半導体ボディ１０と結合されていてよく、イオン注入の実施中は半導体ボディ１０上に存在していてよいマスク３０の開口部３０３の幅ｄ１にほぼ等しくてよい。
一実施形態によれば、半導体ボディ１０は、少なくとも１つの第２の半導体領域１２を更に含んでよく、少なくとも１つの第２の半導体領域１２は、少なくとも１つの第１の半導体領域１１に隣接して配置され、且つ第１の導電型に対して相補的な第２の導電型のドーパントをドープされる。上述のように、前記少なくとも１つの第１の半導体領域１１は、第１の注入イオン４０の少なくとも第１の注入（ステップ２８を参照）を適用することによって形成されていてよい。少なくとも１つの第２の半導体領域１２は、第２の注入イオンの少なくとも第２の注入及びエピタキシ処理ステップのうちの少なくとも一方を実施することによって形成されていてよい。
一実施形態では、伸長方向Ｚに垂直な第１の水平方向Ｘにおける第１の半導体領域１１と第２の半導体領域１２との間の遷移部が、パワー半導体素子１の垂直断面内において、伸長方向Ｚに沿った第１の半導体領域１１の総伸長距離の少なくとも５０％に沿って直線１１３を形成し得る。線１１３は、前記総伸長距離の５０％超にわたって直線であってよく、例えば、前記総伸長距離の６０％超、７５％超、９５％超、更には９８％超にわたって直線であってよい。これに対応して、第１の水平方向Ｘに沿って第１の半導体領域１１と第２の半導体領域１２との間の遷移部によって形成される接合部は、前記総伸長距離の５０％超にわたってうねりが小さくてよく、例えば、前記総伸長距離の６０％超、７５％超、９５％超、更には９８％超にわたって小さいうねりを呈してよい。例えば、（例えば、前記直線及び／又は前記連続的に増加する幅に関して）そのようにうねりが比較的小さいことは、上述の方法２の一実施形態に従って供給され、半導体ボディ１０と結合されているマスク３０を使用することによって達成可能であって、この実施形態によれば、マスク３０の開口部３０３は、マスク３０のほぼ垂直な区画（例えば、マスクのうちの垂直方向Ｚにほぼ平行なエッジを有する区画）によって水平方向に画定されてよい。更に、図６による例示的実施形態に関して言及された前記注入イオンエネルギフィルタ５０もうねりが小さいことに寄与することが可能であり、これは、上述のように、エネルギフィルタ５０が、ほぼ「モノクローム」のイオンビームを、ほぼ連続的なエネルギスペクトルを有するイオンビームに変換するように構成され得るためである。
更に別の実施形態では、前記伸長方向Ｚに沿った第１の半導体領域１１のドーパント濃度は、前記少なくとも１つの第１の半導体領域１１の総伸長距離の少なくとも１０％に沿って（例えば、前記伸長方向Ｚの少なくとも０．５μｍに沿って、少なくとも１μｍに沿って、又は少なくとも３μｍに沿って、又は少なくとも５μｍに沿って、更には８μｍ超に沿って）固定値から５０％未満、又は３０％未満、又は２０％未満、又は１０％未満、更には５％未満だけ逸脱する。更に、前記少なくとも１つの第１の半導体領域１１の前記伸長方向Ｚの所与の深さにおいて、ドーパント濃度は、前記所与の深さにおける幅Ｄの少なくとも８０％に沿って、少なくとも９０％、又は少なくとも９５％に沿ってほぼ一定であることが可能である。例えば、第１の半導体領域１１におけるそのようにほぼ均一なドーパント濃度は、対応する構造を与えられた注入イオンエネルギフィルタ５０を使用することにより達成可能である。
例えば、方法２及び半導体素子１の上述の実施形態は、（補償構造とも呼ばれる）超接合構造を有するドリフトボリュームを半導体ボディ１０（例えば、ＳｉＣベースの半導体ボディ１０）内に設けることを可能にしてよく、この超接合構造は少なくとも５μｍにわたって半導体ボディ１０内に延びる。例えば、そのような超接合構造は、上記で開示された少なくとも１つの第１の半導体領域１１及び少なくとも１つの第２の半導体領域１２によって形成可能である。更に、処理された半導体素子は、高い阻止電圧（例えば、最大で１０ｋＶ以上）に対応するように指定されてよい。しかし、当然のことながら、超接合構造以外の構造も構築されてよく、例えば、ダイオード構成でのディープｐウェルなどが構築されてよい。
ここまで、半導体素子処理方法及びパワー半導体素子に関係する実施形態について説明した。例えば、これらの半導体素子はケイ素（Ｓｉ）をベースとしている。従って、単結晶半導体の領域又は層、例えば、例示的実施形態の領域１０、１１、及び１２は、単結晶のＳｉ領域又はＳｉ層であってよい。別の実施形態では、多結晶又はアモルファスのケイ素が使用されてよい。
しかし、当然のことながら、半導体ボディ１０及び構成要素、例えば、領域１０、１１、及び１２は、半導体素子の製造に適する任意の半導体材料で作られてよい。そのような材料の例として幾つか挙げると、単元素半導体材料（例えば、ケイ素（Ｓｉ）又はゲルマニウム（Ｇｅ））、ＩＶ族化合物半導体材料（例えば、炭化ケイ素（ＳｉＣ）又はシリコンゲルマニウム（ＳｉＧｅ））、二元、三元、又は四元ＩＩＩ−Ｖ族半導体材料（例えば、窒化ガリウム（ＧａＮ）、ガリウムヒ素（ＧａＡｓ）、ガリウムリン（ＧａＰ）、リン化インジウム（ＩｎＰ）、インジウムガリウムリン（ＩｎＧａＰａ）、窒化ガリウムアルミニウム（ＡｌＧａＮ）、窒化インジウムアルミニウム（ＡｌＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化ガリウムインジウムアルミニウム（ＡｌＧａＩｎＮ）、又はインジウムガリウムヒ素リン（ＩｎＧａＡｓＰ））、二元又は三元ＩＩ−ＶＩ族半導体材料（例えば、テルル化カドミウム（ＣｄＴｅ）及びテルル化カドミウム水銀（ＨｇＣｄＴｅ））などがあるが、これらに限定されない。上述の半導体材料は、「ホモ接合半導体材料」とも呼ばれる。２種類の半導体材料を組み合わせると、ヘテロ接合半導体材料が形成される。ヘテロ接合半導体材料の例として、窒化ガリウムアルミニウム（ＡｌＧａＮ）−窒化ガリウムインジウムアルミニウム（ＡｌＧａＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）−窒化ガリウムインジウムアルミニウム（ＡｌＧａＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）−窒化ガリウム（ＧａＮ）、窒化ガリウムアルミニウム（ＡｌＧａＮ）−窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）−窒化ガリウムアルミニウム（ＡｌＧａＮ）、ケイ素−炭化ケイ素（ＳｉｘＣ１−ｘ）、ケイ素−ＳｉＧｅヘテロ接合半導体材料などがあるが、これらに限定されない。パワー半導体素子用途で現在主に使用されているのは、Ｓｉ、ＳｉＣ、ＧａＡｓ、及びＧａＮの各材料である。
空間的相対関係を表す語句、例えば、「下」、「下方」、「より低い」、「上」、「上方」などは、ある要素と第２の要素との相対的な位置関係を説明する際の記述しやすさのために使用される。これらの語句は、図面に描かれている向き以外の様々な向きに加えて、それぞれの素子の様々な向きを包含するものとする。更に、「第１の」、「第２の」などの語句は、様々な要素、領域、区画などを記述するためにも使用され、やはり限定を意図するものではない。本明細書を通して、類似の用語は類似の要素を指す。
本明細書で使用されている「有する」、「含有する」、「包含する」、「含む」、「呈する」などの語句は、述べられている要素又は特徴の存在を示すとともに、それ以外の要素又は特徴を排除しないオープンエンデッドな語句である。冠詞「１つの（ａ）」、「１つの（ａｎ）」、及び「その」は、文脈上明らかに矛盾する場合を除き、単数形だけでなく複数形も包含するものとする。
上述の変形形態及び適用形態の範囲を念頭に置きつつ、当然のことながら、本発明は、上述の説明によって限定されるものではなく、添付図面によって限定されるものでもない。その代わりに、本発明は、以下の特許請求の範囲及びその法的均等物によってのみ限定される。
１ 半導体素子
１０ 半導体ボディ
１０−１ 面
１１ 第１の半導体領域
１２ 第２の半導体領域
２０ 半導体ボディを供給するステップ
２２ マスクを供給するステップ
２４ 供給されたマスクを半導体ボディと結合するステップ
２８ 半導体ボディに対してイオン注入を行うステップ
３０ マスク
４０ 注入イオン
４１ スタンプ
４２ ハードマスク
５０ エネルギフィルタ
１１１ 近位端
１１２ 遠位端
１１３ 線
３０１ 表側
３０２ 裏側
３０３ 開口部
３０４ コーナー
３０８ 凹部
３０９ 基層
４０４ 開口部

Claims (17)

  1. パワー半導体素子（１）を処理する方法（２）であって、
    − 前記パワー半導体素子（１）の半導体ボディ（１０）を供給するステップ（２０）と、
    − マスク（３０）を前記半導体ボディ（１０）と結合するステップ（２４）と、
    − 注入イオン（４０）が前記半導体ボディ（１０）に入る前に前記マスク（３０）を横断するように、前記半導体ボディ（１０）に対してイオン注入を行うステップ（２８）と、を含み、
    前記マスク（３０）はガラスマスクであり、
    少なくとも前記ガラスマスク（３０）のガラス転移温度になる温度で前記ガラスマスク（３０）に対して刻印ステップを実施するステップを更に含む方法（２）。
  2. − 前記マスク（３０）を前記半導体ボディ（１０）と結合する前に、前記マスク（３０）を前記半導体ボディ（１０）とは別個に供給するステップ（２２）
    を更に含む、請求項１に記載の方法（２）。
  3. 前記マスク（３０）を前記半導体ボディ（１０）と結合するステップ（２４）は、接合ステップ及び接着処理ステップのうちの少なくとも一方を含む、請求項１又は２に記載の方法（２）。
  4. 前記マスク（３０）を前記半導体ボディ（１０）と結合するステップ（２４）は、前記マスク（３０）が前記半導体ボディ（１０）と接触するように、前記マスク（３０）を前記半導体ボディ（１０）上にマウントするステップを含む、請求項１〜３のいずれか一項に記載の方法（２）。
  5. 前記マスク（３０）を前記半導体ボディ（１０）と結合するステップ（２４）の前及び／又は後に前記マスク（３０）を構造化するステップを更に含む、請求項１〜４のいずれか一項に記載の方法（２）。
  6. − 前記マスク（３０）を構造化するステップは、前記マスク（３０）を前記半導体ボディ（１０）と結合するステップ（２４）の前に、前記マスク（３０）の表側（３０１）に対してエッチングステップ及び刻印ステップのうちの少なくとも一方を実施するステップ（２２１）を含み、
    − 前記マスク（３０）を前記半導体ボディ（１０）と結合するステップ（２４）は、前記半導体ボディ（１０）上に前記表側（３０１）をマウントするステップを含み、
    − 前記マスク（３０）を構造化するステップは、前記マスク（３０）を前記半導体ボディ（１０）と結合するステップ（２４）の後及び／又は前に、前記マスク（３０）の一部分を前記マスク（３０）の裏側（３０２）から除去するステップ（２２２）を更に含む、請求項５に記載の方法（２）。
  7. 前記マスク（３０）はフォトパターン化可能であり、及び前記マスク（３０）を構造化するステップは、少なくとも露光ステップ（２２３）及び現像ステップ（２２４）を実施するステップを含む、請求項５に記載の方法（２）。
  8. − 前記マスク（３０）は、ウエハとして供給され、且つそのようなものとして前記半導体ボディ（１０）と結合され（２４）、及び
    − 前記マスク（３０）を構造化するステップは、前記マスク（３０）を前記半導体ボディ（１０）と結合するステップ（２４）の後に、刻印ステップ（２２５）及びエッチングステップ（２２６）のうちの少なくとも一方を実施するステップを更に含む、請求項５に記載の方法（２）。
  9. 前記マスク（３０）は、前記半導体ボディ（１０）の熱膨張係数の８０％〜１２０％の範囲にある熱膨張係数を呈する、請求項１〜８のいずれか一項に記載の方法（２）。
  10. 前記ガラスマスク（３０）は、前記イオン注入（２８）中に形状が安定している、請求項１〜９のいずれか一項に記載の方法（２）。
  11. 前記ガラスマスク（３０）は、
    − ホウケイ酸ガラスと、
    − ソーダ石灰ガラスと、
    − フロートガラスと、
    − 石英ガラスと、
    − 磁器と、
    − ポリマー熱可塑性物質と、
    − ポリマーガラスと、
    − アクリルガラスと、
    − ポリカーボネートと、
    − ポリエチレンテレフタレートと、
    − 非ドープシリカと、
    − 少なくとも１つのドーパントをドープされたシリカであって、前記少なくとも１つのドーパントは、ホウ素、ナトリウム、カルシウム、カリウム及びアルミニウム、亜鉛、銅、マグネシウム、ゲルマニウムを含む群から選択される、少なくとも１つのドーパントをドープされたシリカと、
    − ポリマーと、
    − ポリノルボルネンと、
    − ポリスチレンと、
    − ポリカーボネートと、
    − ポリイミドと、
    − ベンゾシクロブテンと、
    − パリレンと
    のうちの少なくとも１つを含む、請求項１〜１０のいずれか一項に記載の方法（２）。
  12. 前記イオン注入（２８）は、４００ｋｅＶを超えるイオンエネルギにより実施される高エネルギイオン注入である、請求項１〜１１のいずれか一項に記載の方法（２）。
  13. 前記イオン注入（２８）は、前記半導体ボディ（１０）内に超接合構造又はディープウェル構造のうちの少なくとも一方を形成するために実施される、請求項１〜１２のいずれか一項に記載の方法（２）。
  14. 前記イオン注入（２８）は、前記注入イオン（４０）が伸長方向（Ｚ）に沿って少なくとも５μｍにわたって前記半導体ボディ（１０）を横断するように実施される、請求項１〜１３のいずれか一項に記載の方法（２）。
  15. 前記供給される半導体ボディ（１０）は、ケイ素のドーパント拡散係数より小さいドーパント拡散係数を有する半導体ボディ材料を含む、請求項１〜１４のいずれか一項に記載の方法（２）。
  16. − 注入イオンエネルギフィルタ（５０）を供給するステップであって、前記半導体ボディ（１０）に対して前記イオン注入を行うステップ（２８）は、注入イオン（４０）が前記半導体ボディ（１０）に入る前に前記注入イオンエネルギフィルタ（５０）及び前記マスク（３０）のそれぞれを横断するように実施される、ステップ
    を更に含む、請求項１〜１５のいずれか一項に記載の方法（２）。
  17. 少なくとも前記イオン注入を適用することにより少なくとも１つの第１の半導体領域（１１）を形成するステップであって、前記第１の半導体領域（１１）は、第１の導電型のドーパントをドープされ、且つ伸長方向（Ｚ）に沿って少なくとも５μｍにわたって前記半導体ボディ（１０）内に延びる柱状形状を呈し、前記少なくとも１つの第１の半導体領域（１１）は、近位幅（ｄ１）を呈する近位端（１１１）と、遠位幅（ｄ２）を呈する遠位端（１１２）とを含み、前記少なくとも１つの第１の半導体領域（１１）の、伸長方向（Ｚ）に沿った前記近位端（１１１）と前記遠位端（１１２）との間の他のあらゆる場所における幅（Ｄ）は、前記近位幅（ｄ１）より大きく、且つ前記遠位幅（ｄ２）より小さくなる、形成するステップを更に含む、請求項１〜１６のいずれか一項に記載の方法。

JP2017113170A 2016-06-08 2017-06-08 パワー半導体素子における超接合構造 Active JP6491267B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016110523.6A DE102016110523B4 (de) 2016-06-08 2016-06-08 Verarbeiten einer Leistungshalbleitervorrichtung
DE102016110523.6 2016-06-08

Publications (2)

Publication Number Publication Date
JP2017228773A JP2017228773A (ja) 2017-12-28
JP6491267B2 true JP6491267B2 (ja) 2019-03-27

Family

ID=60419681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017113170A Active JP6491267B2 (ja) 2016-06-08 2017-06-08 パワー半導体素子における超接合構造

Country Status (3)

Country Link
US (1) US10615040B2 (ja)
JP (1) JP6491267B2 (ja)
DE (1) DE102016110523B4 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016122791B3 (de) * 2016-11-25 2018-05-30 mi2-factory GmbH Ionenimplantationsanlage, Filterkammer und Implantationsverfahren unter Einsatz eines Energiefilterelements

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4278475A (en) 1979-01-04 1981-07-14 Westinghouse Electric Corp. Forming of contoured irradiated regions in materials such as semiconductor bodies by nuclear radiation
JP3851744B2 (ja) * 1999-06-28 2006-11-29 株式会社東芝 半導体装置の製造方法
JP4450122B2 (ja) 1999-11-17 2010-04-14 株式会社デンソー 炭化珪素半導体装置
US6755984B2 (en) 2002-10-24 2004-06-29 Hewlett-Packard Development Company, L.P. Micro-casted silicon carbide nano-imprinting stamp
FR2858694B1 (fr) * 2003-08-07 2006-08-18 Commissariat Energie Atomique Procede de realisation de motifs a flancs inclines par photolithographie
US7771917B2 (en) * 2005-06-17 2010-08-10 Micron Technology, Inc. Methods of making templates for use in imprint lithography
JP2007317833A (ja) 2006-05-25 2007-12-06 Toyota Motor Corp 半導体装置の製造方法
JP5217257B2 (ja) * 2007-06-06 2013-06-19 株式会社デンソー 半導体装置およびその製造方法
US20090263729A1 (en) * 2008-04-21 2009-10-22 Micron Technology, Inc. Templates for imprint lithography and methods of fabricating and using such templates
US20120273916A1 (en) * 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
JP2010171162A (ja) 2009-01-22 2010-08-05 Toyota Motor Corp 半導体装置の製造方法
JP2010186820A (ja) 2009-02-10 2010-08-26 Toyota Motor Corp 半導体装置の製造方法
US8202791B2 (en) * 2009-03-16 2012-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for generating two dimensions for different implant energies
US8829640B2 (en) * 2011-03-29 2014-09-09 Alpha And Omega Semiconductor Incorporated Configuration and method to generate saddle junction electric field in edge termination
JP5742517B2 (ja) * 2011-07-04 2015-07-01 住友電気工業株式会社 サンプルドグレーティングの形成方法及び半導体レーザの製造方法
JP5458068B2 (ja) * 2011-08-31 2014-04-02 株式会社東芝 パターン転写装置および半導体装置の製造方法
US9647059B2 (en) * 2011-09-27 2017-05-09 Alpha And Omega Semiconductor Incorporated Manufacturing methods for accurately aligned and self-balanced superjunction devices
US20130307058A1 (en) * 2012-05-18 2013-11-21 Infineon Technologies Austria Ag Semiconductor Devices Including Superjunction Structure and Method of Manufacturing
US8710620B2 (en) * 2012-07-18 2014-04-29 Infineon Technologies Ag Method of manufacturing semiconductor devices using ion implantation
TWI470701B (zh) * 2012-12-13 2015-01-21 Pfc Device Holdings Ltd 用於半導體元件之超接面結構及其製程
JP6485034B2 (ja) 2014-06-16 2019-03-20 富士電機株式会社 半導体装置の製造方法
DE102015202121B4 (de) * 2015-02-06 2017-09-14 Infineon Technologies Ag SiC-basierte Supersperrschicht-Halbleitervorrichtungen und Verfahren zur Herstellung dieser
DE102015115173A1 (de) * 2015-09-09 2017-03-09 Infineon Technologies Austria Ag Ein Halbleiterwafer, eine Implantationsvorrichtung zum Implantieren von Protonen und ein Verfahren zum Bilden eines Halbleiterbauelements
JP6441190B2 (ja) * 2015-09-11 2018-12-19 株式会社東芝 半導体装置の製造方法
DE102016111940B4 (de) * 2016-06-29 2019-07-25 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung

Also Published As

Publication number Publication date
JP2017228773A (ja) 2017-12-28
US20170358452A1 (en) 2017-12-14
DE102016110523B4 (de) 2023-04-06
US10615040B2 (en) 2020-04-07
DE102016110523A1 (de) 2017-12-14

Similar Documents

Publication Publication Date Title
JP6618960B2 (ja) ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子
US20160322472A1 (en) Producing a Semiconductor Device by Epitaxial Growth
KR102553464B1 (ko) Dv/dt 제어 가능 igbt
JP6629262B2 (ja) パワー半導体素子を処理するためのエネルギフィルタ
CN107887431B (zh) 功率半导体装置
US9818827B2 (en) Field plate trench semiconductor device with planar gate
CN107978639B (zh) 功率半导体器件的高电压终止结构
CN112531023A (zh) 具有igbt区段和二极管区段的rc-igbt
KR101976259B1 (ko) 필드 플레이트 및 게이트 전극을 갖는 전력 반도체 디바이스 트렌치
CN110858546A (zh) 具有自对准源区的功率半导体器件
CN113410294A (zh) 反向导通绝缘栅双极晶体管
US11251275B2 (en) Needle cell trench MOSFET
JP6491267B2 (ja) パワー半導体素子における超接合構造
CN110943120A (zh) 功率半导体晶体管
CN109638075B (zh) 功率半导体器件的高电压终止结构
US11888061B2 (en) Power semiconductor device having elevated source regions and recessed body regions
CN112310202A (zh) 功率半导体器件和方法
CN111816695A (zh) 反向阻断功率半导体器件和处理反向阻断功率半导体器件的方法
CN111326575A (zh) 功率半导体器件
US9859385B2 (en) Processing a semiconductor device
US10658457B2 (en) Power semiconductor device having an SOI island
US10665705B2 (en) Semiconductor device with deep diffusion region
US11538906B2 (en) Diode with structured barrier region
US20010042870A1 (en) Power semiconductor and fabrication method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190228

R150 Certificate of patent or registration of utility model

Ref document number: 6491267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250