DE10207122B4 - Ein Verfahren zur Herstellung von Schichten aus Oxid auf einer Oberfläche eines Substrats - Google Patents

Ein Verfahren zur Herstellung von Schichten aus Oxid auf einer Oberfläche eines Substrats Download PDF

Info

Publication number
DE10207122B4
DE10207122B4 DE10207122A DE10207122A DE10207122B4 DE 10207122 B4 DE10207122 B4 DE 10207122B4 DE 10207122 A DE10207122 A DE 10207122A DE 10207122 A DE10207122 A DE 10207122A DE 10207122 B4 DE10207122 B4 DE 10207122B4
Authority
DE
Germany
Prior art keywords
oxide
nitrogen
substrate
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10207122A
Other languages
English (en)
Other versions
DE10207122A1 (de
Inventor
Karsten Wieczorek
Falk Graetsch
Stephan Kruegel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10207122A priority Critical patent/DE10207122B4/de
Priority to US10/208,308 priority patent/US6703278B2/en
Priority to AU2002351408A priority patent/AU2002351408A1/en
Priority to EP02787067A priority patent/EP1476899B1/de
Priority to PCT/US2002/040807 priority patent/WO2003073491A1/en
Priority to CNB028281977A priority patent/CN1315162C/zh
Priority to KR1020047012714A priority patent/KR100941480B1/ko
Priority to DE60218750T priority patent/DE60218750T2/de
Priority to JP2003572081A priority patent/JP4145802B2/ja
Priority to TW092103374A priority patent/TWI278038B/zh
Publication of DE10207122A1 publication Critical patent/DE10207122A1/de
Application granted granted Critical
Publication of DE10207122B4 publication Critical patent/DE10207122B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zur Bildung zumindest einer ersten Schicht (7) aus stickstoffenthaltendem Oxid mit einer ersten vordefinierten Dicke auf zumindest einem ersten Bereich (3) der Oberfläche eines Substrats (1) und zumindest einer zweiten Schicht (9) aus stickstoffenthaltendem Oxid mit einer zweiten vordefinierten unterschiedlichen Dicke auf zumindest einem zweiten Bereich (2) der Oberfläche des Substrats (1), mit:
Bilden zumindest einer Anfangsschicht (5) aus stickstoffenthaltendem Oxid mit einer Anfangsdicke, die größer als die erste und die zweite vordefinierte Dicke ist, auf dem zumindest einen ersten und einen zweiten Bereich (3, 2) der Oberfläche des Substrats (1);
Maskieren des zumindest einen zweiten Bereichs (2) der Oberfläche des Substrats (1);
Dünnen der Anfangsschicht (5) aus stickstoffenthaltendem Oxid auf dem zumindest einen ersten Bereich (3) der Oberfläche des Substrats (1) auf die erste vordefinierte Dicke, während der zumindest eine zweite Bereich (2) der Oberfläche des Substrats (1) maskiert ist;
Maskieren des zumindest einen...

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Die vorliegende Erfindung betrifft das Gebiet der Herstellung integrierter Schaltungen und betrifft insbesondere ein Verfahren zur Bildung von Oxidschichten auf der Oberfläche eines Substrats während der Herstellung der Halbleiterelemente.
  • BESCHREIBUNG DES STANDES DER TECHNIK
  • Während des Herstellungsvorganges integrierter Schaltungen werden diverse Oxidschichten unterschiedlicher Dicke auf der Oberfläche eines Substrats (z.B. eines Siliziumsubstrats) in diversen Herstellungsstadien für eine Vielzahl unterschiedlicher Zwecke gebildet.
  • Beispielsweise sind relativ dicke Oxidschichten für die meisten Einsatzzwecke zur elektrischen Isolation erforderlich. In Metall-Oxid-Silizium-(MOS)Elementen muss jedoch das Gateoxid, das das Gate von dem Source, dem Drain und dem Kanal isoliert, so dünn wie möglich sein, damit das an das Gate angelegte elektrische Potenzial in effizienter Weise die Ladungsträger in dem Substrat beeinflusst, um damit den Kanal auszubilden.
  • Die ständig steigende Miniaturisierung während der vergangenen Jahre von Elementen, die auf einem Substrat herstellbar sind, hat die Verwirklichung von MOS-Elementen (einschließlich CMOS-Elementen, PMOS-Elementen und NMOS-Elementen und dergleichen) erforderlich gemacht, die sich durch Gateoxidschichten im Bereich von lediglich einigen Nanometern auszeichnen.
  • Dies liegt im Wesentlichen an der Tatsache, dass wenn die Abmessungen der MOS-Elemente abnehmen, die Kanallänge sich den Abmessungen der Breite der Verarmungsgebiete der Source- und Drainübergänge annähert. Folglich ist ein gewisser Bereich des Kanalgebiets teilweise verarmt, ohne dass eine Einwirkung der Gatespannung vorliegt. Um diesen Effekt zu kompensieren, ist ein Gateoxid mit reduzierter Dicke erforderlich.
  • Angesichts dieser Sachlage wurden in der Vergangenheit zahlreiche Anstrengungen unternommen, um äußerst dünne Gateoxidschichten zu realisieren, die sich durch eine geringe Defektrate, d.h. einer minimalen Anzahl an Dotierstoffen und minimalen Kristallschäden in der Gateoxidschicht auszeichnen.
  • Neben der Dringlichkeit der Realisierung von Gateoxiden mit ständig abnehmender Dicke gibt es ferner jedoch einen wachsenden Bedarf, Schaltungen oder Bauteile auf einem einzelnen Chip zu integrieren, die mit unterschiedlichen Versorgungsspannungen betrieben werden. In der Tat müssen zur Erhaltung eines sehr hohen Grades an Integration Bauteile, die unterschiedliche Funktionen ausführen, auf dem gleichen Chip integriert werden. Da folglich für eine gegebene Versorgungsspannung, mit der ein MOS-Element betrieben wird, der Drainstrom umgekehrt proportional zu der Dicke des Gateoxids ist, können MOS-Elemente, die sich durch unterschiedliche Gateoxiddicken auszeichnen, gebildet werden, um den sehr unterschiedlichen Anforderungen für eine komplexe Schaltung gerecht zu werden. Ferner erfordern die meisten modernen integrierten Bauelemente, die sehr komplexe Operationen ausführen, eine Verwirklichung von CMOS-Elementen, die sich durch ein sogenanntes Doppelgateoxid auszeichnen, und zwar sind dies CMOS-Elemente, wobei die Gateoxide in dem P-Kanal- und dem N-Kanalelement eine unterschiedliche Dicke aufweisen.
  • Typischerweise müssen die Dickenunterschiede in derartigen Doppelgateoxid-Elementen im Wesentlichen im Bereich von wenigen Zehntel eines Nanometers gehalten werden. Folglich ist die Herstellung von Doppelgateoxiden eine wesentliche Herausforderung bei der Herstellung integrierter Bauteile geworden. Es wäre daher äußerst wünschenswert, ein Verfahren zur zuverlässigen Bildung von Doppelgateoxiden bereitzustellen, wobei äußerst kleine Dickenunterschiede möglich sind.
  • Im Folgenden wird mit Bezug zu den 1a bis 1d und 2a bis 2e eine Beschreibung zweier herkömmlich verwendeter konventioneller Verfahren zur Herstellung von Doppelgateoxiden angeführt.
  • In den 1a bis 1d, bezeichnet das Referenzzeichen 1 ein Substrat, z.B. eine Siliziumscheibe, auf dem zwei Oxidschichten mit unterschiedlicher Dicke an Bereichen 2 und 3 der oberen Oberfläche jeweils auszubilden sind. Entsprechend den in den 1a bis 1d dargestellten konventionellen Verfahren soll der Bereich der Oberfläche des Substrats, der für die dünne Oxidschicht (in dem vorliegenden Falle der Bereich 2) vorgesehen ist, zunächst mit einer Schicht 6 aus Fotolack maskiert werden, und es werden Ionen mit hoher Dosis und Energie in den Bereich der Oberfläche des Substrats, der für die dicke Oxidschicht (in dem vorliegenden Falle der Bereich 3) vorgesehen ist, implantiert, um eine deutliche Schädigung in diesem Bereich zu erzeugen (siehe 1b). Anschließend wird in einem Folgeschritt, wie dies in 1c dargestellt ist, die Fotolackschicht 6 entfernt. Schließlich wird das Substrat 1 einem konventionellen Gateoxidierungsvorgang unterzogen. Aufgrund der durch die in den Bereich 3 implantierten Ionen erzeugte Gitterschaden ist die Diffusion von Sauerstoff in dem Bereich 3 verstärkt und als Folge davon, wie in 1d dargestellt ist, wächst eine dicke Oxidschicht auf dem Bereich 3 der Oberfläche des Substrats 1.
  • Das konventionelle Verfahren, das zuvor beschrieben ist, zeigt den Vorteil, dass ein einzelner Maskierungsschritt ausreichend ist. Dieses Verfahren erfordert jedoch einen Hochtemperaturoxidationsprozess und ist daher nicht verträglich mit alternativen Lösungsansätzen für das Erzeugen eines ultradünnen Gatedielektrikums. Tatsächlich ist anzumerken, dass Hochtemperaturoxidationsvorgänge das Dichteprofil von in das Substrat implantierten Ionen modifizieren und daher das elektrische Verhalten des fertiggestellten Bauteils beeinflussen. Schließlich besitzt das in den 1a bis 1d beschriebene bekannte Verfahren den Nachteil, dass die dicke Oxidschicht zu vorzeitigen Fehlfunktionen neigt, wodurch eine verringerte Zuverlässigkeit des fertigen Bauelements folgt.
  • Ein weiteres bekanntes Verfahren zur Herstellung eines Doppelgateoxids wird im Folgenden mit Bezug zu den 2a bis 2e beschreiben.
  • Wie im Falle des zuvor beschriebenen bekannten Verfahrens ist in den 2a bis 2e ein Substrat 1 mit Bereichen 2 und 3 an dessen oberer Oberfläche dargestellt. In einem ersten Schritt wird eine dicke Schicht 5 aus Oxid auf beiden Bereichen 2 und 3 gebildet, wie dies in 2b dargestellt ist; zu diesem Zwecke kann ein gemeinsamer Prozess, z.B. ein thermischer Oxidationsprozess, ausgeführt werden.
  • Anschließend wird, wie in 2c dargestellt ist, der Bereich 2 der Oberfläche des Substrats, der für die dickere Oxidschicht vorgesehen ist, beispielsweise unter Anwendung eines maskierenden Fotolacks 6 maskiert.
  • In einem weiteren Schritt, wie in 2d dargestellt ist, wird die Oxidschicht 5 von dem Bereich 3 der Oberfläche des Substrats 1, der für die dünne Oxidschicht vorgesehen ist, entfernt. Dazu wird das Substrat einem Nassätz- oder einem Trockenätzvorgang unterzogen. Die Fotolackschicht 6 wird anschließend entfernt und ein zweites Gateoxid wird durch einen konventionellen thermischen Prozess an beiden Oberflächenbereichen 2 und 3 aufgewachsen. Als Folge davon wird eine endgültige Oxidschicht 3' auf dem Bereich 3 zusammen mit einer endgültigen Oxidschicht 5' auf dem Bereich 2 erhalten. Die Dicke der endgültigen Schicht 5' weicht signifikant von der Dicke der Anfangsschicht 5 ab, und die endgültigen Schichten 3' und 5' zeichnen sich durch den vordefinierten gewünschten Dickenunterschied aus.
  • Das zuvor beschriebene bekannte Verfahren besitzt den Nachteil, dass die beiden Oxidschichten 5' und 3' Dicken aufweisen, die sich um mehr als 30 Angström unterscheiden. Dieser große Dickenunterschied erschwert es, dass das fertige Bauteil die gewünschten elektrischen Leistungsmerkmale zeigt.
  • WO 01/15221 A1 offenbart das selektive Dünnen einer Oxidschicht. Die Selektivität wird durch eine selektive Plasmabehandlung, unter Verwendung einer Fotolackmaske, durch selektives Verändern der Ätzrate der behandelten Oxidschichtbereiche erzielt. Ein Oxidschichtdickenunterschied von unter 1 nm kann damit nicht zuverlässig erhalten werden.
  • DE 198 39 079 A1 offenbart ein Verfahren zum Formen einer Isolierschicht und die Struktur einer Isolierschicht für eine Halbleitervorrichtung. Das Aufwachsen von Dual-Gate-Isolierschichten mit unterschiedlichen Dicken wird durch das Steuern der Konzentration von in ein Halbleitersubstrat eingebrachten Stickstoff gesteuert. Der Dickenunterschiede der Dual-Gate-Isolierschichten kann damit nicht sehr genau eingestellt werden.
  • US 5,254,488 offenbart eine verbesserte Struktur und Verfahren zum Herstellen amorpher Siliziumdünnfilmbauteile.
  • Das Dokument "Bouvet, D., [u. a.]: Influence of nitrogen profile on electrical characteristics of furnace- or rapid thermally nitrided silicon dioxide films. In: J. Appl. Phys., 1996, Vol. 79, No. 9, S. 7114-7122" untersucht den Einfluss von Stickstoffprofilen auf die elektrischen Eigenschaften von stickstoffenthaltendem Siliziumdioxidfilmen, die in einem Ofenprozess oder in einem RTA-Prozess hergestellt wurden.
  • Das Dokument "Gusev, E. P., [u. a.]: The composition of ultrathin silicon oxynitrides thermally grown in nitric oxide. In: J. Appl. Phys., 1997, Vol. 82, No. 2, S. 896-898" untersucht die Zusammensetzung von ultradünnen Siliziumoxynitriden, die thermisch in einer Stickstoffmonoxidatmosphäre gewachsen wurden.
  • US 5,502,009 offenbart ein Verfahren zum Herstellen von Gateoxidschichten mit unterschiedlichen Dicken. Eine gemusterte Siliziumnitridschicht dient als Maske, um selektiv eine zuvor gebildete Oxidschicht durch Ätzen zu entfernen und anschließend eine zweite Oxidschicht mit einer unterschiedlichen Dicke zu bilden. Das Dünnen einer stickstoffenthaltenden Oxidschicht wird nicht offenbart. Ein Gateoxidschichtdickenunterschied von unter 1 nm kann damit nicht zuverlässig erhalten werden.
  • US 5,985,725 offenbart ein Verfahren zum Herstellen von Dual-Gateoxidschichten. Eine Oxidschicht und eine Siliziumnitridschicht wird auf einem Substrat gebildet, um eine Gateisolierschicht vorzusehen. Die Siliziumnitridschicht wird selektiv entfernt, um eine Gateisolierschicht zu bilden, die unterschiedliche Dicken aufweist. Der Dickenunterschied der Dual-Gateoxidschichten ist damit nicht sehr genau einstellbar.
  • US 5,576,226 offenbart ein Verfahren zum Herstellen von Speicherbausteinen unter Verwendung von implantierten Halogenen. Ein Halbleitersubstrat wird maskiert und Fluor oder Chlorionen werden in den unmaskierten Bereichen implantiert, um das Wachsen einer Oxidschicht in den nachfolgenden Oxidationsschritten zu beschleunigen, ähnlich dem Verfahren gemäß 1 der Beschreibung der vorliegenden Erfindung. In einer weiteren Ausführungsform werden Stickstoffionen verwendet, um das Wachstum der Oxidschicht zu verzögern. Der Dickenunterschied der Oxidschichten ist damit nicht sehr genau einstellbar.
  • Das Dokument "Campbell, M. A., Tang, P. A.: Reliability improvement of Semitool SAT-post CMP cleans. In: 1999 IEEE International Symposium on Semiconductor Manufacturing Conference Proceedings, 1999, Piscataway, NJ, USA, IEEE, S. 199-202" offenbart eine Ammoniumperoxidmischung (APM) für die chemische Reinigung von Substraten nach dem CMP-Prozess zu verwenden.
  • US 5,882,993 offenbart einen integrierten Schaltkreis mit unterschiedlichen Gateoxiddicken und einen entsprechenden Herstellungsprozess. Stickstoff wird in Bereiche eines Halbleitersubstrates eingebracht, die eine dünnere Gateoxiddicke aufweisen sollen. Nachfolgend wird eine thermische Oxidation durchgeführt, um einen Oxidfilm aufzuwachsen. Der Oxidationsprozess wird in Gebieten mit erhöhter Stickstoffkonzentration verzögert. Folglich wird ein Oxidfilm mit unterschiedlichen Dicken aufgewachsen. Der Dickenunterschied der Oxidschichten ist damit nicht sehr genau einstellbar.
  • US 6,331,492 B2 offenbart die Anwendung von Stickstoff für die Herstellung von "Split-Gate-Multiple-Voltage-Devices". Ein Stickstoffplasma wird verwendet, um eine dünne Siliziumnitrid- oder Siliziumoxynitridschicht über einer Siliziumoxidschicht zu bilden. Die Siliziumoxidschicht wird unter Verwendung der Siliziumnitridschicht als Maske in einem ersten Bereich entfernt. Da die Siliziumoxidschicht in dem zweiten Bereich nicht entfernt wird, ergibt sich nach einer thermischen Oxidation eine Oxidschicht, die unterschiedliche Dicken aufweist. Der Dickenunterschied der Oxidschichten ist damit nicht sehr genau einstellbar.
  • US 5,939,763 offenbart eine ultradünne Oxynitridstruktur und einen Prozess für VLSI-Anwendungen. Ein Prozess zur genauen Steuerung einer Oxiddicke, der auf einer extrem niedrigen Oxidwachstumsrate basiert, wird offenbart. Der Prozess ist jedoch nicht für Doppelgateanwendungen ausgelegt.
  • Die Aufgabe der vorliegenden ist es deshalb ein verbessertes Verfahren zur Bildung von Doppelgateoxiden mit geringen Dickenunterschieden bereitzustellen, wobei ein oder mehrere der Nachteile im Stand der Technik vermieden werden oder zumindest teilweise reduziert werden.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Im Allgemeinen richtet sich die vorliegende Erfindung an diverse Verfahren zur Bildung von Oxidschichten mit unterschiedlicher Dicke, wobei die Anzahl der Maskierungsschritte reduziert werden kann und/oder Hochtemperaturprozesse im Wesentlichen vermieden werden.
  • Dazu bezieht sich gemäß einer ersten Ausführungsform die vorliegende Erfindung auf ein Verfahren zur Bildung zumindest einer ersten Schicht aus stickstoffenthaltendem Oxid mit einer ersten vordefinierten Dicke auf zumindest einem ersten Bereich der Oberfläche eines Substrats und einer zweiten Schicht aus stickstoffenthaltendem Oxid mit einer zweiten vordefinierten unterschiedlichen Dicke auf zumindest einem zweiten Bereich der Oberfläche des Substrats. Das Verfahren umfasst das Bilden zumindest einer Anfangsschicht aus stickstoffenthaltendem Oxid mit einer Anfangsdicke, die größer als die ersten und zweiten vordefinierten Dicken sind, auf zumindest einem ersten und einem zweiten Bereich der Oberfläche des Substrats. Ferner umfasst das Verfahren das Maskieren des zumindest einen zweiten Bereichs der Oberfläche des Substrats und das Dünnen der Anfangsschicht aus stickstoffenthaltendem Oxid auf dem zumindest einen ersten Bereich der Oberfläche des Substrats auf die entsprechende erste vordefinierte Dicke, während der zumindest eine zweite Bereich der Oberfläche des Substrats maskiert ist. Zusätzlich umfasst das Verfahren das Maskieren des zumindest einen ersten Bereichs der Oberfäche des Substrats und das Dünnen der Anfangsschicht aus stickstoffenthaltendem Oxid auf dem zumindest einem zweiten Bereich der Oberfläche des Substrats auf die entsprechende zweite vordefinierte unterschiedliche Dicke, während der zumindest eine erste Bereich der Oberfläche des Substrats maskiert ist.
  • Gemäß einer noch weiteren anschaulichen Ausführungsform betrifft die Erfindung ein Verfahren zur Bildung zumindest einer ersten Oxidschicht mit einer ersten vordefinierten Dicke auf zumindest einem ersten Bereich der Oberfläche eines Substrats und zumindest einer zweiten Oxidschicht mit einer zweiten vordefinierten unterschiedlichen Dicke auf zumindest einem zweiten Bereich der Oberfläche des Substrats, wobei das Verfahren umfasst: Bilden zumindest einer Anfangsschicht aus stickstoffenthaltendem Oxid auf zumindest einem ersten und einem zweiten Bereich der Oberfläche des Substrats. Ferner umfasst das Verfahren das Maskieren des zumindest einen zweiten Bereichs der Oberfläche des Substrats und das Dünnen der Anfangsschicht aus stickstoffenthaltendem Oxid auf dem zumindest einen ersten Bereich der Oberfläche des Substrats auf eine erste Zwischendicke, die kleiner als die entsprechende erste vordefinierte Dicke ist, während der zumindest eine zweite Bereich der Oberfläche des Substrats maskiert ist. Ferner umfasst das Verfahren das Maskieren des zumindest einen ersten Bereichs der Oberfläche des Substrats und das Dünnen der Anfangsschicht aus stickstoffenthaltendem Oxid auf dem zumindest einen zweiten Bereich der Oberfläche des Substrats auf eine zweite Zwischendicke, die sich von der ersten Zwischendicke unterscheidet und kleiner als die entsprechende zweite vordefinierte Dicke ist, während der zumindest eine erste Bereich (3) der Oberfläche des Substrats maskiert ist. Ferner wird eine Oxidschicht zu den zumindest zwei Schichten aus stickstoffenthaltendem Oxid hinzugefügt, um zumindest zwei Schichten aus Oxid mit vordefinierter unterschiedlicher Dicke zu erhalten.
  • Gemäß einer weiteren Ausführungsform betrifft die vorliegende Erfindung ein Verfahren zur Bildung zumindest einer ersten Oxidschicht mit einer ersten vordefinierten Dicke auf zumindest einem ersten Bereich der Oberfläche eines Substrats und zumindest einer zweiten Oxidschicht mit einer zweiten vordefinierten unterschiedlichen Dicke auf zumindest einem zweiten Bereich der Oberfläche des Substrats, wobei das Verfahren umfasst: Bilden zumindest einer Anfangsschicht, die über die gesamte Dickenausdehnung stickstoffenthaltendes Oxid aufweist, auf zumindest einem ersten und einem zweitein Bereich der Oberfläche des Substrats. Ferner umfasst das Verfahren das Maskieren des zumindest einen zweiten Bereichs der Oberfläche des Substrats, der für die dicke Oxidschicht vorgesehen ist. Des Weiteren wird die Schicht aus stickstoffenthaltendem Oxid von dem zumindest einen ersten Bereich der Oberfläche des Substrats, der für die dünne Oxidschicht vorgesehen ist, entfernt, während der zumindest eine zweite Bereich der Oberfläche des Substrats maskiert ist. Ferner wird die Anfangsschicht aus stickstoffenthaltendem Oxid auf dem zumindest einen zweiten Bereich der Oberfläche des Substrats, der für die dicke Oxidschicht vorgesehen ist, auf eine Dicke gedünnt, die kleiner als die entsprechende vordefinierte Dicke ist. Ferner umfasst das Verfahren das Hinzufügen einer Oxidschicht auf dem zumindest einen ersten und einen zweiten Bereich der Oberfläche des Substrats, um zumindest zwei Oxidschichten mit vordefinierter unterschiedlicher Dicke zu erhalten.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Vorteile, Aufgaben und Merkmale der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen aus der folgenden detaillierten Beschreibung deutlicher hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen identische oder entsprechende Teile durch die gleichen Bezugszeichen gekennzeichnet sind. Insbesondere zeigen die Zeichnungen:
  • 1a bis 1d einen typischen Prozessablauf eines ersten bekannten Verfahrens zur Bildung von Doppelgateoxiden;
  • 2a bis 2e einen weiteren Prozessablauf eines zweiten bekannten Verfahrens zur Bildung von Doppelgateoxiden;
  • 3a bis 3g einen Prozessablauf eines Verfahrens zur Bildung von Oxidschichten auf der Oberfläche eines Substrats gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 4a bis 4g einen weiteren Prozessablauf eines Verfahrens zur Herstellung von Oxidschichten auf der Oberfläche eines Substrats gemäß einer weiteren erfindungsgemäßen Ausführungsform;
  • 5a bis 5f einen Prozessablauf für ein Verfahren zur Herstellung von Oxidschichten auf der Oberfläche eines Substrats gemäß einer weiteren Ausführungsform der vorliegenden Erfindung; und
  • 6 schematisch ein fertiges CMOS-Bauteil, wobei die Gateoxidschichten entsprechend einer der anschaulichen Ausführugsformen hergestellt sind.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, die in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen offenbarten anschaulichen Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen vielmehr die diversen Aspekte der vorliegenden Erfindung, deren Schutzbereich durch die angefügten Patentansprüche definiert ist, beispielhaft dar.
  • Die Verfahren zur Herstellung von Oxidschichten auf einem Substrat, die hierin offenbart sind, haben sich als besonders vorteilhaft erwiesen, wenn diese zur Bildung von Doppelgateoxiden von CMOS-Transistoren angewendet werden. Daher werden Beispiele im Folgenden angeführt, in denen entsprechende Ausführungsformen des Verfahrens der vorliegenden Erfindung zur Herstellung des Doppelgateoxids eines CMOS-Transistors ausgenutzt werden. Es ist jedoch anzumerken, dass die vorliegende Erfindung nicht auf die Bildung von Doppelgateoxiden von CMOS-Transistoren beschränkt ist, sondern dass diese in einer beliebigen anderen Sachlage, in der die Bildung von Oxidschichten mit unterschiedlicher Dicke auf einem Substrat erforderlich ist, anwendbar sind. Ferner ist es selbstverständlich, dass erfindungsgemäß nicht nur eine einzelne Doppeloxidschicht für einen einzelnen CMOS-Transistor gebildet werden kann, sondern dass diverse Doppelgateoxide für entsprechende CMOS-Transistoren hergestellt werden können.
  • In den 3a bis 3g, 4a bis 4g und 5a bis 5f bezeichnet Bezugszeichen 1 einen beliebigen Abschnitt eines Substrats, beispielsweise einer Siliziumscheibe, auf der ein CMOS-Transistor hergestellt wird. Die obere Oberfläche dieses beliebigen Abschnitts ist in zwei Bereiche 2 und 3 mittels Isolationsstrukturen 4 unterteilt, die zuvor gemäß dem Fachmann vertrauten Prozesse hergestellt worden sind. In dem in den 3 bis 5 dargestellten speziellen Fall wird angenommen, dass flache Grabenisolations-(STI)Strukturen gebildet worden sind. Es können jedoch andere Isolationsstrukturen, z.B. LOCOS- Strukturen (lokale Oxidation von Silizium) anstelle der STI-Strukturen hergestellt werden. Unabhängig von dem Herstellungsverfahren enthalten die Isolationsstrukturen 4 im Wesentlichen ein isolierendes Material, etwa Siliziumoxid.
  • Ferner bezeichnen in den Figuren die Bezugszeichen 6 und 8 die entsprechenden Schichten eines maskenbildenden Fotolacks, während das Bezugszeichen 5 sich auf eine Anfangsschicht bezieht, die auf beiden Bereichen 2 und 3 gebildet ist.
  • In den 3d bis 3f, 4d bis 4g und 5f bezeichnen die Bezugszeichen 7 und 9 die endgültigen Schichten, die jeweils auf den Bereichen 3 und 2 des Substrats gebildet sind.
  • In den 4d bis 4f und 5e betreffen die Bezugszeichen 7' und 9' Zwischenschichten, die jeweils auf den Bereichen 3 und 2 gebildet sind.
  • Im Folgenden werden anschauliche Ausführungsformen von Prozessabläufen zur Herstellung der in den Figuren dargestellten Elemente beschrieben.
  • In den 3a bis 3g wird gemäß einer Ausführungsform der vorliegenden Erfindung die Anfangsschicht 5 aus beispielsweise stickstoffenthaltendem Oxid an beiden Oberflächenbereichen 2 und 3 (3b) gebildet. Die Anfangsschicht 5 kann hergestellt werden, indem zunächst eine Anfangsoxidschicht aufgewachsen wird und die Anfangsschicht aus Oxid in einer stickstoffenthaltenden Atmosphäre – die beispielsweise Ammoniak (NH3) oder Distickstoffoxid (N2O) oder Stickstoffoxid (NO) oder eine Mischung davon enthält. Alternativ kann die Anfangsschicht 5 direkt thermisch in einer stickstoffenthaltenden Atmosphäre – beispielsweise mit Distickstoffoxid (N2O) oder Stickstoffoxid (NO) oder einer Mischung davon – hergestellt werden.
  • Die Anfangsschicht 5 aus stickstoffenthaltendem Oxid wird mit einer Dicke gebildet, die die endgültige vordefinierte Dicke beider Oxidschichten, die auf den Bereichen 2 und 3 jeweils gebildet werden, übertrifft. Beispielsweise kann die nitritidierte Oxidschicht 5 mit einer Dicke gebildet werden, die die gewünschte vordefinierte Dicke der endgültigen Schichten um ungefähr 10 bis 50 % übertrifft.
  • Nachdem die Anfangsschicht 5 hergestellt worden ist, wird der Bereich der Oberfläche des Substrats, der für die endgültige dicke Schicht (in dem vorliegenden Falle der Bereich 2, aber der Bereich 3 könnte ebenso gut gewählt werden) vorgesehen ist, maskiert, durch beispielsweise Abscheiden einer Maskenschicht 6 aus beispielsweise Fotolack. Das Maskieren des Bereichs 2 kann gemäß bekannter Verfahren einschließlich geeigneter fotolithografischer Schritte ausgeführt werden.
  • Die unbedeckte Anfangsschicht 5 auf dem Bereich 3 wird auf eine Dicke gedünnt, die der endgültigen Dicke der Schicht 7 entspricht, wobei der Bereich 2 des Substrats durch die Maskenschicht 6 bedeckt ist. Das Dünnen der Schicht 5 auf dem Bereich 3 kann ausgeführt werden durch beispielsweise Nassätzen der Schicht 5. Dazu kann in einer Ausführungsform das Substrat in eine Ammoniakperoxidmischung für eine vordefinierte Zeitdauer eingetaucht werden, wobei die Ammoniakperoxidmischung eine vordefinierte Ätzrate aufweist. In diesem Zusammenhang ist anzumerken, dass durch Nassätzen der nitridierten bzw. stickstoffenthaltenden Oxidschicht die Dicke der endgültigen Schicht im Wesentlichen der vordefinierten Dicke entsprechen kann. Da die Ätzrate der Ätzmischung von vornherein festgelegt werden kann, und da das nitridierte Oxid mit einer im Wesentlichen konstanten Rate nassgeätzt wird, kann in der Tat die endgültige Dicke der Schicht 7 zuverlässig und reproduzierbar durch Wählen der Ätzzeit des Ätzschrittes definiert werden.
  • In 3d ist die Anfangsschicht 5 auf dem Bereich 3 der Oberfläche auf die gewünschte vordefinierte Dicke gedünnt worden und eine endgültige Schicht 7 aus stickstoffenthaltendem Oxid auf dem Bereich 3 wird erhalten. Anschließend wird die Maskenschicht 6 auf dem Bereich 2 entfernt und der Bereich 3 wird mit der Maskenschicht 8 maskiert.
  • Die Maskenschicht 8 kann beispielsweise Fotolack aufweisen, wie im Falle der Maskenschicht 6 auf dem Bereich 2 (siehe 3c). Die anfängliche unbedeckte stickstoffenthaltende Oxidschicht 5 auf dem Bereich 2 der Oberfläche wird dann auf eine zweite vordefinierte Dicke gedünnt, die sich von der Dicke der Schicht 7, die auf dem Bereich 3 gebildet ist, unterscheidet. Wiederum kann das Dünnen der Schicht 5 auf dem Bereich 2 ein Nassätzen der Schicht 5 umfassen, wie dies zuvor mit Bezug zu der Schicht 5 auf dem Bereich 3 beschrieben ist. Durch Auswahl einer Ätzmischung mit einer vordefinierten Ätzrate und durch Eintauchen des Substrats in diese Mischung für eine vordefinierte Zeitdauer kann die zweite endgültige Schicht 9 auf dem Bereich 2 erhalten werden, wobei die Dicke der endgültigen Schicht 9 sich von der Dicke der endgültigen Schicht 7 unterscheidet.
  • Die bisher beschriebenen Ausführungsformen ermöglichen es, Oxidschichten mit unterschiedlicher Dicke auf entsprechenden Bereichen eines Substrats in einer effizienteren Weise als in dem Verfahren nach dem Stand der Technik zu erhalten. Beispielsweise durch einfaches Wählen unterschiedlicher Zeitdauer für die Ätzschritte können in der Tat Schichten mit unterschiedlicher Dicke erhalten werden. Da ferner das Ätzen von stickstoffenthaltendem Oxid sich als eine sehr zuverlässige Methode gezeigt hat, können stickstoffenthaltende Oxidschichten erhalten werden, deren Dicke sich lediglich einige Zehntel eines Nanometers (nm) unterscheiden. Letztlich sollte auch noch erwähnt werden, dass unterschiedliche Dicken auch erhalten werden können, indem Ätzmischungen mit unterschiedlicher Ätzrate für die beiden Ätzschritte verwendet werden.
  • Im Folgenden wird mit Bezug zu den 4a bis 4g eine weitere anschauliche Ausführungsform beschrieben, wobei die 4b bis 4f sich auf Prozessschritte beziehen, in denen die gleichen Bezugszeichen wie in den Prozessschritten verwendet werden, die mit Bezug zu den 3b bis 3g beschrieben sind. Folglich wird eine detaillierte Beschreibung dieser Schritte weggelassen.
  • In einem ersten Schritt wird die Anfangsschicht 5 aus stickstoffenthaltendem Oxid auf beiden Bereichen 2 und 3 der Oberfläche des Substrats (siehe 4b) gebildet. Die Schicht 5 kann durch thermisches Wachsen einer ersten Oxidschicht und Ausheizen der Oxidschicht in einer stickstoffenthaltenden Atmosphäre oder durch direktes thermisches Wachsen einer Oxidschicht in einer stickstoffenthaltenden Atmosphäre, wie im Falle der zuvor beschriebenen Ausführungsformen, gebildet werden.
  • In einem anschließenden Schritt, wie dies in 4c dargestellt ist, wird die Maskenschicht 6 aus beispielsweise Fotolack auf dem Bereich 2 abgeschieden und die unbedeckte Anfangsschicht 5 auf dem Bereich 3 wird gedünnt, beispielsweise durch Nassätzung. Dies ergibt die Herstellung der Zwischenschicht 7' aus stickstoffenthaltendem Oxid mit einer ersten vordefinierten Zwischendicke, die kleiner als die vordefinierte endgültige Dicke auf dem Bereich 3 ist (siehe 4d).
  • Wie in 4e dargestellt ist, wird die Maskenschicht 6 auf dem Bereich 2 anschließend entfernt und eine Maskenschicht 8 aus beispielsweise Fotolack wird auf dem Bereich 3 abgeschieden. Die unbedeckte Anfangsschicht 5 auf dem Bereich 2 wird dann gedünnt (z.B. durch Nassätzung), um die zweite Zwischenschicht 9' aus stickstoffenthaltendem Oxid mit einer Zwischendicke zu erhalten, die geringer als die endgültige vordefinierte Dicke ist und die sich von der Dicke der Zwischenschicht 7' unterscheidet (siehe 4f).
  • In einem letzten Schritt, wie dies in 4g dargestellt ist, wird eine Oxidschicht zu beiden Zwischenschichten aus stickstoffenthaltendem Oxid 7' und 9' hinzugefügt, um die beiden endgültigen Schichten 7 und 9 auf den Bereichen 2 und 3 der Oberfläche zu erhalten, wobei die Dicke der Schichten 7 und 9 den endgültigen vordefinierten Dicken entspricht und sich voneinander unterscheidet.
  • Für das Hinzufügen einer Oxidschicht zu den Zwischenschichten aus stickstoffenthaltendem Oxid auf den Bereichen 2 und 3 können diverse Verfahren gewählt werden. In einer Ausführungsform kann beispielsweise eine Oxidschicht thermisch auf den Zwischenschichten 7' und 9' gewachsen werden. Alternativ kann eine Oxidschicht auf den Zwischenschichten 7' und 9' beispielsweise während eines chemischen Dampfabscheideprozesses abgelagert werden.
  • Wie im Falle der Ausführungsformen, die mit Bezug zu den 3a bis 3g beschrieben sind, sind lediglich zwei Maskierungsschritte erforderlich. Ferner können Oxidschichten, mit Dicken, die sich lediglich um einige Zehntel eines Nanometers (nm) unterscheiden, erhalten werden.
  • Die mit Bezug zu den 4a bis 4g beschriebenen Ausführungsformen können vorzugsweise in Anwendungen eine Nutzung finden, in denen Oxidschichten anstelle von stickstoffenthaltenden Oxidschichten gewünscht werden.
  • Mit Bezug zu den 5a bis 5f wird ein Prozessablauf gemäß weiterer anschaulicher Ausführungsformen beschrieben.
  • In einem ersten Schritt, wie in 5b dargestellt ist, wird die Anfangsschicht 5 aus stickstoffenthaltendem Oxid auf den beiden Bereichen 2 und 3 der Oberfläche des Substrats gebildet. Anschließend, wie in 5c dargestellt ist, wird der Bereich der Oberfläche, für den die dicke Schicht aus Oxid vorgesehen ist (in dem vorliegenden Falle der Bereich 2), mit einer Maskenschicht 6 maskiert, die durch Abscheiden eines maskierenden Fotolackmaterials gebildet werden kann. In einem nächsten Schritt, wie in 5d dargestellt ist, wird die unbedeckte Anfangsschicht 5 aus stickstoffenthaltendem Oxid auf dem Bereich 3 durch Nassätzen oder Trockenätzen entfernt. Da die Anfangsschicht 5 aus stickstoffenthaltendem Oxid auf dem Bereich 3 in dieser Ausführungsform einfach entfernt wird und es keine Notwendigkeit zum Vorsehen einer Zwischenschicht mit einer vordefinierten Dicke gibt, sind keine besonderen Messungen in dieser Hinsicht erforderlich. Bei Anwendung dieses Prozessablaufs muss lediglich bestimmt werden, dass das Ätzen für eine Zeitdauer durchgeführt wird, die ausreichend ist, um im Wesentlichen die vollständige Entfernung der Anfangsschicht 5 auf dem Bereich 3 zu ermöglichen. Nachdem die Maskenschicht 6 entfernt ist, wird die Anfangsschicht 5 auf dem Bereich 2 gedünnt, um die Zwischenschicht 9' mit einer Zwischendicke zu erhalten, die den gewünschten endgültigen Dickenunterschied zwischen der endgültigen Schicht auf dem Bereich 2 und der endgültigen Schicht auf dem Bereich 3 enthält. Da in einigen Anwendungen ein Dickenunterschied von einigen Zehntel eines Nanometers (nm) erforderlich ist, möglicherweise sogar innerhalb eines strengen Toleranzbereiches, muss die Zwischendicke der Schicht 9' genau definiert sein. Zu diesem Zwecke kann in einer Ausführungsform ein Nassätz organg angewendet werden, wobei das Substrat in eine Ätzmischung mit einer vordefinierten Ätzrate für eine vordefinierte Zeitdauer eingetaucht wird.
  • Wenn die Anfangsschicht 5 auf dem Bereich 2 auf die vordefinierte Zwischendicke gedünnt worden ist, wird eine Oxidschicht auf beiden Bereichen 2 und 3 gebildet. In diversen Ausführungsformen können konventionelle thermische Wachsverfahren oder chemische Dampfabscheidetechniken oder eine Kombination davon zur Herstellung der Oxidschicht gewählt werden. Die Zwischenschicht 9' aus stickstoffenthaltendem Oxid auf dem Bereich 2 wird dann reoxidiert oder zu einer abgeschiedenen Oxidschicht hinzugefügt.
  • Folglich werden beide Oxidschichten erhalten, die einen vordefinierten Dickenunterschied aufweisen.
  • Die Ausführungsformen, die mit Bezug zu den 5a bis 5f beschrieben sind, zeigen den Vorteil, dass ein einzelner Maskierungsschritt ausreichend ist. Da keine Hochtemperaturoxidationsprozesse zur Bildung der Oxidschichten erforderlich sind, trägt ferner der Prozessablauf nicht wesentlich zum thermischen Budget bei und es wird eine hohe Zuverlässigkeit für beide Oxidschichten erreicht. Da ferner die Ausführungsformen die Herstellung der Oxidschichten nicht auf das thermische Oxidieren beschränken, ist der Prozess damit auch verträglich mit den neueren chemischen Dampfabscheidetechniken für die Abscheidung des Gatedielektrikums.
  • In 6 ist ein Beispiel eines CMOS-Transistors dargestellt, wobei die Gateoxide mit einem Verfahren entsprechend den anschaulichen Ausführungsformen hergestellt worden sind. Wie zuvor erläutert ist, zeigen diese Gateoxide Dicken, die ungefähr von 0.2 bis 1.0 nm differieren. Andere Bereiche des CMOS-Transistors, der in 6 dargestellt ist, können durch bekannte Prozesse vollendet werden, wobei Bezugszeichen 10 die Polysiliziumschichten, Bezugszeichen 11 ein selbstjustierendes Metallsilizid und Bezugszeichen 12 Oxidabstandselemente bezeichnen.
  • Zusammengefasst kann gesagt werden, dass ein Verfahren zum Herstellen von Oxidschichten mit unterschiedlicher Dicke auf der Oberfläche eines Substrats offenbart ist, das die folgenden Vorteile hinsichtlich dem Stand der Technik zeigt:
    nur eine begrenzte Anzahl an Maskierungsschritten ist erforderlich;
    es können sehr dünne Oxidschichten in einem Bereich von einigen Zehntel eines Nanometers (nm) gebildet werden;
    die Dickenunterschiede können im Bereich von einigen Zehntel eines Nanometers (nm) gehalten werden;
    es sind keine thermischen Hochtemperaturoxidationen erforderlich;
    der Prozessablauf ist verträglich mit vielen modernen chemischen Dampfabscheideverfahren für das Bilden von Gatedielektrikum.
  • Es sollte selbstverständlich sein, dass ein weiter Bereich an Änderungen und Modifikationen an den zuvor beschriebenen Ausführungsformen vorgenommen werden kann. Es ist daher selbstverständlich, dass die Ansprüche einschließlich aller Äquivalente den Schutzbereich der Erfindung definieren. Ferner stellen die hierin gezeigten und beschriebenen Formen der vorliegenden Erfindung die gegenwärtig bevorzugten Ausführungsformen dar.

Claims (45)

  1. Verfahren zur Bildung zumindest einer ersten Schicht (7) aus stickstoffenthaltendem Oxid mit einer ersten vordefinierten Dicke auf zumindest einem ersten Bereich (3) der Oberfläche eines Substrats (1) und zumindest einer zweiten Schicht (9) aus stickstoffenthaltendem Oxid mit einer zweiten vordefinierten unterschiedlichen Dicke auf zumindest einem zweiten Bereich (2) der Oberfläche des Substrats (1), mit: Bilden zumindest einer Anfangsschicht (5) aus stickstoffenthaltendem Oxid mit einer Anfangsdicke, die größer als die erste und die zweite vordefinierte Dicke ist, auf dem zumindest einen ersten und einen zweiten Bereich (3, 2) der Oberfläche des Substrats (1); Maskieren des zumindest einen zweiten Bereichs (2) der Oberfläche des Substrats (1); Dünnen der Anfangsschicht (5) aus stickstoffenthaltendem Oxid auf dem zumindest einen ersten Bereich (3) der Oberfläche des Substrats (1) auf die erste vordefinierte Dicke, während der zumindest eine zweite Bereich (2) der Oberfläche des Substrats (1) maskiert ist; Maskieren des zumindest einen ersten Bereichs (3) der Oberfläche des Substrats (1); und Dünnen der Anfangsschicht (5) aus stickstoffenthaltendem Oxid auf dem zumindest einen zweiten Bereich (2) der Oberfläche des Substrats (1) auf die zweite vordefinierte unterschiedliche Dicke, während der zumindest eine erste Bereich (3) der Oberfläche des Substrats (1) maskiert ist.
  2. Verfahren nach Anspruch 1, wobei das Dünnen der Anfangsschicht (5) aus stickstoffenthaltendem Oxid auf dem zumindest einen ersten und einen zweiten Bereich (3, 2) der Oberfläche des Substrats (1) Nassätzen der unbedeckten Anfangsschicht (5) aus stickstoffenthaltendem Oxid umfasst.
  3. Verfahren nach Anspruch 2, wobei die Anfangsschicht (5) aus stickstoffenthaltendem Oxid nassgeätzt wird unter Anwendung einer Ammoniakperoxidmischung mit einer vordefinierten Ätzrate.
  4. Verfahren nach Anspruch 3, wobei die Anfangsschicht (5) auf dem zumindest einen ersten Bereich (3) nassgeätzt wird für eine erste vordefinierte Zeitdauer und die Anfangsschicht (5) auf dem zumindest einen zweiten Bereich (2) nassgeätzt wird für eine zweite vordefinierte unterschiedliche Zeitdauer.
  5. Verfahren nach Anspruch 4, wobei die anfängliche Dicke der Anfangsschicht (5) aus stickstoffenthaltendem Oxid die erste und die zweite vordefinierte Dicke um ungefähr 10 bis 50 % übersteigt.
  6. Verfahren nach Anspruch 5, wobei das Substrat (1) ein Halbleitermaterial aufweist.
  7. Verfahren nach Anspruch 6, wobei das Substrat (1) eine Siliziumscheibe umfasst.
  8. Verfahren nach Anspruch 1 bis 7, wobei das Bilden der zumindest einen Anfangsschicht (5) aus stickstoffenthaltendem Oxid mit einer Anfangsdicke, die größer als die erste und die zweite vordefinierte Dicke ist, auf dem zumindest einen ersten und einen zweiten Bereich (3, 2) der Oberfläche des Substrats (1), umfasst: thermisches Wachsen zumindest einer Anfangsschicht (5) aus Oxid mit einer Anfangsdicke, die die erste und die zweite vordefinierte Dicke übersteigt, auf zumindest einem ersten und einem zweiten Bereich (3, 2) der Oberfläche des Substrats (1); und Ausheizen der Anfangsschicht (5) aus Oxid in einer stickstoffenthaltenden Atmosphäre, um die zumindest eine Anfangsschicht (5) aus stickstoffenthaltendem Oxid auf dem zumindest einen ersten und einen zweiten Bereich (3, 2) der Oberfläche des Substrats (1) zu bilden.
  9. Verfahren nach Anspruch 8, wobei die stickstoffenthaltende Atmosphäre Ammoniak (NH3), Distickstoffoxid (N2O) oder Stickstoffoxid (NO) oder eine Mischung davon aufweist.
  10. Verfahren nach Anspruch 1 bis 7, wobei das Bilden der zumindest einen Anfangsschicht (5) aus stickstoffenthaltendem Oxid mit einer Anfangsdicke, die größer als die erste und die zweite vordefinierte Dicke ist, auf dem zumindest einen ersten und einen zweiten Bereich (3, 2) der Oberfläche des Substrats (1), umfasst: thermisches Wachsen zumindest einer Oxidschicht in einer stickstoffenthaltenden Atmosphäre, um die zumindest eine Anfangsschicht (5) aus stickstoffenthaltendem Oxid mit einer Anfangsdicke, die größer als die erste und die zweite vordefinierte Dicke ist, auf zumindest einem ersten und einem zweiten Bereich (3, 2) der Oberfläche des Substrats (1) zu bilden.
  11. Verfahren nach Anspruch 10, wobei die stickstoffenthaltende Atmosphäre Distickstoffoxid (N2O) oder Stickstoffoxid (NO) oder eine Mischung davon aufweist.
  12. Verfahren zur Bildung zumindest einer ersten Oxidschicht mit einer ersten vordefinierten Dicke auf zumindest einem ersten Bereich (3) der Oberfläche eines Substrats (1) und zumindest einer zweiten Oxidschicht mit einer zweiten vordefinierten unterschiedlichen Dicke auf zumindest einem zweiten Bereich (2) der Oberfläche des Substrats (1), mit: Bilden zumindest einer Anfangsschicht (5) aus stickstoffenthaltendem Oxid auf dem zumindest einen ersten und einen zweiten Bereich (3, 2) der Oberfläche des Substrats (1); Maskieren des zumindest einen zweiten Bereichs (2) der Oberfläche des Substrats (1): Dünnen der Anfangsschicht (5) aus stickstoffenthaltendem Oxid auf dem zumindest einen ersten Bereich (3) der Oberfläche des Substrats (1) auf eine erste Zwischen dicke, die geringer als die entsprechende erste vordefinierte Dicke ist, während der zumindest eine zweite Bereich (2) der Oberfläche des Substrats (1) maskiert ist; Maskieren des zumindest einen ersten Bereichs (3) der Oberfläche des Substrats (1); Dünnen der Anfangsschicht (5) aus stickstoffenthaltendem Oxid auf dem zumindest einen zweiten Bereich (2) der Oberfläche des Substrats (1) auf eine zweite Zwischendicke, die sich von der ersten Zwischendicke unterscheidet und die kleiner als die entsprechende zweite vordefinierte Dicke ist, während der zumindest eine erste Bereich (3) der Oberfläche des Substrats (1) maskiert ist; und Hinzufügen einer Oxidschicht zu den zumindest zwei Schichten aus stickstoffenthaltendem Oxid, um zumindest zwei Oxidschichten mit einer vordefinierten unterschiedlichen Dicke zu erhalten.
  13. Verfahren nach Anspruch 12, wobei das Bilden zumindest einer Anfangsschicht (5) aus stickstoffenthaltendem Oxid umfasst: Bilden zumindest einer Anfangsschicht (5) aus stickstoffenthaltendem Oxid mit einer Anfangsdicke, die sowohl die erste als auch die zweite vordefinierte Dicke übersteigt.
  14. Verfahren nach Anspruch 12, wobei das Dünnen der Anfangsschicht (5) aus stickstoffenthaltendem Oxid auf dem zumindest einen ersten und einen zweiten Bereich (3, 2) der Oberfläche des Substrats (1) Nassätzen der unbedeckten Anfangsschicht (5) aus stickstoffenthaltendem Oxid umfasst.
  15. Verfahren nach Anspruch 14, wobei die Anfangsschicht (5) aus stickstoffenthaltendem Oxid nassgeätzt wird unter Anwendung einer Ammoniakperoxidmischung mit einer vordefinierten Ätzrate.
  16. Verfahren nach Anspruch 15, wobei die Anfangsschicht (5) auf dem zumindest einen ersten Bereich (3) nassgeätzt wird für eine erste vordefinierte Zeitdauer und die Anfangsschicht (5) auf dem zumindest einen zweiten Bereich (2) nassgeätzt wird für eine zweite vordefinierte unterschiedliche Zeitdauer.
  17. Verfahren nach Anspruch 16, wobei die anfängliche Dicke der Anfangsschicht (5) aus stickstoffenthaltendem Oxid die erste und die zweite vordefinierte Dicke um ungefähr 10 bis 50 % übersteigt.
  18. Verfahren nach Anspruch 17, wobei das Substrat (1) ein Halbleitermaterial aufweist.
  19. Verfahren nach Anspruch 18, wobei das Substrat (1) eine Siliziumscheibe umfasst.
  20. Verfahren nach Anspruch 12 bis 19, wobei das Bilden der zumindest einen Anfangsschicht (5) aus stickstoffenthaltendem Oxid umfasst: thermisches Wachsen zumindest einer Anfangsschicht (5) aus Oxid auf zumindest einem ersten und einem zweiten Bereich (3, 2) der Oberfläche des Substrats (1); und Ausheizen der Anfangsschicht (5) aus Oxid in einer stickstoffenthaltenden Atmosphäre, um eine Anfangsschicht (5) aus stickstoffenthaltendem Oxid auf dem zumindest einen ersten und einen zweiten Bereich (3, 2) der Oberfläche des Substrats (1) zu bilden.
  21. Verfahren nach Anspruch 20, wobei die stickstoffenthaltende Atmosphäre Ammoniak (NH3), Distickstoffoxid (N2O) oder Stickstoffoxid (NO) oder eine Mischung davon aufweist.
  22. Verfahren nach Anspruch 12 bis 19, wobei das Bilden der zumindest einen Anfangsschicht (5) aus stickstoffenthaltendem Oxid umfasst: thermisches Wachsen zumindest einer Oxidschicht in einer stickstoffenthaltenden Atmosphäre, um zumindest eine Anfangsschicht (5) aus stickstoffenthaltendem Oxid auf zumindest einem ersten und einem zweiten Bereich (3, 2) der Oberfläche des Substrats (1) zu bilden.
  23. Verfahren nach Anspruch 12 bis 22, wobei das Hinzufügen einer Oxidschicht zu den zumindest zwei Schichten aus stickstoffenthaltendem Oxid umfasst: thermisches Wachsen einer Oxidschicht auf den zumindest zwei Schichten aus stickstoffenthaltendem Oxid, um zumindest zwei Oxidschichten mit vordefinierten unterschiedlichen Dicken zu erhalten.
  24. Verfahren nach Anspruch 22, wobei die stickstoffenthaltende Atmosphäre Distickstoffoxid (N2O) oder Stickstoffoxid (NO) oder eine Mischung davon aufweist.
  25. Verfahren nach Anspruch 12 bis 22, wobei das Hinzufügen einer Oxidschicht zu den zumindest zwei Schichten aus stickstoffenthaltendem Oxid umfasst: Abscheiden einer Oxidschicht auf den zumindest zwei Schichten aus stickstoffenthaltendem Oxid mit einem chemischen Dampfabscheideverfahren, um zumindest zwei Oxidschichten mit vordefinierter unterschiedlicher Dicke zu erhalten.
  26. Verfahren zur Bildung zumindest einer ersten Oxidschicht mit einer ersten vordefinierten Dicke auf zumindest einem ersten Bereich (3) der Oberfläche eines Substrats (1) und zumindest einer zweiten Oxidschicht mit einer zweiten vordefinierten unterschiedlichen Dicke auf zumindest einem zweiten Bereich (2) der Oberfläche des Substrats (1), mit: Bilden zumindest einer Anfangsschicht (5), die über die gesamte Dickenausdehnung stickstoffenthaltendes Oxid aufweist, auf dem zumindest einen ersten und einen zweiten Bereich (3, 2) der Oberfläche des Substrats (1); Maskieren des zumindest einen zweiten Bereichs (2) der Oberfläche des Substrats (1), der für die dicke Oxidschicht vorgesehen ist; Entfernen der Schicht aus stickstoffenthaltendem Oxid von dem zumindest einen ersten Bereich (3) der Oberfläche des Substrats (1), der für die dünne Oxidschicht vorgesehen ist, während der zumindest eine zweite Bereich (2) der Oberfläche des Substrats (1) maskiert ist; Dünnen der Anfangsschicht (5) aus stickstoffenthaltendem Oxid auf dem zumindest einen zweiten Bereich (2) der Oberfläche des Substrats (1), der für die dicke Oxidschicht vorgesehen ist, auf eine Dicke, die geringer ist als die entsprechende vordefinierte Dicke; Hinzufügen einer Oxidschicht auf dem zumindest einen ersten und einen zweiten Bereich (3, 2) der Oberfläche des Substrats (1), um zumindest zwei Oxidschichten mit vordefinierten unterschiedlichen Dicken zu erhalten.
  27. Verfahren nach Anspruch 26, wobei das Bilden der zumindest einen Anfangsschicht (5) umfasst: thermisches Wachsen zumindest einer Anfangsschicht (5) aus Oxid auf dem zumindest einem ersten und einem zweiten Bereich (3, 2) der Oberfläche des Substrats (1); Ausheizen der Anfangsschicht (5) aus Oxid in einer stickstoffenthaltenden Atmosphäre, um eine Anfangsschicht (5) aus stickstoffenthaltendem Oxid auf dem zumindest einen ersten und einen zweiten Bereich (3, 2) der Oberfläche des Substrats (1) zu bilden.
  28. Verfahren nach Anspruch 26, wobei das Bilden zumindest einer Anfangsschicht (5) umfasst: thermisches Wachsen zumindest einer Oxidschicht in einer stickstoffenthaltenden Atmosphäre, um zumindest eine Anfangsschicht (5) aus stickstoffenthaltendem Oxid auf zumindest einem ersten und einem zweiten Bereich (3, 2) der Oberfläche des Substrats (1) zu bilden.
  29. Verfahren nach Anspruch 26 bis 28, wobei das Hinzufügen einer Oxidschicht umfasst: thermisches Wachsen einer Oxidschicht auf dem zumindest einen ersten und einen zweiten Bereich (3, 2) der Oberfläche des Substrats (1), um zumindest zwei Oxidschichten mit vordefinierten unterschiedlichen Dicken zu erhalten.
  30. Verfahren nach Anspruch 26 bis 29, wobei das Entfernen der Schicht aus stickstoffenthaltendem Oxid von dem zumindest einen ersten Bereich (3) der Oberfläche des Substrats (1), der für die dünne Oxidschicht vorgesehen ist, Trockenätzen oder Nassätzen der Schicht aus stickstoffenthaltendem Oxid umfasst.
  31. Verfahren nach Anspruch 30, wobei das Dünnen der Anfangsschicht (5) aus stickstoffenthaltendem Oxid auf dem zumindest einen zweiten Bereich (2) der Oberfläche des Substrats (1), der für die dicke Oxidschicht vorgesehen ist, umfasst: Nassätzen der unbedeckten Anfangsschicht (5) aus stickstoffenthaltendem Oxid auf dem zumindest einen zweiten Bereich (2) der Oberfläche des Substrats (1), der für die dicke Oxidschicht vorgesehen ist.
  32. Verfahren nach Anspruch 31, wobei die Anfangsschicht (5) aus stickstoffenthaltendem Oxid auf dem zumindest einen zweiten Bereich (2) der Oberfläche des Substrats (1), der für die dicke Oxidschicht vorgesehen ist, für eine vordefinierte Zeitdauer mit einer Ammoniakperoxidmischung mit einer vordefinierten Ätzrate nassgeätzt wird.
  33. Verfahren nach Anspruch 32, wobei die Anfangsschicht (5) aus stickstoffenthaltendem Oxid auf dem zumindest einen zweiten Bereich (2) der Oberfläche des Substrats (1), der für die dicke Oxidschicht vorgesehen ist, auf eine Dicke gedünnt wird, die den endgültigen Dickenunterschied zwischen der dicken und der dünnen Oxidschicht beinhaltet.
  34. Verfahren nach Anspruch 33, wobei die anfängliche Dicke der Anfangsschicht (5) aus stickstoffenthaltendem Oxid die erste und die zweite vordefinierte Dicke um ungefähr 10 bis 50 % übersteigt.
  35. Verfahren nach Anspruch 34, wobei das Substrat (1) ein Halbleitermaterial aufweist.
  36. Verfahren nach Anspruch 35, wobei das Substrat (1) eine Siliziumscheibe umfasst und der zumindest eine erste und zweite Bereich (3, 2) der Oberfläche des Substrats (1) den Gategebieten eines CMOS-Transistors entsprechen, der auf der Scheibe herzustellen ist.
  37. Verfahren nach Anspruch 36, wobei die stickstoffenthaltende Atmosphäre Distickstoffoxid (N2O) oder Stickstoffoxid (NO) oder eine Mischung davon aufweist.
  38. Verfahren nach Anspruch 26, 27 oder 28, wobei das Hinzufügen einer Oxidschicht auf dem zumindest einen ersten und einen zweiten Bereich (3, 2) der Oberfläche des Substrats (1), um zumindest zwei Oxidschichten mit vordefinierten unterschiedlichen Dicken zu erhalten umfasst: Abscheiden einer Oxidschicht auf dem zumindest einen ersten und einen zweiten Bereich (3, 2) der Oberfläche des Substrats (1), um zumindest zwei Oxidschichten mit vordefinierten unterschiedlichen Dicken zu erhalten.
  39. Verfahren nach Anspruch 38, wobei das Entfernen der Schicht aus stickstoffenthaltendem Oxid von dem zumindest einen ersten Bereich (3) der Oberfläche des Substrats (1), der für die dünne Oxidschicht vorgesehen ist, Trockenätzen oder Nassätzen der Schicht aus stickstoffenthaltendem Oxid umfasst.
  40. Verfahren nach Anspruch 39, wobei das Dünnen der Anfangsschicht (5) aus stickstoffenthaltendem Oxid auf dem zumindest einen zweiten Bereich (2) der Oberfläche des Substrats (1), der für die dicke Oxidschicht vorgesehen ist, umfasst: Nassätzen der unbedeckten Anfangsschicht (5) aus stickstoffenthaltendem Oxid auf dem zumindest einen zweiten Bereich (2) der Oberfläche des Substrats (1), der für die dicke Oxidschicht vorgesehen ist.
  41. Verfahren nach Anspruch 40, wobei die Anfangsschicht (5) aus stickstoffenthaltendem Oxid auf dem zumindest einen zweiten Bereich (2) der Oberfläche des Sub strats (1), der für die dicke Oxidschicht vorgesehen ist, für eine vordefinierte Zeitdauer mit einer Ammoniakperoxidmischung mit einer vordefinierten Ätzrate nassgeätzt wird.
  42. Verfahren nach Anspruch 41, wobei die Anfangsschicht (5) aus stickstoffenthaltendem Oxid auf dem zumindest einen zweiten Bereich (2) der Oberfläche des Substrats (1), der für die dicke Oxidschicht vorgesehen ist, auf eine Dicke gedünnt wird, die den endgültigen Dickenunterschied zwischen der dicken und der dünnen Oxidschicht beinhaltet.
  43. Verfahren nach Anspruch 42, wobei das Substrat (1) ein Halbleitermaterial aufweist.
  44. Verfahren nach Anspruch 43, wobei das Substrat (1) eine Siliziumscheibe umfasst und der zumindest eine erste und zweite Bereich (3, 2) der Oberfläche des Substrats (1) den Gategebieten eines CMOS-Transistors entsprechen, der auf der Scheibe herzustellen ist.
  45. Verfahren nach Anspruch 44, wobei die stickstoffenthaltende Atmosphäre Ammoniak (NH3), Distickstoffoxid (N2O) oder Stickstoffoxid (NO) oder eine Mischung davon aufweist.
DE10207122A 2002-02-20 2002-02-20 Ein Verfahren zur Herstellung von Schichten aus Oxid auf einer Oberfläche eines Substrats Expired - Fee Related DE10207122B4 (de)

Priority Applications (10)

Application Number Priority Date Filing Date Title
DE10207122A DE10207122B4 (de) 2002-02-20 2002-02-20 Ein Verfahren zur Herstellung von Schichten aus Oxid auf einer Oberfläche eines Substrats
US10/208,308 US6703278B2 (en) 2002-02-20 2002-07-30 Method of forming layers of oxide on a surface of a substrate
EP02787067A EP1476899B1 (de) 2002-02-20 2002-12-20 Verfahren zur herstellung von oxidschichten mit unterschiedlicher dicke auf einer substratoberfläche
PCT/US2002/040807 WO2003073491A1 (en) 2002-02-20 2002-12-20 Method of forming layers of oxide of different thicknesses on a surface of a substrate
CNB028281977A CN1315162C (zh) 2002-02-20 2002-12-20 在衬底表面上形成氮氧化层和氧化层的方法
KR1020047012714A KR100941480B1 (ko) 2002-02-20 2002-12-20 기판 표면상에서 상이한 두께의 산화물 층들을 형성하는방법
AU2002351408A AU2002351408A1 (en) 2002-02-20 2002-12-20 Method of forming layers of oxide of different thicknesses on a surface of a substrate
DE60218750T DE60218750T2 (de) 2002-02-20 2002-12-20 Ein verfahren zur herstellung von schichten aus oxid auf einer oberfläche eines substrats
JP2003572081A JP4145802B2 (ja) 2002-02-20 2002-12-20 基板表面上に厚みの異なる酸化物層を形成する方法
TW092103374A TWI278038B (en) 2002-02-20 2003-02-19 Method of forming layers of oxide on a surface of a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10207122A DE10207122B4 (de) 2002-02-20 2002-02-20 Ein Verfahren zur Herstellung von Schichten aus Oxid auf einer Oberfläche eines Substrats

Publications (2)

Publication Number Publication Date
DE10207122A1 DE10207122A1 (de) 2003-09-11
DE10207122B4 true DE10207122B4 (de) 2007-07-05

Family

ID=27674776

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10207122A Expired - Fee Related DE10207122B4 (de) 2002-02-20 2002-02-20 Ein Verfahren zur Herstellung von Schichten aus Oxid auf einer Oberfläche eines Substrats
DE60218750T Expired - Lifetime DE60218750T2 (de) 2002-02-20 2002-12-20 Ein verfahren zur herstellung von schichten aus oxid auf einer oberfläche eines substrats

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE60218750T Expired - Lifetime DE60218750T2 (de) 2002-02-20 2002-12-20 Ein verfahren zur herstellung von schichten aus oxid auf einer oberfläche eines substrats

Country Status (3)

Country Link
US (1) US6703278B2 (de)
KR (1) KR100941480B1 (de)
DE (2) DE10207122B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100417461B1 (ko) * 2002-07-12 2004-02-05 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2004228358A (ja) * 2003-01-23 2004-08-12 Fujitsu Ltd 半導体装置の製造方法
US7041562B2 (en) * 2003-10-29 2006-05-09 Freescale Semiconductor, Inc. Method for forming multiple gate oxide thickness utilizing ashing and cleaning
KR100611784B1 (ko) 2004-12-29 2006-08-10 주식회사 하이닉스반도체 다중 게이트절연막을 갖는 반도체장치 및 그의 제조 방법
US7544533B2 (en) * 2006-01-09 2009-06-09 Aptina Imaging Corporation Method and apparatus for providing an integrated circuit having p and n doped gates
DE102008035805B4 (de) * 2008-07-31 2013-01-31 Advanced Micro Devices, Inc. Herstellung von Gatedielektrika in PMOS- und NMOS-Transistoren
CN102931063B (zh) * 2011-08-10 2016-05-11 无锡华润上华半导体有限公司 双栅介质层的制作方法
US8809150B2 (en) * 2012-08-16 2014-08-19 Globalfoundries Singapore Pte. Ltd. MOS with recessed lightly-doped drain
US8896067B2 (en) 2013-01-08 2014-11-25 International Business Machines Corporation Method of forming finFET of variable channel width
US20160172190A1 (en) * 2014-12-15 2016-06-16 United Microelectronics Corp. Gate oxide formation process
CN114446879A (zh) * 2020-11-02 2022-05-06 上海华力集成电路制造有限公司 整合不同厚度的栅介质层的制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254488A (en) * 1988-01-04 1993-10-19 International Business Machines Corporation Easily manufacturable thin film transistor structures
US5502009A (en) * 1995-02-16 1996-03-26 United Microelectronics Corp. Method for fabricating gate oxide layers of different thicknesses
US5576226A (en) * 1994-04-21 1996-11-19 Lg Semicon Co., Ltd. Method of fabricating memory device using a halogen implant
US5882993A (en) * 1996-08-19 1999-03-16 Advanced Micro Devices, Inc. Integrated circuit with differing gate oxide thickness and process for making same
US5939763A (en) * 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
DE19839079A1 (de) * 1998-02-27 1999-09-09 Lg Semicon Co Ltd Verfahren zum Formen einer Isolierschicht und Struktur einer Isolierschicht für eine Halbleitervorrichtung
US5985725A (en) * 1997-10-18 1999-11-16 United Microelectronics Corp. Method for manufacturing dual gate oxide layer
WO2001015221A1 (en) * 1999-08-26 2001-03-01 Infineon Technologies North America Corp. Selective oxide etch for forming a protection layer with different oxide thicknesses
US6331492B2 (en) * 1997-12-31 2001-12-18 Texas Instruments Incorporated Nitridation for split gate multiple voltage devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69312676T2 (de) * 1993-02-17 1997-12-04 Sgs Thomson Microelectronics Prozess zur Herstellung von integrierten Bauelementen einschliesslich nichtvolatiler Speicher und Transistoren mit Tunneloxidschutz
US6033943A (en) 1996-08-23 2000-03-07 Advanced Micro Devices, Inc. Dual gate oxide thickness integrated circuit and process for making same
US5723355A (en) * 1997-01-17 1998-03-03 Programmable Microelectronics Corp. Method to incorporate non-volatile memory and logic components into a single sub-0.3 micron fabrication process for embedded non-volatile memory
US6087236A (en) 1998-11-24 2000-07-11 Intel Corporation Integrated circuit with multiple gate dielectric structures
US6235590B1 (en) 1998-12-18 2001-05-22 Lsi Logic Corporation Fabrication of differential gate oxide thicknesses on a single integrated circuit chip
KR20010004417A (ko) 1999-06-28 2001-01-15 김영환 반도체장치의 듀얼 게이트산화막 형성 방법
US6200834B1 (en) * 1999-07-22 2001-03-13 International Business Machines Corporation Process for fabricating two different gate dielectric thicknesses using a polysilicon mask and chemical mechanical polishing (CMP) planarization
JP2002343879A (ja) * 2001-05-15 2002-11-29 Nec Corp 半導体装置及びその製造方法
US20030087532A1 (en) * 2001-11-01 2003-05-08 Biao Wu Integrated process for etching and cleaning oxide surfaces during the manufacture of microelectronic devices
KR20030044394A (ko) * 2001-11-29 2003-06-09 주식회사 하이닉스반도체 듀얼 게이트절연막을 구비한 반도체소자의 제조 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254488A (en) * 1988-01-04 1993-10-19 International Business Machines Corporation Easily manufacturable thin film transistor structures
US5576226A (en) * 1994-04-21 1996-11-19 Lg Semicon Co., Ltd. Method of fabricating memory device using a halogen implant
US5502009A (en) * 1995-02-16 1996-03-26 United Microelectronics Corp. Method for fabricating gate oxide layers of different thicknesses
US5882993A (en) * 1996-08-19 1999-03-16 Advanced Micro Devices, Inc. Integrated circuit with differing gate oxide thickness and process for making same
US5939763A (en) * 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
US5985725A (en) * 1997-10-18 1999-11-16 United Microelectronics Corp. Method for manufacturing dual gate oxide layer
US6331492B2 (en) * 1997-12-31 2001-12-18 Texas Instruments Incorporated Nitridation for split gate multiple voltage devices
DE19839079A1 (de) * 1998-02-27 1999-09-09 Lg Semicon Co Ltd Verfahren zum Formen einer Isolierschicht und Struktur einer Isolierschicht für eine Halbleitervorrichtung
WO2001015221A1 (en) * 1999-08-26 2001-03-01 Infineon Technologies North America Corp. Selective oxide etch for forming a protection layer with different oxide thicknesses

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
BOUVET, D., (u.a.): Influence of nitrogen profile on electrical characteristics of furnace- or rapid thermally nitrided silicon dioxide films, in: J. Appl. Phys., 1996, Vol. 79, No. 9, S. 7114- 7122
BOUVET, D., (u.a.): Influence of nitrogen profile on electrical characteristics of furnace- or rapidthermally nitrided silicon dioxide films, in: J. Appl. Phys., 1996, Vol. 79, No. 9, S. 7114- 7122 *
CAMPBELL, M.A., TANG, P.A.: Reliability improvement of Semitool SAT-post CMP cleans, in: 1999 IEEE International Symposium on Semiconductor Manufacturing Conference Proceedings, 1999, Piscataway, NJ., USA, IEEE, S. 199-202 *
GUSEV, E.P., (u.a.): The composition of ultrathin silicon oynitrides thermally grown in nitric oxide, in: J. Appl. Phys., 1997, Vol. 82, No. 2, S. 896-898 *

Also Published As

Publication number Publication date
DE10207122A1 (de) 2003-09-11
US6703278B2 (en) 2004-03-09
KR20040077969A (ko) 2004-09-07
KR100941480B1 (ko) 2010-02-10
US20030157772A1 (en) 2003-08-21
DE60218750T2 (de) 2007-06-28
DE60218750D1 (de) 2007-04-19

Similar Documents

Publication Publication Date Title
DE602004009740T2 (de) Halbleiterbauelemente mit Transistoren und Herstellungsverfahren dazu
DE102005009974B4 (de) Transistor mit flachem Germaniumimplantationsbereich im Kanalund Verfahren zur Herstellung
DE112006000598B4 (de) Transistor, Verfahren zur Herstellung einer Halbleiteranordnung sowie zugehörige Komplementär-Halbleiter-Anordnung
DE112005002158B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, die eine dielektrische Gateschicht mit hohem K und eine Gateelektrode aus Metall aufweist
DE112015006291B4 (de) Verfahren zur Bildung eines nichtflüchtigen Gatestapels eines Transistors in einer ersten Region und eines MOS-Transistors in einer zweiten Region eines Wafers durch einen zweistufigen Gateoxidationsprozess
DE102009010883B4 (de) Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
DE102005024798B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit verschiedenen dielektrischen Gateschichten
DE102007063270B4 (de) Verfahren zur Verringerung zur Erzeugung von Ladungseinfangstellen in Gatedielektrika in MOS-Transistoren durch Ausführen einer Wasserstoffbehandlung
DE112015000701T5 (de) Verfahren zum Herstellen eines Ladungseinfang-Gate-Stapels unter Verwendung eines CMOS-Prozessflusses
DE102012215988B4 (de) CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε
DE19749345A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102007004862B4 (de) Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust
DE102004048679B4 (de) Verfahren zum Herstellen eines Isolator-Dünnfilms sowie Verfahren zum Herstellen eines Halbleiterbauteils
DE10351006B4 (de) Verfahren zur Herstellung eines Transistors mit erhöhten Drain- und Source-Gebieten, wobei eine reduzierte Anzahl von Prozessschritten erforderlich ist
DE10207122B4 (de) Ein Verfahren zur Herstellung von Schichten aus Oxid auf einer Oberfläche eines Substrats
DE102009035418B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Abscheiden einer Hartmaske für das selektive epitaktische Aufwachsen
DE102009021484B4 (de) Höhere Gleichmäßigkeit einer Kanalhalbleiterlegierung durch Herstellen von STI-Strukturen nach dem Aufwachsprozess
DE10240423A1 (de) Halbleiterelement mit einem Feldeffekttransistor und einem passiven Kondensator mit reduziertem Leckstrom und einer verbesserten Kapazität pro Einheitsfläche
DE19524027C2 (de) Halbleitervorrichtung und zugeordnetes Herstellungsverfahren
DE10351008A1 (de) Verbesserte Technik zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe
DE102008063402A1 (de) Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
DE102008016437B3 (de) Verfahren zur Einkapselung eines Gatestapels mit großem ε durch Bilden einer Beschichtung bei zwei unterschiedlichen Prozesstemperaturen
DE102010028459B4 (de) Reduzierte STI-Topographie in Metallgatetransistoren mit großem ε durch Verwendung einer Maske nach Abscheidung einer Kanalhalbleiterlegierung
DE10335102B4 (de) Verfahren zur Herstellung einer epitaxialen Schicht für erhöhte Drain- und Sourcegebiete durch Entfernen von Kontaminationsstoffen
DE102009039419A1 (de) Bewahren der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120901