DE19839079A1 - Verfahren zum Formen einer Isolierschicht und Struktur einer Isolierschicht für eine Halbleitervorrichtung - Google Patents

Verfahren zum Formen einer Isolierschicht und Struktur einer Isolierschicht für eine Halbleitervorrichtung

Info

Publication number
DE19839079A1
DE19839079A1 DE19839079A DE19839079A DE19839079A1 DE 19839079 A1 DE19839079 A1 DE 19839079A1 DE 19839079 A DE19839079 A DE 19839079A DE 19839079 A DE19839079 A DE 19839079A DE 19839079 A1 DE19839079 A1 DE 19839079A1
Authority
DE
Germany
Prior art keywords
insulating layer
layer
impurity
semiconductor substrate
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19839079A
Other languages
English (en)
Other versions
DE19839079C2 (de
Inventor
Yun-Jun Huh
Nam-Hoon Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19839079A1 publication Critical patent/DE19839079A1/de
Application granted granted Critical
Publication of DE19839079C2 publication Critical patent/DE19839079C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/163—Thick-thin oxides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

HINTERGRUND DER ERFINDUNG 1. Bereich der Erfindung
Die vorliegende Erfindung betrifft die Herstellung einer Halbleitervorrichtung und besonders ein verbessertes Verfahren zum Formen einer Isolierschicht und eine Struktur einer Isolierschicht für eine Halbleitervorrichtung, die in der Lage sind, beim Formen eines Dual-Gate-MOSFET (Metal Oxide Semiconductor Field Effect Transistor bzw. Metalloxid- Halbleiter-Feldeffekttransistor) eine Gateisolierschicht mit zwei Dicken zu erhalten.
2. Beschreibung des Stands der Technik
Um in einer einzelnen Halbleitervorrichtung eine Gate­ isolierschicht mit zwei Dicken zu formen wird im allgemeinen ein Ionenimplantationsverfahren oder ein Ätzverfahren ange­ wandt.
Das Ionenimplantationsverfahren verwendet Stickstoff oder Fluor für die Ionenimplantation. Das Stickstoff- Ionenimplantationsverfahren wird dazu verwendet, eine rela­ tiv dünne Gateisolierschicht zu formen und das Fluor-Ionen­ implantationsverfahren wird dazu eingesetzt, eine relativ dicke Gateisolierschicht zu formen. Die durch Stickstoff- Ionenimplantation gewachsene Gateisolierschicht neigt jedoch zu schlechterer Zuverlässigkeit und die andere, durch die Fluor-Ionenimplantation gewachsene Gateisolierschicht kann einen Übergangsleckstrom vergrößern, da um deren Übergänge Fluorstörstellen geformt werden.
Eine Isolierschicht mit zwei Dicken kann durch Verwen­ den einer Trockenätztechnik oder einer Naßätztechnik geformt werden.
Fig. 1A bis 1D sind Schnittansichten eines Prozesses, die der Reihe nach das Formen einer Isolierschicht mit zwei Dicken für eine Halbleitervorrichtung gemäß dem Stand der Technik unter Verwenden eines Trockenätzverfahrens darstel­ len.
Wie in Fig. 1A gezeigt, wird auf einem Halbleitersub­ strat 11 eine erste Isolierschicht 12 geformt. Eine erste Gateelektrodenschicht 13 wird auf der ersten Isolierschicht 12 geformt.
In Fig. 1B wird auf der ersten Gateelektrodenschicht 13 ein erstes Fotoresistmuster 14 geformt. Unter Verwenden des ersten Fotoresistmusters 14 als Maske werden die erste Gateelektrodenschicht 13 und die erste Isolierschicht 12 unter Verwenden eines Trockenätzverfahrens der Reihe nach entfernt, um ein erstes Gateelektrodenschichtmuster 13a und ein erstes Gateisolierschichtmuster 12a zu formen.
Nach Entfernen des ersten Fotoresistmusters 14 wie in Fig. 1C gezeigt, wird auf dem Halbleitersubstrat 11 ein­ schließlich des ersten Gateelektrodenschichtmusters 13a und des ersten Gateisolierschichtmusters 12a eine zweite Iso­ lierschicht 15 geformt. Die zweite Isolierschicht 15 wird dicker (oder dünner) als die erste Isolierschicht 12 ge­ formt, um so die erste Isolierschicht 12 und die zweite Isolierschicht 15 in der Dicke unterschiedlich zu machen. Eine zweite Gateelektrodenschicht 16 wird auf der zweiten Isolierschicht 15 geformt. Ein zweites Fotoresistmuster 17 wird auf der zweiten Gateelektrodenschicht 16 geformt.
Wie in Fig. 1D gezeigt, werden die zweite Gateelektro­ denschicht 16 und die zweite Isolierschicht 15 unter Verwen­ den des zweiten Fotoresistmusters 17 als Maske durch ein Trockenätzverfahren der Reihe nach entfernt, um ein zweites Gateelektrodenschichtmuster 16a und ein zweites Gateisolier­ schichtmuster 15a zu formen. Dann wird das zweite Fotore­ sistmuster 17 entfernt.
Das Verfahren zum Formen von Isolierschichten gemäß dem Stand der Technik zum Erhalten unterschiedlicher Dicken der ersten und zweiten Isolierschichten unter Verwenden eines Trockenätzverfahrens erfordert jedoch höchst komplizierte Fertigungsschritte. Muß das erste Gateelektrodenschichtmu­ ster 13a durch Ionenimplantation dotiert werden, nimmt das erste Gateelektrodenschichtmuster 13a außerdem mehr Wärme auf als das zweite Gateelektrodenschichtmuster 15a, wodurch sich die Produktzuverlässigkeit verschlechtert. Das auf das Formen der Isolierschicht mit zwei Dicken angewandte Troc­ kenätzverfahren kann ferner die Halbleitervorrichtung be­ schädigen.
Fig. 2A bis 2C sind Schnittansichten eines Prozesses, die der Reihe nach das Formen einer Isolierschicht mit zwei Dicken für eine Halbleitervorrichtung gemäß dem Stand der Technik unter Verwenden eines Naßätzverfahrens darstellen.
In Fig. 2A wird auf einem Halbleitersubstrat 21 eine als Isolierschicht dienende erste Oxidschicht 23 gewachsen. Auf der ersten Isolierschicht 23 wird ein erstes Fotore­ sistmuster 25 geformt.
Wie in Fig. 2B gezeigt, wird die erste Oxidschicht 24 unter Verwenden des ersten Fotoresistmusters 25 als Maske mit einem Naßätzverfahren geätzt und das erste Fotoresistmu­ ster 25 wird entfernt.
Wie ferner in Fig. 2C gezeigt, wird zum Formen einer Isolierschicht mit zwei Dicken auf der ersten Oxidschicht 23 und dem freigelegten Halbleitersubstrat 21 eine zweite Oxid­ schicht 27 gewachsen.
Beim derartigen Formen einer Isolierschicht mit zwei Dicken unter Verwenden eines Naßätzverfahrens gemäß dem Stand der Technik müssen jedoch die Schritte Aufwachsen und Ätzen viele Male wiederholt werden, um die Isolierschicht mit zwei Dicken zu formen, so daß es schwierig ist, die erforderliche Dicke der Isolierschicht zu modellieren. Beim Entfernen des Fotoresistmusters kann ferner die Gateisolier­ schicht beschädigt werden. Im Fall einer relativ dicken Gateisolierschicht sollte die Gateisolierschicht für ihre Formung außerdem zweimal gewachsen werden, wodurch sich die Produktzuverlässigkeit verschlechtert.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung richtet sich auf die Lösung der im Stand der Technik auftretenden Nachteile. Folglich ist es Aufgabe der vorliegenden Erfindung, ein Verfahren zum Formen einer Isolierschicht und eine Struktur einer Isolier­ schicht für eine Halbleitervorrichtung bereitzustellen, die in der Lage sind, sowohl Herstellungsschritte für eine Gate­ isolierschicht zu vereinfachen als auch Modellierungscharak­ teristik und Produktzuverlässigkeit der Gateisolierschicht zu verbessern.
Um die oben beschriebene Aufgabe zu erfüllen, wird ein Verfahren zur Herstellung einer Isolierschicht für eine Halbleitervorrichtung gemäß der vorliegenden Erfindung be­ reitgestellt, das folgende Schritte umfaßt: Vorbereiten eines Halbleitersubstrats, Formen einer Störstellenschicht in dem Halbleitersubstrat, wobei die Störstellenschicht einen ersten Teil und einen zweiten Teil beinhaltet; und Wachsen einer Isolierschicht in dem Halbleitersubstrat, wobei die Isolierschicht einen ersten Teil und einen zweiten Teil beinhaltet, die sich in der Dicke voneinander unter­ scheiden.
Um die oben beschriebene Aufgabe zu erfüllen, wird ferner eine Struktur einer Isolierschicht für eine Halblei­ tervorrichtung gemäß der vorliegenden Erfindung bereitge­ stellt, die beinhaltet: eine auf einem Halbleitersubstrat geformte erste Isolierschicht, wobei die erste Isolier­ schicht in der Dicke uneinheitlich ist; und eine auf der ersten Isolierschicht geformte zweite Isolierschicht, wobei die zweite Isolierschicht abhängig von einer entsprechenden Dicke der ersten Isolierschicht in der Dicke uneinheitlich ist.
Die Aufgaben und Vorteile der vorliegenden Erfindung werden aus der im Folgenden gegebenen ausführlichen Be­ schreibung leichter ersichtlich. Es sollte jedoch klar sein, daß die ausführliche Beschreibung und das spezifische Bei­ spiel, obwohl sie eine bevorzugte Ausführungsform der Erfin­ dung angeben, nur der Darstellung dienen, da Fachleuten aus dieser ausführlichen Beschreibung verschiedene Änderungen und Modifikationen innerhalb des Geists und Bereichs der Erfindung offenbar werden.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die vorliegende Erfindung wird mit Bezug auf die beige­ fügten Zeichnungen, die nur der Darstellung dienen und die vorliegende Erfindung somit nicht beschränken, besser ver­ ständlich.
Fig. 1A bis 1D sind Schnittansichten eines Prozesses, die der Reihe nach das Formen einer Isolierschicht mit zwei Dicken gemäß dem Stand der Technik für eine Halbleitervor­ richtung unter Verwenden eines Trockenätzverfahrens darstel­ len;
Fig. 2A bis 2C sind Schnittansichten eines Prozesses, die der Reihe nach das Formen einer Isolierschicht mit zwei Dicken gemäß dem Stand der Technik für eine Halbleitervor­ richtung unter Verwenden eines Naßätzverfahrens darstellen; und
Fig. 3A bis 3D sind Schnittansichten eines Prozesses, die der Reihe nach ein Herstellungsverfahren für eine Halb­ leitervorrichtung gemäß den bevorzugten Ausführungsformen der vorliegenden Erfindung darstellen.
AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Mit Bezug auf die beigefügten Zeichnungen wird ein Verfahren zum Formen einer Isolierschicht für eine Halblei­ tervorrichtung gemäß den bevorzugten Ausführungsformen der vorliegenden Erfindung beschrieben.
Fig. 3A bis 3D sind Schnittansichten eines Prozesses, die der Reihe nach ein Herstellungsverfahren für eine Halb­ leitervorrichtung gemäß der vorliegenden Erfindung zeigen.
Zunächst wird, wie in Fig. 3A gezeigt, auf einem Halb­ leitersubstrat 31 eine Padschicht 33 geformt. Auf der Pad­ schicht 33 wird ein Fotoresistmuster 35 geformt. Das Fotore­ sistmuster 35 soll als eine Maske zum Definieren eines dic­ ken Teils 39a und eines dünnen Teils 39b einer Isolier­ schicht 39 dienen, die in einem späteren Schritt auf dem Fotoresistmuster 35 geformt werden soll.
In Fig. 3B wird unter Verwenden des Fotoresistmusters 35 als Maske eine Naßätztechnik auf die Padschicht 33 ange­ wandt. Zu diesem Zeitpunkt wird die Padschicht 33 nicht vollständig geätzt, um zu verhindern, daß eine Beschädigung des Halbleitersubstrats 31 auftritt, das unter dem Ziel der Ätzung, das heißt der Padschicht 33 liegt. Die Padschicht 33 ist insbesondere mit einem ersten Teil 33a und einem zweiten Teil 33b ausgestattet, die sich in der Dicke unterscheiden. Der erste Teil 33a der Padschicht 33 ist hier dicker als der zweite Teil der Padschicht 33.
Wie in Fig. 3C gezeigt, wird das Fotoresistmuster 35 entfernt und die Padschicht 33 gereinigt. Nachfolgend wird das Halbleitersubstrat 31 einschließlich der Padschicht unter einer Atmosphäre von nitrosem Gas wie beispielsweise N2O und NO geglüht. Bei einem derartigen Glühprozeß wird im Halbleitersubstrat 31 eine nitrose Störstellenschicht 37 (auch Ionenschicht genannt) geformt. Die nitrose Störstel­ lenschicht 37 ist mit einer ersten Region 37a und einer zweiten Region 37b ausgestattet, die sich in der Menge der darin enthaltenen Störstellen voneinander unterscheiden. Das heißt, infolge eines Dickenunterschieds zwischen dem ersten Teil 33a und dem zweiten Teil 33b der Padschicht 33 wird die erste Region 37a der nitrosen Störstellenschicht 37, die eine geringere Menge an Störstellen enthält als die zweite Region 37b, unmittelbar unter dem ersten Teil 33a der Padschicht 33 geformt, und die zweite Region 37b der nitro­ sen Störstellenschicht 37, die eine größere Menge an Stör­ stellen enthält als die erste Region 37a, wird unmittelbar unter dem zweiten Teil 33b der Padschicht 33 geformt. Außer­ dem ist die erste Region 37a der Störstellenschicht 37 dün­ ner als die zweite Region 37b.
Dann wird die Padschicht 33, wie in Fig. 3D gezeigt, vollständig entfernt und die Isolierschicht 39 in dem Halb­ leitersubstrat 31 gewachsen. Die Isolierschicht 39 ist mit einem ersten Teil 39a und einem zweiten Teil 39b ausgestat­ tet, die sich in der Dicke unterscheiden. Der erste Teil 39a der ersten Isolierschicht 39 ist dicker als der zweite Teil 39b der ersten Isolierschicht 39. Das bedeutet, die nitrose Störstellenschicht 37 dient dazu, das Wachstum der Isolier­ schicht 39 zu verzögern, so daß der Unterschied in der ent­ haltenen Menge an nitrosen Ionen zwischen der ersten Region 37a und der zweiten Region 37b der nitrosen Störstellen­ schicht 37 erlaubt, daß der relativ dicke erste Teil 39a der Isolierschicht 39 unmittelbar unter der ersten Region 37a der nitrosen Störstellenschicht 37 geformt wird und der relativ dünne zweite Teil 39b der Isolierschicht 39 unmit­ telbar unter der zweiten Region 37b der nitrosen Störstel­ lenschicht 37 geformt wird.
Falls die Isolierschicht 39 hier als eine erste Iso­ lierschicht in Fig. 3D bezeichnet wird, dient die auf der ersten Isolierschicht 39 geformte Störstellenschicht 37 als eine zweite Isolierschicht.
Wie oben beschrieben verbessert das Verfahren zum For­ men einer Isolierschicht für eine Halbleitervorrichtung gemäß der vorliegenden Erfindung eine Modellierungscharakte­ ristik der Dicke der Isolierschicht. Da außerdem die erste Isolierschicht in Form einer Störstellenschicht auf der zweiten Isolierschicht vorhanden ist, wird verhindert, daß andere Störstellen implantiert werden, während eine Zuver­ lässigkeit der Isolierschicht verbessert wird.
Die Isolierschicht mit zwei Dicken wird ferner in einem einzelnen Aufwachsschritt geformt und vereinfacht dadurch die Prozeßschritte und verringert dementsprechend die Her­ stellungskosten.

Claims (13)

1. Verfahren zur Herstellung einer Isolierschicht für eine Halbleitervorrichtung mit den Schritten:
Vorbereiten eines Halbleitersubstrats (31);
Formen einer Störstellenschicht (37) in dem Halbleiter­ substrat (31), wobei die Störstellenschicht (37) einen er­ sten Teil (37a) und einen zweiten Teil (37b) beinhaltet; und Wachsen einer Isolierschicht (39) in dem Halbleitersub­ strat (31), wobei die Isolierschicht (39) einen ersten Teil (39a) und einen zweiten Teil (39b) beinhaltet, die sich in der Dicke voneinander unterscheiden.
2. Verfahren zur Herstellung einer Isolierschicht nach Anspruch 1, worin die Störstellenschicht (37) aus einem Material geformt wird, das dazu dient, ein Wachstum der Isolierschicht (39) zu beschränken.
3. Verfahren zur Herstellung einer Isolierschicht nach Anspruch 1, worin die Schritte zum Formen der Störstellen­ schicht (37) umfassen:
Formen einer Padschicht (33) auf dem Halbleitersubstrat (31), wobei die Padschicht (33) einen ersten Teil (33a) und einen zweiten Teil (33b) beinhaltet;
Formen der Störstellenschicht (37) in dem Halbleiter­ substrat (31) durch Ausführen eines Glühvorgangs in einer Atmosphäre eines Störstellengases, das dazu dient, eine Wachstumsdicke der Isolierschicht (39) zu steuern; und
Entfernen der Padschicht (33).
4. Verfahren zur Herstellung einer Isolierschicht nach Anspruch 3, worin das Störstellengas ein aus N2O und NO ausgewähltes nitroses Gas ist.
5. Verfahren zur Herstellung einer Isolierschicht nach Anspruch 1, worin die Isolierschicht (39) eine Oxidschicht ist.
6. Verfahren zur Herstellung einer Isolierschicht nach Anspruch 1, worin der erste Teil (37a) der Störstellen­ schicht (37) dünner als der zweite Teil (37b) der Störstel­ lenschicht (37) ist.
7. Verfahren zur Herstellung einer Isolierschicht nach Anspruch 6, worin der dem ersten Teil (37a) der Störstellen­ schicht (37) entsprechende erste Teil (39a) der Isolier­ schicht (39) dicker als der dem zweiten Teil (37b) der Stör­ stellenschicht (37) entsprechende zweite Teil (39b) der Isolierschicht (39) ist.
8. Verfahren zur Herstellung einer Isolierschicht nach Anspruch 3, worin der erste Teil (33a) der Padschicht (33) zu Anfang auf dem Halbleitersubstrat (31) geformt und selek­ tiv um eine vorbestimmte Dicke geätzt wird, um den zweiten Teil (33b) der Padschicht (33) zu formen.
9. Struktur einer Isolierschicht für eine Halbleitervor­ richtung, die umfaßt:
eine auf einem Halbleitersubstrat (31) geformte erste Isolierschicht (39), wobei die erste Isolierschicht (39) in der Dicke uneinheitlich ist; und
eine auf der ersten Isolierschicht (39) geformte zweite Isolierschicht (37), wobei die zweite Isolierschicht (37) abhängig von einer entsprechenden Dicke der ersten Isolier­ schicht (39) in der Dicke uneinheitlich ist.
10. Struktur einer Isolierschicht nach Anspruch 9, worin die erste Isolierschicht umfaßt:
einen ersten Teil mit einer ersten Höhe, dessen Unter­ seite flach ist; und
einen zweiten Teil mit einer zweiten Höhe, die größer als die erste Höhe ist.
11. Struktur einer Isolierschicht nach Anspruch 10, worin ein auf dem ersten Teil (39a) der ersten Isolierschicht (39) geformter erster Teil (37b) der zweiten Isolierschicht (37) dünner als ein auf dem zweiten Teil (39b) der ersten Iso­ lierschicht (39) geformter zweiter Teil (37b) der zweiten Isolierschicht (37) ist.
12. Struktur einer Isolierschicht nach Anspruch 9, worin die erste Isolierschicht (39) eine Oxidschicht beinhaltet.
13. Struktur einer Isolierschicht nach Anspruch 9, worin die zweite Isolierschicht (37) aus einer Störstellenschicht geformt ist, die wenigstens ein aus N2O und NO ausgewähltes beinhaltet.
DE19839079A 1998-02-27 1998-08-27 Verfahren zur Herstellung einer Isolierschicht und Struktur einer Isolierschicht für eine Halbleitervorrichtung Expired - Fee Related DE19839079C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980006379A KR100273281B1 (ko) 1998-02-27 1998-02-27 반도체 소자의 절연막 형성 방법

Publications (2)

Publication Number Publication Date
DE19839079A1 true DE19839079A1 (de) 1999-09-09
DE19839079C2 DE19839079C2 (de) 2002-08-01

Family

ID=19533912

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19839079A Expired - Fee Related DE19839079C2 (de) 1998-02-27 1998-08-27 Verfahren zur Herstellung einer Isolierschicht und Struktur einer Isolierschicht für eine Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US6150220A (de)
JP (1) JPH11289090A (de)
KR (1) KR100273281B1 (de)
DE (1) DE19839079C2 (de)
TW (1) TW392246B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10207122A1 (de) * 2002-02-20 2003-09-11 Advanced Micro Devices Inc Ein Verfahren zur Herstellung von Schichten aus Oxid auf einer Oberfläche eines Substrats

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4951585B2 (ja) * 1999-04-26 2012-06-13 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US6358865B2 (en) * 1999-05-14 2002-03-19 Agere Systems Guardian Corp. Oxidation of silicon using fluorine implant
US6225163B1 (en) * 2000-02-18 2001-05-01 National Semiconductor Corporation Process for forming high quality gate silicon dioxide layers of multiple thicknesses
JP4437352B2 (ja) 2000-02-29 2010-03-24 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US6261972B1 (en) * 2000-11-06 2001-07-17 Infineon Technologies Ag Dual gate oxide process for uniform oxide thickness
DE10131917A1 (de) * 2001-07-02 2003-01-23 Infineon Technologies Ag Verfahren zur Erzeugung einer stufenförmigen Struktur auf einem Substrat
KR100408001B1 (ko) * 2001-12-28 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 게이트 절연막 형성 방법
KR100466209B1 (ko) * 2002-07-08 2005-01-13 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
KR100602109B1 (ko) * 2002-07-30 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자의 게이트산화막 형성 방법
FR2847077B1 (fr) 2002-11-12 2006-02-17 Soitec Silicon On Insulator Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation
KR100470942B1 (ko) * 2003-06-27 2005-03-14 주식회사 하이닉스반도체 반도체 소자의 터널산화막 형성 방법
KR100611784B1 (ko) * 2004-12-29 2006-08-10 주식회사 하이닉스반도체 다중 게이트절연막을 갖는 반도체장치 및 그의 제조 방법
CN102479712A (zh) * 2010-11-29 2012-05-30 无锡华润上华半导体有限公司 一种双栅氧半导体器件制造方法
KR102374122B1 (ko) 2017-10-11 2022-03-14 삼성전자주식회사 메타 소자 및 그 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4151010A (en) * 1978-06-30 1979-04-24 International Business Machines Corporation Forming adjacent impurity regions in a semiconductor by oxide masking
JPS5637635A (en) * 1979-09-05 1981-04-11 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS56120166A (en) * 1980-02-27 1981-09-21 Hitachi Ltd Semiconductor ic device and manufacture thereof
JPS5854638A (ja) * 1981-09-28 1983-03-31 Mitsubishi Electric Corp 半導体装置の製造方法
JPS60201636A (ja) * 1984-03-27 1985-10-12 Fujitsu Ltd 半導体装置の製造方法
US4851370A (en) * 1987-12-28 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Fabricating a semiconductor device with low defect density oxide
JPH05308128A (ja) * 1992-04-30 1993-11-19 Fuji Electric Co Ltd 半導体装置およびその製造方法
US5360769A (en) * 1992-12-17 1994-11-01 Micron Semiconductor, Inc. Method for fabricating hybrid oxides for thinner gate devices
JP3102223B2 (ja) * 1993-09-24 2000-10-23 住友金属工業株式会社 シリコン基板の酸化方法
KR0136935B1 (ko) * 1994-04-21 1998-04-24 문정환 메모리 소자의 제조방법
US5672521A (en) * 1995-11-21 1997-09-30 Advanced Micro Devices, Inc. Method of forming multiple gate oxide thicknesses on a wafer substrate
US5881085A (en) * 1996-07-25 1999-03-09 Picolight, Incorporated Lens comprising at least one oxidized layer and method for forming same
US5882993A (en) * 1996-08-19 1999-03-16 Advanced Micro Devices, Inc. Integrated circuit with differing gate oxide thickness and process for making same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10207122A1 (de) * 2002-02-20 2003-09-11 Advanced Micro Devices Inc Ein Verfahren zur Herstellung von Schichten aus Oxid auf einer Oberfläche eines Substrats
US6703278B2 (en) 2002-02-20 2004-03-09 Advanced Micro Devices, Inc. Method of forming layers of oxide on a surface of a substrate
DE10207122B4 (de) * 2002-02-20 2007-07-05 Advanced Micro Devices, Inc., Sunnyvale Ein Verfahren zur Herstellung von Schichten aus Oxid auf einer Oberfläche eines Substrats

Also Published As

Publication number Publication date
KR100273281B1 (ko) 2000-12-15
JPH11289090A (ja) 1999-10-19
US6150220A (en) 2000-11-21
KR19990071115A (ko) 1999-09-15
DE19839079C2 (de) 2002-08-01
TW392246B (en) 2000-06-01

Similar Documents

Publication Publication Date Title
DE3834241C2 (de) Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
EP0001100B1 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE3587829T2 (de) Verfahren zur herstellung von untereinander selbstalignierten gräben unter verwendung einer maske.
DE4109184C2 (de) Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
DE19839079A1 (de) Verfahren zum Formen einer Isolierschicht und Struktur einer Isolierschicht für eine Halbleitervorrichtung
DE2809233A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2615754C2 (de)
DE19638684A1 (de) Halbleitervorrichtung mit einem Kontaktloch
DE19542411A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE69033900T2 (de) Halbleiteranordnung und Verfahren zu seiner Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE10351006A1 (de) Technik zur Herstellung eines Transistors mit erhöhten Drain- und Source-Gebieten, wobei eine reduzierte Anzahl von Prozessschritten erforderlich ist
DE68922474T2 (de) Verfahren zum Herstellen einer integrierten Schaltung einschliesslich Schritte zum Herstellen einer Verbindung zwischen zwei Schichten.
DE69025888T2 (de) Halbleiterbauelement mit einem dielektrischen Isolierungsbereich mit der Struktur einer U-förmigen Nut
DE10134500B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE10233195A1 (de) Halbleitervorrichtung mit Grabenisolierung und Verfahren zu deren Herstellung
DE19853432A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
DE102005037566B4 (de) Herstellungsverfahren für eine Halbleiterstruktur und entsprechende Halbleiterstruktur
DE4240565A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE19734837B4 (de) Verfahren zur Herstellung eines selbstausrichtenden Silicids
DE3879332T2 (de) Verfahren zum herstellen einer bipolar-halbleitervorrichtung mit kontakten aus kieselerde.
DE60037558T2 (de) Verfahren zur herstellung eines halbleiterbauelements mit einem bipolartransistor und einem kondensator
DE19854911A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE4426604A1 (de) Verfahren zur Isolation eines Halbleiterbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee