JPH11289090A - 半導体素子の絶縁膜形成方法 - Google Patents
半導体素子の絶縁膜形成方法Info
- Publication number
- JPH11289090A JPH11289090A JP11045721A JP4572199A JPH11289090A JP H11289090 A JPH11289090 A JP H11289090A JP 11045721 A JP11045721 A JP 11045721A JP 4572199 A JP4572199 A JP 4572199A JP H11289090 A JPH11289090 A JP H11289090A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor substrate
- region
- impurity
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 239000012535 impurity Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000005121 nitriding Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 37
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 20
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- -1 nitrogen ions Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/043—Dual dielectric
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/163—Thick-thin oxides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】製造工程を簡便化して製造原価を低減し、製品
の損傷を無くして絶縁膜の信頼性を向上させた半導体素
子の絶縁膜形成方法を提供する。 【解決手段】半導体基板31の内部に不純物が浸透して形
成された窒素不純物層37のうち、相異なる二つの不純物
領域である第１領域 37aと第２領域37b をそれぞれ形成
し、半導体基板31の上面であって、該第１領域 37aと第
２領域37b の上面に厚さの相異なる絶縁膜39の第１領域
39aと第２領域39b をそれぞれ成長させる。
の損傷を無くして絶縁膜の信頼性を向上させた半導体素
子の絶縁膜形成方法を提供する。 【解決手段】半導体基板31の内部に不純物が浸透して形
成された窒素不純物層37のうち、相異なる二つの不純物
領域である第１領域 37aと第２領域37b をそれぞれ形成
し、半導体基板31の上面であって、該第１領域 37aと第
２領域37b の上面に厚さの相異なる絶縁膜39の第１領域
39aと第２領域39b をそれぞれ成長させる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の製造
方法に係るもので、詳しくは、ＭＯＳ電界効果トランジ
スタ（Metal Oxide Semiconductor Field Effect
Transistor：以下、MOS FET と称す）のデュアルゲート
を形成するとき必要とする相異なる厚さのゲート絶縁膜
を形成し得る半導体素子の絶縁膜形成方法に関する。
方法に係るもので、詳しくは、ＭＯＳ電界効果トランジ
スタ（Metal Oxide Semiconductor Field Effect
Transistor：以下、MOS FET と称す）のデュアルゲート
を形成するとき必要とする相異なる厚さのゲート絶縁膜
を形成し得る半導体素子の絶縁膜形成方法に関する。
【０００２】
【従来の技術】通常、半導体素子の内部に相異なるゲー
ト絶縁膜を形成する場合、イオン注入する方法又はエッ
チングを施す方法を用いている。
ト絶縁膜を形成する場合、イオン注入する方法又はエッ
チングを施す方法を用いている。
【０００３】まず、前記イオン注入方法では、窒素
（Ｎ）又はフッ素（Ｆ）のイオンを注入するが、該窒素
イオンは、ゲート絶縁膜の厚さを薄く形成するときに注
入され、前記フッ素イオンは、ゲート絶縁膜の厚さを厚
く形成するときに注入される。
（Ｎ）又はフッ素（Ｆ）のイオンを注入するが、該窒素
イオンは、ゲート絶縁膜の厚さを薄く形成するときに注
入され、前記フッ素イオンは、ゲート絶縁膜の厚さを厚
く形成するときに注入される。
【０００４】しかし、窒素イオン注入を施して成長させ
たゲート絶縁膜は信頼性が低下するという欠点があり、
一方、フッ素イオン注入を施してゲート絶縁膜を成長さ
せると、フッ素の欠陥が接合（Junction）部分に生じ
る。即ち、フッ素の原子が大きいため、半導体基板内に
電位差が生じることにより、この接合部分で漏泄電流が
発生するという欠点がある。
たゲート絶縁膜は信頼性が低下するという欠点があり、
一方、フッ素イオン注入を施してゲート絶縁膜を成長さ
せると、フッ素の欠陥が接合（Junction）部分に生じ
る。即ち、フッ素の原子が大きいため、半導体基板内に
電位差が生じることにより、この接合部分で漏泄電流が
発生するという欠点がある。
【０００５】そして、エッチングを施して相異なる二つ
のゲート絶縁膜を形成する場合には、乾式エッチング
（Dry etching）を施す方法と湿式エッチング（Wet e
tching）を施す方法とが用いられる。
のゲート絶縁膜を形成する場合には、乾式エッチング
（Dry etching）を施す方法と湿式エッチング（Wet e
tching）を施す方法とが用いられる。
【０００６】以下、図2(A)〜(D) を用いて、従来の乾式
エッチングを施して相異なる二つの絶縁膜を形成する方
法について説明する。まず、図2(A)に示すように、半導
体基板11の上面に第１絶縁膜12を形成し、該第１絶縁膜
12の上面に第１ゲート電極層13を形成する。
エッチングを施して相異なる二つの絶縁膜を形成する方
法について説明する。まず、図2(A)に示すように、半導
体基板11の上面に第１絶縁膜12を形成し、該第１絶縁膜
12の上面に第１ゲート電極層13を形成する。
【０００７】次に、図2(B)に示すように、該第１ゲート
電極層13の上面に第１フォトレジストパターン層14を形
成し、該第１フォトレジストパターン層14をマスクとし
て第１ゲート電極層13及び第１絶縁膜12を順次乾式エッ
チングし、第１ゲート電極13a 及び第１ゲート絶縁膜12
a を形成した後、前記第１フォトレジストパターン層14
を除去する。
電極層13の上面に第１フォトレジストパターン層14を形
成し、該第１フォトレジストパターン層14をマスクとし
て第１ゲート電極層13及び第１絶縁膜12を順次乾式エッ
チングし、第１ゲート電極13a 及び第１ゲート絶縁膜12
a を形成した後、前記第１フォトレジストパターン層14
を除去する。
【０００８】次に、図2(C)に示すように、前記第１ゲー
ト電極13a の上面と側面及び半導体基板11の上面に第2
絶縁膜15を第１絶縁膜12とは相異なるように厚く又は薄
く形成し、該第２絶縁膜15の上面に第２ゲート電極層16
を形成し、該第２ゲート電極層16の低い方の上面に第２
フォトレジストパターン層17を形成する。
ト電極13a の上面と側面及び半導体基板11の上面に第2
絶縁膜15を第１絶縁膜12とは相異なるように厚く又は薄
く形成し、該第２絶縁膜15の上面に第２ゲート電極層16
を形成し、該第２ゲート電極層16の低い方の上面に第２
フォトレジストパターン層17を形成する。
【０００９】次に、図2(D)に示すように、該第２フォト
レジストパターン層17をマスクとして、前記第2 ゲート
電極層16及び第２絶縁膜15を順次エッチングし、第２ゲ
ート電極16a 及び第２ゲート絶縁膜15a を形成した後、
前記第２フォトレジストパターン層17を除去する。
レジストパターン層17をマスクとして、前記第2 ゲート
電極層16及び第２絶縁膜15を順次エッチングし、第２ゲ
ート電極16a 及び第２ゲート絶縁膜15a を形成した後、
前記第２フォトレジストパターン層17を除去する。
【００１０】以下に、図3(A)〜(C) に基づいて、従来の
湿式エッチングを施して相異なる二つの絶縁膜を形成す
る方法について説明する。まず、図3(A)に示すように、
半導体基板21の上面に絶縁膜の第１酸化膜23を成長さ
せ、該第１絶縁膜23の上面に第１フォトレジストパター
ン層25を形成する。
湿式エッチングを施して相異なる二つの絶縁膜を形成す
る方法について説明する。まず、図3(A)に示すように、
半導体基板21の上面に絶縁膜の第１酸化膜23を成長さ
せ、該第１絶縁膜23の上面に第１フォトレジストパター
ン層25を形成する。
【００１１】次に、図3(B)に示すように、該第１フォト
レジストパターン層25をマスクとして第１絶縁膜23を湿
式エッチングした後、該第１フォトレジストパターン層
25を除去する。
レジストパターン層25をマスクとして第１絶縁膜23を湿
式エッチングした後、該第１フォトレジストパターン層
25を除去する。
【００１２】次に、図3(C)に示すように、第１絶縁膜23
の上面と側面及び半導体基板21の上面に第２絶縁膜の第
２酸化膜27を形成させる。
の上面と側面及び半導体基板21の上面に第２絶縁膜の第
２酸化膜27を形成させる。
【００１３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の乾式エッチングを施して第１ゲート絶縁膜及
び第２ゲート絶縁膜を相異なる厚さに形成する方法で
は、その製造工程が極めて煩雑である。
うな従来の乾式エッチングを施して第１ゲート絶縁膜及
び第２ゲート絶縁膜を相異なる厚さに形成する方法で
は、その製造工程が極めて煩雑である。
【００１４】また、熱酸化法により第２絶縁膜を形成す
る際に、第１ゲート電極が熱を受け、前記第２絶縁膜が
形成された後で第２ゲート電極が形成されるが、この後
の第１ゲート電極及び第２ゲート電極にイオン注入を行
う際には、第１ゲート電極は既に熱を受けた状態である
ため第２ゲート電極よりも多くの熱を受けることになる
ので、半導体素子が損傷する可能性がある。
る際に、第１ゲート電極が熱を受け、前記第２絶縁膜が
形成された後で第２ゲート電極が形成されるが、この後
の第１ゲート電極及び第２ゲート電極にイオン注入を行
う際には、第１ゲート電極は既に熱を受けた状態である
ため第２ゲート電極よりも多くの熱を受けることになる
ので、半導体素子が損傷する可能性がある。
【００１５】また、このような従来の乾式エッチング又
は湿式エッチングを施して半導体素子の絶縁膜を相異な
る厚さに形成する方法においては、複数回の工程を施し
て相異なる厚さの絶縁膜を形成するようになっているた
め、製造工程が極めて煩雑になり、同時に製造原価が高
いという問題がある。
は湿式エッチングを施して半導体素子の絶縁膜を相異な
る厚さに形成する方法においては、複数回の工程を施し
て相異なる厚さの絶縁膜を形成するようになっているた
め、製造工程が極めて煩雑になり、同時に製造原価が高
いという問題がある。
【００１６】また、フォトレジスト層の形成及び除去を
複数回施すようになっているため、ゲート絶縁膜を損傷
して該ゲート絶縁膜の信頼性が低下する可能性があると
いう問題がある。
複数回施すようになっているため、ゲート絶縁膜を損傷
して該ゲート絶縁膜の信頼性が低下する可能性があると
いう問題がある。
【００１７】そこで、本発明は、このような従来の課題
に鑑みてなされたもので、製造工程を簡便化して製造原
価を低減し、製品の損傷を無くして絶縁膜の信頼性を向
上させた半導体素子の絶縁膜形成方法を提供することを
目的とする。
に鑑みてなされたもので、製造工程を簡便化して製造原
価を低減し、製品の損傷を無くして絶縁膜の信頼性を向
上させた半導体素子の絶縁膜形成方法を提供することを
目的とする。
【００１８】
【課題を解決するための手段】請求項１に係る発明は、
半導体基板を準備する工程と、該半導体基板の表面内部
に同一種類で相異なる量の不純物を含有する不純物層の
第１領域及び第２領域を形成することにより、該不純物
層の第１領域及び第２領域が形成された半導体基板の上
面に成長される絶縁膜の成長厚さを調節させる工程と、
前記不純物層の第１領域及び第２領域が形成された半導
体基板の上面に、厚さの相異なる第１部分及び第２部分
からなる絶縁膜を成長させる工程と、を順次行うことを
特徴とする。
半導体基板を準備する工程と、該半導体基板の表面内部
に同一種類で相異なる量の不純物を含有する不純物層の
第１領域及び第２領域を形成することにより、該不純物
層の第１領域及び第２領域が形成された半導体基板の上
面に成長される絶縁膜の成長厚さを調節させる工程と、
前記不純物層の第１領域及び第２領域が形成された半導
体基板の上面に、厚さの相異なる第１部分及び第２部分
からなる絶縁膜を成長させる工程と、を順次行うことを
特徴とする。
【００１９】請求項２に係る発明は、前記不純物層に含
有される不純物は、前記絶縁膜の成長を抑制する物質で
あることを特徴とする。請求項３に係る発明は、前記不
純物層を形成する工程は、前記半導体基板の上面に厚さ
の相異なる第１部分及び第２部分を有するパッド膜を形
成する工程と、前記絶縁膜の成長厚さを調節できる不純
物ガスの雰囲気下で熱処理を施して、前記パッド膜の第
１部分及び第２部分下方の半導体基板の表面内部に不純
物層の第１領域及び第２領域を形成する工程と、前記パ
ッド膜を除去する工程と、を順次行うことを特徴とす
る。
有される不純物は、前記絶縁膜の成長を抑制する物質で
あることを特徴とする。請求項３に係る発明は、前記不
純物層を形成する工程は、前記半導体基板の上面に厚さ
の相異なる第１部分及び第２部分を有するパッド膜を形
成する工程と、前記絶縁膜の成長厚さを調節できる不純
物ガスの雰囲気下で熱処理を施して、前記パッド膜の第
１部分及び第２部分下方の半導体基板の表面内部に不純
物層の第１領域及び第２領域を形成する工程と、前記パ
ッド膜を除去する工程と、を順次行うことを特徴とす
る。
【００２０】請求項４に係る発明は、前記不純物ガス
は、窒化ガスであることを特徴とする。請求項５に係る
発明は、前記絶縁膜は、酸化膜であることを特徴とす
る。
は、窒化ガスであることを特徴とする。請求項５に係る
発明は、前記絶縁膜は、酸化膜であることを特徴とす
る。
【００２１】
【発明の効果】本発明に係る半導体素子の絶縁膜形成方
法によれば、厚さの相異なる二つの絶縁膜を一度の成長
工程を施して形成するようになっているため、製造工程
が簡単化されて製造原価が低減するという効果がある。
法によれば、厚さの相異なる二つの絶縁膜を一度の成長
工程を施して形成するようになっているため、製造工程
が簡単化されて製造原価が低減するという効果がある。
【００２２】また、窒素不純物を利用して、窒素不純物
層が上面に存在する絶縁膜を形成するため、他の種類の
不純物の浸透を防止して絶縁膜の信頼性を向上させると
ともに、ゲート電極にイオン注入工程を施す前に、予め
ゲート電極に熱処理を行う工程をなくすことができたの
で、熱による半導体素子の損傷を防止し得るという効果
がある。
層が上面に存在する絶縁膜を形成するため、他の種類の
不純物の浸透を防止して絶縁膜の信頼性を向上させると
ともに、ゲート電極にイオン注入工程を施す前に、予め
ゲート電極に熱処理を行う工程をなくすことができたの
で、熱による半導体素子の損傷を防止し得るという効果
がある。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面に基づいて説明する。まず、図１(A) に示すよ
うに、半導体基板31の上面にパッド膜33を形成し、該パ
ッド膜33の上面にフォトレジストパターン層35を形成
し、該フォトレジストパターン層35をマスクとして前記
パッド膜33をエッチングするが、このとき、該パッド膜
33を完全にエッチングせずに、一部を残してエッチング
する。
て、図面に基づいて説明する。まず、図１(A) に示すよ
うに、半導体基板31の上面にパッド膜33を形成し、該パ
ッド膜33の上面にフォトレジストパターン層35を形成
し、該フォトレジストパターン層35をマスクとして前記
パッド膜33をエッチングするが、このとき、該パッド膜
33を完全にエッチングせずに、一部を残してエッチング
する。
【００２４】これにより、図1(B)に示すように、パッド
膜33は、該フォトレジストパターン層35下方のマスク作
用によりエッチングされない第１部分33a と、該第１部
分33ａに連結して基板上に薄い厚さを有して残る第２部
分33b とから形成される。
膜33は、該フォトレジストパターン層35下方のマスク作
用によりエッチングされない第１部分33a と、該第１部
分33ａに連結して基板上に薄い厚さを有して残る第２部
分33b とから形成される。
【００２５】次に、図1(C)に示すように、前記フォトレ
ジストパターン層35を除去して前記パッド膜33を洗浄し
た後、前記パッド膜33の形成された半導体基板31をN2O
又はNO等の窒化ガス雰囲気下で熱処理（例えば、熱硬化
処理）を施し、半導体基板31の内部に窒素不純物層（Ｎ
Ｏx；窒素イオン層ともいう）37を形成すると、該窒素
不純物層37は相異なる量の不純物が含有された第１領域
37a 及び第２領域37bに分離して形成される。即ち、こ
のとき、パッド膜33の第１部分33a よりも第２部分33b
は厚さが薄いため、厚さの厚い第１部分33a の下方の半
導体基板31の表面内には不純物が少量だけ浸透して、不
純物が少ない量だけ浸透した窒素不純物層37の第１領域
37a が形成され、パッド膜33の厚さが薄い第２部分33b
の下方の半導体基板31の表面内には、不純物が多く浸透
して、不純物が多く浸透した窒素不純物層37の第２領域
37b が形成される。
ジストパターン層35を除去して前記パッド膜33を洗浄し
た後、前記パッド膜33の形成された半導体基板31をN2O
又はNO等の窒化ガス雰囲気下で熱処理（例えば、熱硬化
処理）を施し、半導体基板31の内部に窒素不純物層（Ｎ
Ｏx；窒素イオン層ともいう）37を形成すると、該窒素
不純物層37は相異なる量の不純物が含有された第１領域
37a 及び第２領域37bに分離して形成される。即ち、こ
のとき、パッド膜33の第１部分33a よりも第２部分33b
は厚さが薄いため、厚さの厚い第１部分33a の下方の半
導体基板31の表面内には不純物が少量だけ浸透して、不
純物が少ない量だけ浸透した窒素不純物層37の第１領域
37a が形成され、パッド膜33の厚さが薄い第２部分33b
の下方の半導体基板31の表面内には、不純物が多く浸透
して、不純物が多く浸透した窒素不純物層37の第２領域
37b が形成される。
【００２６】次に、図1(D)に示すように、前記パッド膜
33を完全に除去して、半導体基板31の上面に酸化膜のよ
うな絶縁膜39を成長させると、該絶縁膜39は前記窒素不
純物層37の第１領域37a 及び第２領域37b が形成された
半導体基板31上面に相異なる厚さを有する絶縁膜39の第
１部分39a 及び第２部分39b が形成される。
33を完全に除去して、半導体基板31の上面に酸化膜のよ
うな絶縁膜39を成長させると、該絶縁膜39は前記窒素不
純物層37の第１領域37a 及び第２領域37b が形成された
半導体基板31上面に相異なる厚さを有する絶縁膜39の第
１部分39a 及び第２部分39b が形成される。
【００２７】つまり、このとき、窒素不純物層37が絶縁
膜39の成長を遅延させるため、窒素不純物の少ない第１
領域37a の半導体基板31上面には、厚さの厚い絶縁膜39
の第１部分39a が形成され、窒素不純物の多い第２領域
37b の半導体基板31上面には、厚さの薄い絶縁膜39の第
２部分39b が形成される。
膜39の成長を遅延させるため、窒素不純物の少ない第１
領域37a の半導体基板31上面には、厚さの厚い絶縁膜39
の第１部分39a が形成され、窒素不純物の多い第２領域
37b の半導体基板31上面には、厚さの薄い絶縁膜39の第
２部分39b が形成される。
【００２８】なお、窒素不純物層37は、絶縁膜39上にゲ
ート電極層の形成する前に除去してもよいが、該窒素不
純物層37は絶縁膜39の一部を構成しているということも
できるので、該窒素不純物層37を残したまま、その上に
ゲート電極層を形成するようにしてもよい。
ート電極層の形成する前に除去してもよいが、該窒素不
純物層37は絶縁膜39の一部を構成しているということも
できるので、該窒素不純物層37を残したまま、その上に
ゲート電極層を形成するようにしてもよい。
【図１】本発明に係る半導体素子の絶縁膜形成方法を示
した工程縦断面図
した工程縦断面図
【図２】従来の乾式エッチングを施して半導体素子の絶
縁膜を形成する方法を示した工程縦断面図
縁膜を形成する方法を示した工程縦断面図
【図３】従来の湿式エッチングを施して半導体素子の絶
縁膜を形成する方法を示した工程縦断面図
縁膜を形成する方法を示した工程縦断面図
31：半導体基板 37a ：第１領域 33：パッド膜 37b ：第２領域 33a ：第１部分 39：絶縁膜 33b ：第２部分 39a ：第１部分 35：フォトレジストパターン層 39b ：第２部分 37：窒素不純物層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ナム−ホーン チョー 大韓民国、チューンチェオンブク−ド、チ ェオンジュ、フンダク−ク、シンボン−ド ン、528
Claims (5)
- 【請求項１】半導体基板を準備する工程と、 該半導体基板の表面内部に同一種類で相異なる量の不純
物を含有する不純物層の第１領域及び第２領域を形成す
ることにより、該不純物層の第１領域及び第２領域が形
成された半導体基板の上面に成長される絶縁膜の成長厚
さを調節させる工程と、 前記不純物層の第１領域及び第２領域が形成された半導
体基板の上面に、厚さの相異なる第１部分及び第２部分
からなる絶縁膜を成長させる工程と、を順次行うことを
特徴とする半導体素子の絶縁膜形成方法。 - 【請求項２】前記不純物層に含有される不純物は、前記
絶縁膜の成長を抑制する物質であることを特徴とする請
求項１に記載の半導体素子の絶縁膜形成方法。 - 【請求項３】前記不純物層を形成する工程は、前記半導
体基板の上面に厚さの相異なる第１部分及び第２部分を
有するパッド膜を形成する工程と、 前記絶縁膜の成長厚さを調節できる不純物ガスの雰囲気
下で熱処理を施して、前記パッド膜の第１部分及び第２
部分下方の半導体基板の表面内部に不純物層の第１領域
及び第２領域を形成する工程と、 前記パッド膜を除去する工程と、を順次行うことを特徴
とする請求項１に記載の半導体素子の絶縁膜形成方法。 - 【請求項４】前記不純物ガスは、窒化ガスであることを
特徴とする請求項３に記載の半導体素子の絶縁膜形成方
法。 - 【請求項５】前記絶縁膜は、酸化膜であることを特徴と
する請求項１に記載の半導体素子の絶縁膜形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980006379A KR100273281B1 (ko) | 1998-02-27 | 1998-02-27 | 반도체 소자의 절연막 형성 방법 |
| KR6379/1998 | 1998-02-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11289090A true JPH11289090A (ja) | 1999-10-19 |
Family
ID=19533912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11045721A Pending JPH11289090A (ja) | 1998-02-27 | 1999-02-24 | 半導体素子の絶縁膜形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6150220A (ja) |
| JP (1) | JPH11289090A (ja) |
| KR (1) | KR100273281B1 (ja) |
| DE (1) | DE19839079C2 (ja) |
| TW (1) | TW392246B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6541393B2 (en) | 2000-02-29 | 2003-04-01 | Fujitsu Limited | Method for fabricating semiconductor device |
| JP2005019944A (ja) * | 2003-06-27 | 2005-01-20 | Hynix Semiconductor Inc | 半導体素子のトンネル酸化膜形成方法 |
| JP2006190942A (ja) * | 2004-12-29 | 2006-07-20 | Hynix Semiconductor Inc | マルチゲート絶縁膜を有する半導体装置及びその製造方法 |
| JP2008277836A (ja) * | 1999-04-26 | 2008-11-13 | Renesas Technology Corp | 半導体集積回路装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6358865B2 (en) * | 1999-05-14 | 2002-03-19 | Agere Systems Guardian Corp. | Oxidation of silicon using fluorine implant |
| US6225163B1 (en) * | 2000-02-18 | 2001-05-01 | National Semiconductor Corporation | Process for forming high quality gate silicon dioxide layers of multiple thicknesses |
| US6261972B1 (en) * | 2000-11-06 | 2001-07-17 | Infineon Technologies Ag | Dual gate oxide process for uniform oxide thickness |
| DE10131917A1 (de) * | 2001-07-02 | 2003-01-23 | Infineon Technologies Ag | Verfahren zur Erzeugung einer stufenförmigen Struktur auf einem Substrat |
| KR100408001B1 (ko) * | 2001-12-28 | 2003-12-01 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 절연막 형성 방법 |
| DE10207122B4 (de) * | 2002-02-20 | 2007-07-05 | Advanced Micro Devices, Inc., Sunnyvale | Ein Verfahren zur Herstellung von Schichten aus Oxid auf einer Oberfläche eines Substrats |
| KR100466209B1 (ko) * | 2002-07-08 | 2005-01-13 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
| KR100602109B1 (ko) * | 2002-07-30 | 2006-07-19 | 동부일렉트로닉스 주식회사 | 반도체 소자의 게이트산화막 형성 방법 |
| FR2847077B1 (fr) | 2002-11-12 | 2006-02-17 | Soitec Silicon On Insulator | Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation |
| CN102479712A (zh) * | 2010-11-29 | 2012-05-30 | 无锡华润上华半导体有限公司 | 一种双栅氧半导体器件制造方法 |
| KR102374122B1 (ko) * | 2017-10-11 | 2022-03-14 | 삼성전자주식회사 | 메타 소자 및 그 제조 방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4151010A (en) * | 1978-06-30 | 1979-04-24 | International Business Machines Corporation | Forming adjacent impurity regions in a semiconductor by oxide masking |
| JPS5637635A (en) * | 1979-09-05 | 1981-04-11 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS56120166A (en) * | 1980-02-27 | 1981-09-21 | Hitachi Ltd | Semiconductor ic device and manufacture thereof |
| JPS5854638A (ja) * | 1981-09-28 | 1983-03-31 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS60201636A (ja) * | 1984-03-27 | 1985-10-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4851370A (en) * | 1987-12-28 | 1989-07-25 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fabricating a semiconductor device with low defect density oxide |
| JPH05308128A (ja) * | 1992-04-30 | 1993-11-19 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| US5360769A (en) * | 1992-12-17 | 1994-11-01 | Micron Semiconductor, Inc. | Method for fabricating hybrid oxides for thinner gate devices |
| JP3102223B2 (ja) * | 1993-09-24 | 2000-10-23 | 住友金属工業株式会社 | シリコン基板の酸化方法 |
| KR0136935B1 (ko) * | 1994-04-21 | 1998-04-24 | 문정환 | 메모리 소자의 제조방법 |
| US5672521A (en) * | 1995-11-21 | 1997-09-30 | Advanced Micro Devices, Inc. | Method of forming multiple gate oxide thicknesses on a wafer substrate |
| US5881085A (en) * | 1996-07-25 | 1999-03-09 | Picolight, Incorporated | Lens comprising at least one oxidized layer and method for forming same |
| US5882993A (en) * | 1996-08-19 | 1999-03-16 | Advanced Micro Devices, Inc. | Integrated circuit with differing gate oxide thickness and process for making same |
-
1998
- 1998-02-27 KR KR1019980006379A patent/KR100273281B1/ko not_active IP Right Cessation
- 1998-07-17 TW TW087111700A patent/TW392246B/zh not_active IP Right Cessation
- 1998-08-27 DE DE19839079A patent/DE19839079C2/de not_active Expired - Fee Related
- 1998-11-19 US US09/195,550 patent/US6150220A/en not_active Expired - Lifetime
-
1999
- 1999-02-24 JP JP11045721A patent/JPH11289090A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008277836A (ja) * | 1999-04-26 | 2008-11-13 | Renesas Technology Corp | 半導体集積回路装置 |
| US6541393B2 (en) | 2000-02-29 | 2003-04-01 | Fujitsu Limited | Method for fabricating semiconductor device |
| JP2005019944A (ja) * | 2003-06-27 | 2005-01-20 | Hynix Semiconductor Inc | 半導体素子のトンネル酸化膜形成方法 |
| JP2006190942A (ja) * | 2004-12-29 | 2006-07-20 | Hynix Semiconductor Inc | マルチゲート絶縁膜を有する半導体装置及びその製造方法 |
| JP4545046B2 (ja) * | 2004-12-29 | 2010-09-15 | 株式会社ハイニックスセミコンダクター | マルチゲート絶縁膜を有する半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19839079A1 (de) | 1999-09-09 |
| KR100273281B1 (ko) | 2000-12-15 |
| TW392246B (en) | 2000-06-01 |
| DE19839079C2 (de) | 2002-08-01 |
| US6150220A (en) | 2000-11-21 |
| KR19990071115A (ko) | 1999-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11289090A (ja) | 半導体素子の絶縁膜形成方法 | |
| JP2929419B2 (ja) | 半導体素子の製造方法 | |
| JP2673109B2 (ja) | 自己整列型のｔ−ゲートガリウム砒素の金属半導体の電界効果トランジスタの製造方法 | |
| JP3061736B2 (ja) | 低濃度ドーピングドレインを有するｍｏｓ型電界効果トランジスタの製造方法 | |
| KR100291513B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0697297A (ja) | コンタクトを有する半導体素子及びその製造方法 | |
| JPS63257231A (ja) | 半導体装置の製造方法 | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| JPH10150034A (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| JP2001308319A (ja) | 絶縁ゲート型化合物半導体装置 | |
| JP2950282B2 (ja) | 半導体装置の製造方法 | |
| JP3033518B2 (ja) | 半導体装置の製造方法 | |
| JPH11274494A (ja) | 半導体素子の製造方法 | |
| KR970053379A (ko) | 소자 격리영역의 형성방법 | |
| KR100699819B1 (ko) | 모스 트랜지스터의 형성방법 | |
| KR100246777B1 (ko) | 반도체 소자의 제조방법 | |
| JPH10125623A (ja) | 半導体装置の製造方法 | |
| JPH04142777A (ja) | ゲート電極又は配線の形成方法 | |
| JPH01251669A (ja) | 電界効果トランジスタの製造方法 | |
| JP3139208B2 (ja) | 電界効果トランジスタの製造方法 | |
| KR930005483B1 (ko) | 자기정열 실리사이드를 이용한 기억소자 제조방법 | |
| JP2002124667A (ja) | 半導体装置の製造方法 | |
| KR19990005216A (ko) | 트랜지스터의 스페이서 제조 방법 | |
| JPH0475349A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050311 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050506 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080611 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080910 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081105 |