JPH10150034A - 半導体素子のフィールド酸化膜形成方法 - Google Patents
半導体素子のフィールド酸化膜形成方法Info
- Publication number
- JPH10150034A JPH10150034A JP9295614A JP29561497A JPH10150034A JP H10150034 A JPH10150034 A JP H10150034A JP 9295614 A JP9295614 A JP 9295614A JP 29561497 A JP29561497 A JP 29561497A JP H10150034 A JPH10150034 A JP H10150034A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- field
- field oxide
- film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims description 72
- 230000003647 oxidation Effects 0.000 claims abstract description 70
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 70
- 150000004767 nitrides Chemical class 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 21
- 125000006850 spacer group Chemical group 0.000 claims abstract description 5
- 230000004888 barrier function Effects 0.000 claims abstract description 4
- 238000002156 mixing Methods 0.000 claims abstract description 3
- 238000009279 wet oxidation reaction Methods 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 7
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 238000000137 annealing Methods 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 230000005684 electric field Effects 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 12
- 238000007796 conventional method Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
が成長しなくなる問題点を解消し、さらに、負の傾斜度
形成に伴うゲート酸化膜形成時に、フィールド酸化膜と
ゲート酸化膜が接触する境界部位で電界が集中され、ゲ
ート酸化膜の信頼性が低下する問題点を解消できる半導
体素子のフィールド酸化膜製造方法を提供すること。 【解決手段】 本発明の半導体素子のフィールド酸化膜
形成方法は、半導体基板上部にパッド酸化膜、第1窒化
膜を順次形成する工程と、マスク工程を介し予定された
フィールド酸化膜領域の第1窒化膜をエッチングすると
ともに、半導体基板が所定深さにリセスされるようにす
る工程と、半導体基板上部全面に第2窒化膜を形成する
工程と、第2窒化膜をエッチングし露出した半導体基板
上部と第1窒化膜側壁に亘る窒化膜スペーサーを形成す
る工程と、窒化膜スペーサーをエッチング障壁として露
出した半導体基板を乾式エッチングし、一定深さにリセ
スする工程と、露出した半導体基板を、湿式酸化と乾式
酸化を混合してフィールド酸化膜を形成する工程とで構
成する。
Description
ールド酸化膜製造方法に関し、特に半導体基板を一定深
さにリセスしフィールド酸化膜を形成する方法におい
て、フィールド酸化膜成長のための酸化工程の初期と後
期に湿式及び乾式酸化処理をそれぞれ別途に実施するこ
とによりフィールド酸化膜が成長しない現象を防ぐとと
もに、フィールド酸化膜の傾斜度が正の傾斜度を有する
ようにすることにより、すなわち、フィールド酸化膜の
基板内の境界面が表面から内部に向かうに従って内側に
入り込むようにすることによりゲート酸化膜形成の際、
その信頼性を向上させることができる半導体素子のフィ
ールド酸化膜形成方法に関する。
成方法に対し、添付の図1乃至図5を参照して考察して
見れば、以下の通りである。
ルド酸化膜形成工程段階であり、窒化膜スペーサーを形
成した後、半導体基板をリセスしてフィールド酸化膜を
形成するフィールド酸化膜形成方法の一例を示した図で
ある。
ッド酸化膜2を形成した後、全体構造上部に所定厚さの
第1窒化膜3を蒸着する。
ルド領域の前記第1窒化膜3をエッチングする。この
際、前記第1窒化膜3エッチングの際、オーバーエッチ
ング(Overetching)を行い半導体基板11
も所定深さ、例えば50〜100オングストローム程度
リセスされるようにする。
所定厚さの第2窒化膜4を蒸着する。
く全面乾式エッチングで前記第2窒化膜4をエッチング
して窒化膜スペーサー4′を形成する。
基板1を乾式エッチングでリセスして半導体基板1上に
所定深さの溝を形成する。この際、前記リセスエッチン
グ工程でシリコン対窒化膜の選択比が無限大ではないた
め、フィールド領域の半導体基板1のみならず活性領域
の窒化膜3も一部エッチングされ、窒化膜性残滓(R)
が形成されて溝に溜まる。
領域のフィールド領域に対する面積比が比較的小さい所
では窒化膜性残滓の発生が少ないが、フィールド領域に
比べ活性領域の面積が非常に大きい周辺回路地域では窒
化膜性残滓の発生が多い。
する窒化膜性残滓(R)は、外部に放出されるか峡谷状
のフィールド領域に再蒸着(redepositio
n)されるかして、周辺回路地域のフィールド領域には
残滓の発生量が多いため残滓の一部がフィールド領域の
溝底に残ることになる。
は、図5に示すように、再び乾式窒化膜エッチングでさ
らに1回追加エッチングを行う。しかし、追加エッチン
グ工程においても、窒化膜性残滓(R)の厚さが薄くな
るなどするが、完全には除去されず一部は残ることにな
る。
化方法に応じて次のような特徴を有する。ここでは乾式
酸化の場合、酸化時間が非常に長いためフィールド酸化
は湿式方法だけで行っている。
っている場合、水素と酸素を利用した湿式フィールド酸
化(wet field oxidation)をすれ
ば、図6でのようにフィールド酸化膜5が正常的に成長
することになる。これは、湿式酸化の場合、窒化性分を
酸化させる能力が優れているためである。
化のみを利用して乾式フィールド酸化(dry fie
ld oxidation)を行えば、図6に示すよう
に、フィールド領域中央部位のフィールド酸化膜5が成
長しない現象が発生することになる。これは、溝底に窒
化膜性残滓(R)が少しでも残っている時、乾式酸化の
場合は湿式酸化の場合に比べ窒化膜性残滓(R)を酸化
させる能力が著しく低下するために発生する現象であ
る。
面積比が小さい地域では窒化膜性残滓(R)が残ってい
ないため、乾式フィールド酸化を行っても図8に示すよ
うなフィールド酸化膜5が正常的に成長する。
れた工程でフィールド酸化膜5を湿式方法または乾式方
法で成長させた場合のフィールド酸化膜現象の相違点を
説明するための工程図であり、図9は950℃の湿式方
法でフィールド酸化を行った状態の図、図10は、11
00℃の湿式方法でフィールド酸化を行った状態の図、
図11は、1100℃の乾式方法でフィールド酸化を行
った状態の図である。
方法で前記図9のように950℃のような比較的低温で
フィールド酸化を行えば、窒化膜スペーサー下部のフィ
ールド酸化膜5が負(−)の傾斜度を有することにな
る。すなわち、フィールド酸化膜5の基板1との境界面
が内部に向かうに従って外方に広がることになる。
℃のような比較的高温でフィールド酸化を行ってもフィ
ールド酸化膜5傾斜度が零(垂直)に近くなるが、正の
傾斜度を有するまでには至らない。
が負や垂直に形成されると、窒化膜3、4′を除去した
後、犠牲酸化工程を経てゲート酸化膜を形成したがとき
に、フィールド酸化膜5とゲート酸化膜が接触する境界
部位で電界が集中しゲート酸化膜の信頼性が低下する。
化を湿式方法で行った場合、ゲート酸化膜の信頼性が低
下することを示す図である。これは、前記で説明したよ
うに湿式フィールド酸化によりフィールド酸化膜の傾斜
度が0又は負(−)を表わすためである。
℃のフィールド酸化を行えば、前記図11に示すように
窒化膜スペーサー下部のフィールド酸化膜5が正(+)
の傾斜度を有することが分かり、この場合、フィールド
酸化膜とゲート酸化膜が接触する境界部位で電界の集中
を防ぐことができる。
に基づくフィールド酸化膜形成の際、フィールド領域に
比べ活性領域の面積が非常に大きい周辺回路領域から多
く発生する窒化膜性残滓(R)が存在する状態で乾式フ
ィールド酸化を行うことになれば、フィールド領域の中
央部位フィールド酸化膜が正常に成長しなくなる問題が
あり、さらに、フィールド酸化を従来の方法のように湿
式フィールド酸化を行う場合、形成されるフィールド酸
化膜の活性領域との境界部での傾斜度が負の傾斜度に変
化し、ゲート酸化膜形成の際その特性が低下する問題点
を有する。
前記の問題点を解決するためフィールド酸化工程の初期
には湿式方法を用いて半導体基板の全ての部位でフィー
ルド酸化膜が成長しなくなる現象を除去し、残余フィー
ルド酸化工程の後期には乾式方法でフィールド酸化を行
い、フィールド酸化膜の傾斜度を正の状態にしてゲート
酸化膜形成がその特性を低下させないようにし、半導体
素子の製造収率及び信頼性を向上させることができる半
導体素子のフィールド酸化膜製造方法を提供することに
その目的を有する。
るための本発明のフィールド酸化膜形成方法によれば、
半導体基板上部にパッド酸化膜、第1窒化膜を順次形成
する工程と、マスク工程を介し予定されたフィールド酸
化膜領域の第1窒化膜をエッチングするとともに、半導
体基板が所定深さにリセスされるようにする工程と、半
導体基板上部全面に第2窒化膜を形成する工程と、第2
窒化膜をエッチングし露出した半導体基板上部と、第1
窒化膜側壁に亘る窒化膜スペーサーを形成する工程と、
窒化膜スペーサーをエッチング障壁として露出した半導
体基板を乾式エッチングして一定深さにリセスする工程
と、露出した半導体基板を湿式酸化と乾式酸化を混合し
てフィールド酸化膜を形成する工程で構成されることを
特徴とする。
の適切な実施の形態に対する詳細な説明をすることにす
る。
フィールド酸化膜製造工程段階を示す断面図である。図
13を参照すれば、半導体基板1を酸化させパッド酸化
膜2を形成してその上部に第1窒化膜3を形成する。そ
の後、フォト/エッチング工程を介してフィールド領域
に予定された第1窒化膜3をエッチングする。この際、
オーバーエッチングを行い半導体基板1が所定深さ、例
えば50〜100オングストロームにリセスされるよう
にする。
窒化膜4を蒸着する。図15を参照すれば、マスクを用
いることなく全面エッチングで乾式エッチングし前記露
出した半導体基板1と第1窒化膜3側壁に窒化膜スペー
サー4′を形成する。
ー4′をエッチング障壁として露出した半導体基板1を
乾式エッチングし一定深さにリセスする。この際、リセ
スした半導体基板1の溝にはエッチングの時に活性領域
の第1窒化膜3が一部エッチングされたことによる窒化
膜性残滓(R)が形成される。
化膜エッチングをさらに一回行う。この際、窒化膜エッ
チング時に窒化膜スペーサー4′の損失が最少化される
とともに、窒化膜残滓(R)を最大限除去するためエッ
チング深さを約100〜300オングストロームを目標
としてそのエッチング時間を調整する。
を併行したフィールド酸化を行いフィールド酸化膜5を
形成する。図19は、図18でのフィールド酸化膜5の
傾斜度が正(+)の値を有することを示す図である。こ
の際、湿式方法と乾式方法を併行したフィールド酸化の
場合、その条件をいろいろと行うことができるが、図2
0にその一例を示している。
で3000オングストロームのフィールド酸化膜を得る
ため初期約2分間は水素と酸素を利用した湿式方法で1
000オングストロームのフィールド酸化を行う。湿式
酸化が進められる間、フィールド領域に比べ活性領域の
面積が非常に大きい周辺回路地域のフィールド領域に窒
化膜性残滓(R)が残っていても湿式酸化により完全に
酸化されてしまう。
化膜の傾斜度は0又は負(−)(950℃でフィールド
酸化をする場合)の傾斜度を保持する。以後フィールド
酸化膜の傾斜度を正(+)にするため残りの2000オ
ングストロームの厚さは水素を除去し酸素だけを利用し
て乾式酸化方法で同一温度から一定時間、例えば約28
0分の間フィールド酸化をさらに行い全体が望む厚さ3
000オングストロームを成長させる。
膜と乾式酸化膜の厚さの比は図20で例示した通り1:
2程度が適するが、場合によっては適切な比率、例えば
1:2〜2:1のように任意に調整することができる。
さらに、湿式フィールド酸化を乾式フィールド酸化より
後に行えば、前記にて言及した効果は発生しない。尚、
湿式又は乾式フィールド酸化膜を成長させる温度はそれ
ぞれ異なるようにすることもできる。例えば、湿式は9
50℃で、乾式は1100℃でフィールド酸化をなすこ
とができる。
湿式フィールド酸化を進めた後、さらに他の乾式酸化レ
シピーで残りの乾式フィールド酸化膜を形成し、その
後、ウェーハを大気中に露出させてから再び所定温度よ
り乾式方法で追加フィールド酸化を行うこともできる。
例を示す図である。
前記で言及した長所を得るとともにフィールド酸化膜シ
ンニング(field oxide thinnin
g:広い領域に比べ狭いフィールド領域でフィールド酸
化膜の厚さが薄く成長する現象)現象を改良するための
ものである。この際、前記フィールド酸化膜シンニング
現象はフィールド酸化膜内に集積されている応力(st
ress)が主な原因であることが判明されつつある。
従って、フィールド酸化膜のシンニング現象を改良する
ためにはフィールド酸化膜内の応力を解消(relie
f)させなければならない。
化方法は、1100℃の湿式方法で1000オングスト
ローム酸化膜を成長させた後、乾式酸化を進める前に窒
素雰囲気で約30分の間アニール(anneal)を行
い1000オングストロームのフィールド酸化膜内に集
積されている応力を解消させる。その結果、残りの乾式
フィールド酸化を進める間に狭い領域においてもさらに
厚いフィールド酸化膜が成長してフィールドシンニング
現象が改良される。
フィールド酸化膜中で湿式酸化膜と乾式酸化膜の厚さの
比は前記図20に例示したように1:2程度が適する
が、場合によってはその比率を任意に調節することがで
きる。さらに、湿式又は乾式フィールド酸化膜を成長さ
せる温度は、それぞれ異なるようにすることもできる。
例えば、湿式を950℃で、乾式は1100℃でフィー
ルド酸化することもできる。
行った場合に、ゲート酸化膜の信頼性が向上したことを
示すデータである。本発明によりフィールド酸化膜の傾
斜度を正(+)とすることにより約95%以上のダイ
(半導体チップ)で優れた破壊電圧を表わしている。
てフィールド酸化膜シンニング現象を比較した図であ
り、本発明の場合が5乃至10%シンニング現象が改良
されたのを見せている。
したような従来の方法にのみ限定されない。即ち、半導
体基板1を熱的に酸化させフィールド酸化膜を形成する
各種素子分離膜形成方法で、本発明のフィールド酸化工
程を適用することができる。特に、半導体基板1を所定
深さにリセスした後フィールド酸化を行う場合にはその
効果が極大化される。
法に従うフィールド酸化膜形成の際、フィールド酸化工
程の初期には湿式方法を用いて周辺回路領域においても
フィルード酸化膜の成長が正常的になされるようにし、
フィールド酸化の後期には乾式方法でフィールド酸化を
行い、フィールド酸化膜の傾斜度を正となし窒化膜除去
後、犠牲酸化工程を経てゲート酸化膜を形成すれば、フ
ィールド酸化膜とゲート酸化膜が接触する境界部位で電
界の集中を防止することによりゲート酸化膜特性を向上
させることができる。
膜製造工程図。
膜製造工程図。
膜製造工程図。
膜製造工程図。
膜製造工程図。
おいて湿式方法でフィールド酸化を行った場合の周辺回
路地域のフィールド酸化膜形状を示す図。
おいて乾式方法でフィールド酸化を行った場合の周辺回
路地域のフィールド酸化膜形成を示す図。
おいて乾式方法でフィールド酸化を行った場合のセル地
域のフィールド酸化膜形状を示す図。
ールド酸化を行った後のフィールド酸化膜形成を示す
図。
フィールド酸化を行った後のフィールド酸化膜形状を示
す図。
フィールド酸化を行った後のフィールド酸化膜形状を示
す図。
において湿式方法でフィールド酸化を行った場合、ゲー
ト酸化膜の劣化を示す図。
ド酸化膜製造工程図。
ド酸化膜製造工程図。
ド酸化膜製造工程図。
ド酸化膜製造工程図。
ド酸化膜製造工程図。
ド酸化膜製造工程図。
ド酸化膜製造工程図。
℃)で所定厚さ(3000オングストローム)のフィー
ルド酸化膜を成長するためのレシピー(recipe)
の一例を示す図。
℃)で所定厚さ(3000オングストローム)のフィー
ルド酸化膜を成長させるためのレシピー(recip
e)のさらに他の一例を示す図。
た場合に、ゲート酸化膜の信頼性が向上されたことを示
す図。
ド酸化膜製造工程でシンニング(thinning)現
像を示す図。
Claims (9)
- 【請求項1】 半導体素子のフィ−ルド酸化膜形成方法
において、 半導体基板上部にパッド酸化膜、第1窒化膜を順次形成
する工程と、 マスク工程を介し予定されたフィールド酸化膜領域の前
記第1窒化膜をエッチングするとともに、前記半導体基
板が所定深さにリセスされるようにする工程と、 半導体基板上部全面に第2窒化膜を形成する工程と、 前記第2窒化膜をエッチングし露出した半導体基板上部
と、前記第1窒化膜側壁に亘る窒化膜スペーサーを形成
する工程と、 前記窒化膜スペーサーをエッチング障壁とし、露出した
半導体基板を乾式エッチングして一定深さにリセスする
工程と、 前記露出した半導体基板を、湿式酸化と乾式酸化を混合
してフィールド酸化膜を形成する工程で構成されること
を特徴とする半導体素子のフィールド酸化膜形成方法。 - 【請求項2】 前記リセス深さは50〜100オングス
トロームであることを特徴とする請求項1記載の半導体
素子のフィールド酸化膜形成方法。 - 【請求項3】 前記フィールド酸化膜形成時に湿式、及
び乾式酸化温度を等しくすることを特徴とする請求項1
記載の半導体素子のフィールド酸化膜形成方法。 - 【請求項4】 前記フィールド酸化膜形成時に湿式、及
び乾式酸化をそれぞれ異なる温度で行うことを特徴とす
る請求項1記載の半導体素子のフィールド酸化膜形成方
法。 - 【請求項5】 前記湿式及び乾式酸化時の温度は、90
0乃至1200℃であることを特徴とする請求項3又は
4記載の半導体素子のフィールド酸化膜形成方法。 - 【請求項6】 前記フィルード酸化膜を、一つのレシピ
ーで湿式及び乾式酸化させて形成することを特徴とする
請求項1記載の半導体素子のフィールド酸化膜形成方
法。 - 【請求項7】 前記湿式酸化工程以後に、アニーリング
工程を含むことを特徴とする請求項1記載の半導体素子
のフィールド酸化膜形成方法。 - 【請求項8】 前記アニーリング工程は、窒素雰囲気下
1000乃至1200℃温度で行うことを特徴とする請
求項7記載の半導体素子のフィールド酸化膜形成方法。 - 【請求項9】 前記形成される全体フィールド酸化膜
中、湿式酸化膜と乾式酸化膜の厚さ比はほぼ1:2〜
2:1にすることを特徴とする請求項1記載の半導体素
子のフィールド酸化膜形成方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960049395A KR100211547B1 (ko) | 1996-10-29 | 1996-10-29 | 반도체 소자의 필드 산화막 형성방법 |
KR96-49395 | 1996-10-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10150034A true JPH10150034A (ja) | 1998-06-02 |
JP3074156B2 JP3074156B2 (ja) | 2000-08-07 |
Family
ID=19479402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09295614A Expired - Fee Related JP3074156B2 (ja) | 1996-10-29 | 1997-10-28 | 半導体素子のフィールド酸化膜形成方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5985738A (ja) |
JP (1) | JP3074156B2 (ja) |
KR (1) | KR100211547B1 (ja) |
CN (1) | CN1095195C (ja) |
DE (1) | DE19747587C2 (ja) |
GB (1) | GB2318910B (ja) |
TW (1) | TW336337B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100232898B1 (ko) * | 1997-05-07 | 1999-12-01 | 김영환 | 반도체소자의 소자분리절연막 형성방법 |
KR100232899B1 (ko) * | 1997-06-02 | 1999-12-01 | 김영환 | 반도체소자의 소자분리막 제조방법 |
US6818495B1 (en) * | 1999-06-04 | 2004-11-16 | Min-Hsiung Chiang | Method for forming high purity silicon oxide field oxide isolation region |
US6562684B1 (en) | 2000-08-30 | 2003-05-13 | Micron Technology, Inc. | Methods of forming dielectric materials |
JP3484410B2 (ja) * | 2000-12-14 | 2004-01-06 | 沖電気工業株式会社 | 半導体装置における素子分離領域の形成方法 |
TW200614373A (en) * | 2004-10-28 | 2006-05-01 | Mosel Vitelic Inc | Method for forming field oxide |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4098618A (en) * | 1977-06-03 | 1978-07-04 | International Business Machines Corporation | Method of manufacturing semiconductor devices in which oxide regions are formed by an oxidation mask disposed directly on a substrate damaged by ion implantation |
US4271583A (en) * | 1980-03-10 | 1981-06-09 | Bell Telephone Laboratories, Incorporated | Fabrication of semiconductor devices having planar recessed oxide isolation region |
US4329773A (en) * | 1980-12-10 | 1982-05-18 | International Business Machines Corp. | Method of making low leakage shallow junction IGFET devices |
US4551910A (en) * | 1984-11-27 | 1985-11-12 | Intel Corporation | MOS Isolation processing |
US4981813A (en) * | 1987-02-24 | 1991-01-01 | Sgs-Thomson Microelectronics, Inc. | Pad oxide protect sealed interface isolation process |
DE3865058D1 (de) * | 1987-02-24 | 1991-10-31 | Sgs Thomson Microelectronics | Isolationsverfahren mit einer durch eine schutzschicht aus oxid geschuetzten zwischenschicht. |
US4965221A (en) * | 1989-03-15 | 1990-10-23 | Micron Technology, Inc. | Spacer isolation method for minimizing parasitic sidewall capacitance and creating fully recessed field oxide regions |
US5057463A (en) * | 1990-02-28 | 1991-10-15 | Sgs-Thomson Microelectronics, Inc. | Thin oxide structure and method |
US5024962A (en) * | 1990-04-20 | 1991-06-18 | Teledyne Industries, Inc. | Method for preventing auto-doping in the fabrication of metal gate CMOS devices |
US5298451A (en) * | 1991-04-30 | 1994-03-29 | Texas Instruments Incorporated | Recessed and sidewall-sealed poly-buffered LOCOS isolation methods |
US5244843A (en) * | 1991-12-17 | 1993-09-14 | Intel Corporation | Process for forming a thin oxide layer |
US5316981A (en) * | 1992-10-09 | 1994-05-31 | Advanced Micro Devices, Inc. | Method for achieving a high quality thin oxide using a sacrificial oxide anneal |
US5445975A (en) * | 1994-03-07 | 1995-08-29 | Advanced Micro Devices, Inc. | Semiconductor wafer with enhanced pre-process denudation and process-induced gettering |
US5817581A (en) * | 1995-04-21 | 1998-10-06 | International Business Machines Corporation | Process for the creation of a thermal SiO2 layer with extremely uniform layer thickness |
KR100197648B1 (ko) * | 1995-08-26 | 1999-06-15 | 김영환 | 반도체소자의 소자분리 절연막 형성방법 |
US5661072A (en) * | 1996-05-23 | 1997-08-26 | Micron Technology, Inc. | Method for reducing oxide thinning during the formation of a semiconductor device |
-
1996
- 1996-10-29 KR KR1019960049395A patent/KR100211547B1/ko not_active IP Right Cessation
-
1997
- 1997-10-23 GB GB9722440A patent/GB2318910B/en not_active Expired - Fee Related
- 1997-10-24 TW TW086115753A patent/TW336337B/zh not_active IP Right Cessation
- 1997-10-28 JP JP09295614A patent/JP3074156B2/ja not_active Expired - Fee Related
- 1997-10-28 DE DE19747587A patent/DE19747587C2/de not_active Expired - Fee Related
- 1997-10-28 US US08/959,205 patent/US5985738A/en not_active Expired - Lifetime
- 1997-10-29 CN CN97120234A patent/CN1095195C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW336337B (en) | 1998-07-11 |
DE19747587C2 (de) | 2002-06-13 |
GB9722440D0 (en) | 1997-12-24 |
US5985738A (en) | 1999-11-16 |
KR100211547B1 (ko) | 1999-08-02 |
CN1095195C (zh) | 2002-11-27 |
CN1181616A (zh) | 1998-05-13 |
GB2318910B (en) | 2001-09-05 |
GB2318910A (en) | 1998-05-06 |
JP3074156B2 (ja) | 2000-08-07 |
KR19980030045A (ko) | 1998-07-25 |
DE19747587A1 (de) | 1998-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001332614A (ja) | トレンチ型素子分離構造の製造方法 | |
JPH11289090A (ja) | 半導体素子の絶縁膜形成方法 | |
JP3074156B2 (ja) | 半導体素子のフィールド酸化膜形成方法 | |
JPH06163532A (ja) | 半導体素子分離方法 | |
JP3025469B2 (ja) | 半導体素子のフィールド酸化膜製造方法 | |
JPS63257231A (ja) | 半導体装置の製造方法 | |
JP3127893B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JPH0817813A (ja) | 半導体装置の製造方法 | |
US6440819B1 (en) | Method for differential trenching in conjunction with differential fieldox growth | |
JP2001176983A (ja) | 半導体装置及びその製造方法 | |
JPH08203886A (ja) | 半導体素子の隔離方法 | |
JPS5812732B2 (ja) | 半導体装置の製法 | |
JP3451930B2 (ja) | 半導体素子の素子分離絶縁膜形成方法 | |
JPH10214794A (ja) | 半導体装置の製造方法 | |
JPH0628259B2 (ja) | 半導体装置の製造方法 | |
JPH06232155A (ja) | 半導体装置の製造方法 | |
JPH06224187A (ja) | Locos酸化膜の形成方法 | |
JPH1126448A (ja) | 半導体素子のフィールド酸化膜製造方法及びこれを含む半導体素子 | |
JPS61292935A (ja) | 半導体装置の製造方法 | |
JPH11354626A (ja) | 半導体素子の素子分離方法及び半導体装置 | |
JPH08236475A (ja) | コンタクト窓の形成方法 | |
JPH07161963A (ja) | 量子細線構造の製造方法 | |
JPH0557734B2 (ja) | ||
JPH08298323A (ja) | 半導体装置の製造方法 | |
JPH04269848A (ja) | 半導体装置の素子分離領域の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |