CN1181616A - 形成半导体装置场氧化物的方法 - Google Patents
形成半导体装置场氧化物的方法 Download PDFInfo
- Publication number
- CN1181616A CN1181616A CN97120234A CN97120234A CN1181616A CN 1181616 A CN1181616 A CN 1181616A CN 97120234 A CN97120234 A CN 97120234A CN 97120234 A CN97120234 A CN 97120234A CN 1181616 A CN1181616 A CN 1181616A
- Authority
- CN
- China
- Prior art keywords
- oxidation
- field
- oxide
- nitride
- field oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 230000003647 oxidation Effects 0.000 claims abstract description 63
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 63
- 238000009279 wet oxidation reaction Methods 0.000 claims abstract description 14
- 150000004767 nitrides Chemical class 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 19
- 230000000694 effects Effects 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 13
- 239000000428 dust Substances 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000001816 cooling Methods 0.000 claims 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 1
- 230000000994 depressogenic effect Effects 0.000 claims 1
- 229910001873 dinitrogen Inorganic materials 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000012010 growth Effects 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 239000012141 concentrate Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- XFXPMWWXUTWYJX-UHFFFAOYSA-N Cyanide Chemical compound N#[C-] XFXPMWWXUTWYJX-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000032696 parturition Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明揭示一种形成半导体装置之场氧化物的方法,其在场氧化作用的早期阶段利用湿式氧化作用以防止场氧化物的不生长和在场氧化作用的后期阶段利用干式氧化作用而使得场氧化物的倾斜为止,借此改良生产效率和半导体装置的可靠性。
Description
本发明大体上涉及一种形成半导体装置之场氧化物的方法，且详而言之，有关一种借此防止场氧化物的不成长(ungrowth)和产生提高可靠性之栅极氧化物的方法。
为了更好理解本发明的背景，将结合附图说明一种形成场氧化物之公知方法。
参考图1，其中说明一种根据公知技术之形成场氧化物的方法。
首先，如图1a所示，制备一种半导体底材1，在其上连续垫形成氧化物2和第一氮化物3，经此氮化物3使用掩模在预定场效应区中蚀刻第一氮化物。在此时，第一氮化物3以将该半导体底材1凹入预定厚度(例如，约50-100埃)之方式过蚀刻。
然后在产生的结构上上淀积第二氮化物4，如图1b所示。
随后，第二氮化物4之整个表面没有使用掩模而进行干式蚀，以形成氮化物间隔物4’，如图1c所示。
进行进一步干式蚀刻法以将半导体底材1之暴露区凹入，如图1d所示。在此时，因为硅对氮化物的蚀刻选择比具有某价值，除了场效应区的半导体底材I之外，有源区的氮化物3被部份蚀刻而产生氮化物残留物R，其集中在凹处。在具有较小有源区对场效应区之淀积比的位置，例如记忆装置的元件区，该氮化物残留物被小量产生。但是，显著量的氮化物残留物在具有有源区之面积大于场效应区之面积的位置(例如，在周边电路区)产生。硅凹入蚀刻方法中所产生的氮化物残留物R被释出或再淀积在峡谷形状场效应区上。如后者情形之实例，因为该残留物大量发生在周边电路位置的场效应区，所部份残留物残留在场效应区的底部上。
图1e为在进行加添的干式蚀刻法以除去残留物之后的横切面。然而，如所见，借助于该那加添的蚀刻氮化物残留物并没有完全被除去，而是变薄和部分地残留。
当在此状态下应用场氧化作用时，视氧化条件而定出现下列性质。在此处，因为干式氧化作用花费太多时间，该等性质是根据假设只有在一种方式进行场氧化作用而获得的。
当残留一部份氮化物残留物R时，如图2a所显示使用氢和氧之湿式场氧化作用允许场氧化物5之正常生长。这是因为湿式氧化作用具有优良的氧化氮化物成分之能力。
当进行单独使用氧之干式场氧化作用时，如此获得之场氧化物由于残留物而具有不正常的形状，在此情形场氧化物在中央部分不生长，如图2b所示。此归因于对于氧化氮化物残留物R干式氧化作用远差于变式湿式氧化作用之事实。
然而，在具有大比例之有源区域对场效应区的位置，因为没有氮化物残留物，即使是干式场氧化作用可使场氧化物正常生长，如图2c所示。
图3说明在湿式和干式场氧化作用物方式中所形成之场氧化物的之不同点。
图3a和3b显示分别于950℃和1,100℃的温度进行湿式氧化方法获得的场氧化物。而图3c的场氧化物是借助于在1,100℃的温度用干式方法进行场氧化作用而获得。如所见，而在如950℃的低温氮化物间隔物下的场氧化物具有负斜斜。甚至在1,100℃的较高温度，所得氧化物之斜率变为接近零，在场氧化物的斜率为负或零的情形，当在除去氮化物3和4及牺牲氧化方法之后形成栅极氧化物时，电场集中在场氧化物和栅极氧化物之间的界面上，导致栅极氧化物的可靠性之降级。
在图4中，显示在公知湿式场氧化作用下获得的栅极氧物的可靠性。如图4所示，可靠性差是因为场氧化物的斜率为负或零。
于1,100℃之干式场氧化作用使在氮化物间隔物下之场氧化物5产生正斜率，如图3c所示。在这情况中，其中电场集中在边界(于此场氧化物碰到栅极氧化物)上的现象被防止。
如前说明，在氮化物残留物存在下进行干式场氧化作用，副产物(当形成场氧化物时，其在大有源区-对-场效应区位置大量产生)造成在场效应区的中心不正常生长场氧化物。再者，当执行公知湿式场氧化方法时，场氧化物在界面为有源区域具有负或零之斜率，降级栅极氧化物的性质。
因此，本发明的目的是克服在现有技术中所遇到的上述问题和提供一种形成半导体装置之场氧化物的方法，其在场氧化作用的早期阶段利用湿式氧化作用以防止场氧化物的不生长和在场氧化作用的后期阶段利用干式氧化作用而使得场氧化物的倾斜为正，借此改良生产效率和半导体装置的可靠性。
根据本发明，上述的目的可借助于提供一种形成半导体装置之场氧化物的方法完成，该方法包括下列步骤：在半导体底材上顺序产生垫氧化物和第一氮化物；使用掩模在场效应区选择性蚀刻以除去氮化物及将半导体底材凹入预定深度；在所产生的结构上淀积第二氮化物；蚀刻第二氮化物以在凹入半导体底材和选择性地蚀刻氮化物二者所提供之侧壁形成氮化物间隔物；进行半导体底材之干式蚀刻以将其凹入预定深度，该氮化物间隔物当做蚀刻阻挡层：和进行以湿式氧化作用和干式氧化作用之组合方式的场氧化作用。
本发明之其他目的和观点从下列具体实施例之说明并参考附图将变得显而易知：
图1a到1e为显示一种形成半导体装置之场氧化物的公知方法之概要横切面图。
图2a为当以湿式方法进行公知场氧化物用的在周边电路区生长之场氧化物的概要横切面图。
图2b为当以干式方法进行公知场氧化作用时在周边电路区生长之场氧化物的概要横切面图。
图2c为当以干式方法进行公知场氧化作用时在元件区生长之场氧化物的概要横切面图。
图3b为于950℃以湿式方法进行场氧化作用之后的场氧化物之概要横切面图。
图3b为于2,100℃以干式方法进行场氧化作用之后的场氧化物之概要横切面图。
图3c为于1,100℃以干式方法进行场氧化作用之后的场氧化物之概要横切面图。
图4显示当以湿式方法进行公知场氧化作用时栅极氧化物降级的降级作用。
图5a以5g为显示生一种根据本发明的形成半导体装置之场氧化物的方法之横截面图。
图6为于1,100℃将场氧化物生长到2,000埃的实例。
图7为在1,100℃将场氧化物生长至3,000埃的方法的另一方法。
图8显示根据本发明之场氧化作用在栅极氧化物的可靠性之改良；和
图9显示与本发明比较之公知技术中的场氧化物薄化现象。
本发明较佳具体实施例的应用最好参考附图来了解，其中相同参考数字分别用于相同和相似的零件。
参考图5，其中显示一种根据本发明之形成场氧化物的方法。
首先，如图5a所示，制备一种半导体底材1，其上连续形成垫氧化物2和第一氮化物3，接着在预定场效应区蚀刻第一氮化物3。在此时，第一氮化物3以该将该半导体底材1凹入预定厚度(例如，约50-100埃)之方式过蚀刻。
图5b为第二氮化物4完全淀积覆盖在所产生的结构上之后的横切面。
随后，没有使用任何掩模进行第二氰化物4之所有表面的干式蚀，在暴露的半导体底材1和第一氮化物3的侧壁形成氮化物间隔物4’，如图5c所示。
图5d为在暴露的半导体底材1使用氮化物间隔物4’当作蚀刻阻挡层借助于干式蚀刻凹入某深度之后的横切面。在此时，在有源区上的第一氮化物被部份蚀刻而产生氮化物残留物R，其聚集所形成的凹处。
图5e为对氮化物施加进一步干式蚀刻之后的横切面。在此时，为了完成氮化物间隔物4’的最小损失以及氮化物残留物R的最大的除去，以控制时间使除去约100-300埃之厚度的方式进行蚀刻。
图5f为在以湿式和乾式组合方式进行场氧化作用形成场氧化物5之后的模切面。
如图5g中所示，场氧化物5具有一正倾斜。
场氧化作用可在各种条件下进行，且一个例子为如在图6中所提议。根据这个实施，场氧化作用在目的温度(1,000℃)下进行，以便获得3,000埃之厚度的场氧化物。现在，借助于在最初2分钟使用氢和氧进行湿式场氧化作用方式将场氯化物生长到1,000埃的厚度。在此湿式氧化作用期间，可保持在周边电路的场效应区(其为有大于场效应区面积之有源区面积的位置)的氮化物残留物R被完全氧化；然而，场氧化物具有零或负的倾斜(当场氧化作用于950℃时)。其后，进行预定时间之进一步的场氧化作用，例如，仅使用氧进行干式氧化作用约280分钟，以生长场氧化物最多至3,000埃。在此处，湿式氧化物对干式氧化物的厚度比例如在1∶2到2∶1之范围。
如果在于式场氧化作用之后接着进行湿式场氧化作用，该等上述提及之效应不会发生的。湿式场氧化物和干式场氧化物可分别在不同的温度生长。例如，湿式场氧化作用可于950℃进行和干式场氧化作用于1,100℃进行(参见图6)。
在根据本发明另一具体实施例中，如上所述在应用该湿式场氧化作用得到一部分氧化物和应用干式场氧化作用得到另一部分之后，将晶片暴露在空气中，然后进行进一步干式场氧化作用。
图7显示根据本发明之场氧化作用的另一实例。此目的为了克服场氧化物薄化现象，一种场氧化在窄场效应区的生长厚于在宽场效应区的生长之现象，以及获得上述优点。可以相信场氧化物的薄化归因于场氧化的之生长应力。因此，其必须被减轻。图7之场氧化作用包括于1,100℃以湿式方法将场氧化物生长至1,000埃和在干式氧化方法之前于氮大气下徐冷30分钟，以减轻在1,000埃厚度的场氧化物之生长的应力。结果，在后来的干式场氧化作用期间较厚的场氧化物在窄区生长，改良场氧化物薄化现象。
如图6中所示，湿式氧化物对干式氧化物的厚度比值为1∶2但可视个别情况的条件而控制。湿式场氧化物和干式场氧化物各可分别在不同的温度生长。例如，湿式场氧化作用可在950℃进行和干式场氧化作用在1,100℃进行。
参考图8，其中资料证明当进行根据本发明之场氧化作用时，场氧化物的可靠性被改良。亦即，使得场氧化物具有正倾斜和因此，如95％或更多之总管芯在破裂时显示优良电压。
图9显示在公知技术和本发明之间的场氧化物薄化的比较，证明示范本发明改良5-10％之场氧化物薄化。
本发明不被限制于该如图1所举例说明的技术中，而可适用于各种形成元件隔离薄膜的技术，借此半导体底材被热氧化而形成场氧化物。特而言之，在将半导体底材凹入之后进行本发明的场氧化作用的情形，可获得最大效果。
如上所述，在用以形成场氧化物之场氧化方法的早期阶段利用湿式氧化方式以正常地生长一部分的场氧化物(甚至在周边的电路区和在较后的阶段)，即使用干式氧化方式将场氧化物生长至预定厚度且使场氧化物的倾斜为正。当栅极氧化物形成时，例如，通常在绝缘薄膜(例如氮化物)除去利牺牲氧化方法之后，防止电场集中在场氧化物碰到栅极氧化物的界面上，所以改良栅极氧化物之包括可靠性的性质。
本发明已使用上述之举例说明，且其应了解为是所使用之用辞并不意欲被该说明所限制。
根据上述之原则本发明的许多修正和变化是可能的。因此，应了解的是在后附的申请保护的范围内，除说明书中所述之外本发明亦可被实施。
Claims (9)
1.一种形成半导体装置之场氧化物的方法，包含下列步骤：
在半导体底材上顺序产生垫氧化物和第一氧化物；
使掩模在场效应区；
选择性地蚀刻以除去氮化物以及将半导体底材凹入预定深度；
在所产生的结构上淀积第二氮化物；
蚀刻第一氮化物以在凹入半导体底材和选择性地蚀刻氮化物二者所提供之侧壁形成氮化物间隔物；
进行半导体底材之干式蚀刻以将其凹入预定深度，该氮化物间隔物当做蚀刻阻挡层；和
进行于湿式氧化作用和干式氧化作用之组合方式的场氧化作用。
2.根据权利要求1的方法，其中半导体底材具有凹入50到100埃范围之深度。
3.根据权利要求1项的方法，其中该湿式氧化作用及该干式氧化作用是在相同的温度进行的。
4.根据权利要求1的方法，其中该湿式氧化作用及该干氧化作用各在不同的温度中进行。
5.根据权利要求3或4的方法，其中湿式氧化作用及该干式氧化作用是在900-1,200℃进行的。
6.根据权利要求1的方法，其中该场氧化物是使用一残留物由湿式氧化作用和干式氧化作用形成，每一个是以硅凹入蚀刻方法制成。
7.根据权利要求1的方法，其中该组合方式更进一步包括在湿式氧化作用之后的徐冷方法。
8.根据权利要求7的方法，其中该徐冷方法在氮气大气压下于1,000-1,200℃的温度进行。
9.根据权利要求1项的方法，其中该场氧化物在湿式氧化物对干式氧化物的厚度比在1∶2到2∶1的范围。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960049395A KR100211547B1 (ko) | 1996-10-29 | 1996-10-29 | 반도체 소자의 필드 산화막 형성방법 |
| KR49395/96 | 1996-10-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1181616A true CN1181616A (zh) | 1998-05-13 |
| CN1095195C CN1095195C (zh) | 2002-11-27 |
Family
ID=19479402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97120234A Expired - Fee Related CN1095195C (zh) | 1996-10-29 | 1997-10-29 | 形成半导体装置场氧化物的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5985738A (zh) |
| JP (1) | JP3074156B2 (zh) |
| KR (1) | KR100211547B1 (zh) |
| CN (1) | CN1095195C (zh) |
| DE (1) | DE19747587C2 (zh) |
| GB (1) | GB2318910B (zh) |
| TW (1) | TW336337B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100232898B1 (ko) * | 1997-05-07 | 1999-12-01 | 김영환 | 반도체소자의 소자분리절연막 형성방법 |
| KR100232899B1 (ko) * | 1997-06-02 | 1999-12-01 | 김영환 | 반도체소자의 소자분리막 제조방법 |
| US6818495B1 (en) * | 1999-06-04 | 2004-11-16 | Min-Hsiung Chiang | Method for forming high purity silicon oxide field oxide isolation region |
| US6562684B1 (en) * | 2000-08-30 | 2003-05-13 | Micron Technology, Inc. | Methods of forming dielectric materials |
| JP3484410B2 (ja) * | 2000-12-14 | 2004-01-06 | 沖電気工業株式会社 | 半導体装置における素子分離領域の形成方法 |
| TW200614373A (en) * | 2004-10-28 | 2006-05-01 | Mosel Vitelic Inc | Method for forming field oxide |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4098618A (en) * | 1977-06-03 | 1978-07-04 | International Business Machines Corporation | Method of manufacturing semiconductor devices in which oxide regions are formed by an oxidation mask disposed directly on a substrate damaged by ion implantation |
| US4271583A (en) * | 1980-03-10 | 1981-06-09 | Bell Telephone Laboratories, Incorporated | Fabrication of semiconductor devices having planar recessed oxide isolation region |
| US4329773A (en) * | 1980-12-10 | 1982-05-18 | International Business Machines Corp. | Method of making low leakage shallow junction IGFET devices |
| US4551910A (en) * | 1984-11-27 | 1985-11-12 | Intel Corporation | MOS Isolation processing |
| US4981813A (en) * | 1987-02-24 | 1991-01-01 | Sgs-Thomson Microelectronics, Inc. | Pad oxide protect sealed interface isolation process |
| EP0284456B1 (en) * | 1987-02-24 | 1991-09-25 | STMicroelectronics, Inc. | Pad oxide protect sealed interface isolation process |
| US4965221A (en) * | 1989-03-15 | 1990-10-23 | Micron Technology, Inc. | Spacer isolation method for minimizing parasitic sidewall capacitance and creating fully recessed field oxide regions |
| US5057463A (en) * | 1990-02-28 | 1991-10-15 | Sgs-Thomson Microelectronics, Inc. | Thin oxide structure and method |
| US5024962A (en) * | 1990-04-20 | 1991-06-18 | Teledyne Industries, Inc. | Method for preventing auto-doping in the fabrication of metal gate CMOS devices |
| US5298451A (en) * | 1991-04-30 | 1994-03-29 | Texas Instruments Incorporated | Recessed and sidewall-sealed poly-buffered LOCOS isolation methods |
| US5244843A (en) * | 1991-12-17 | 1993-09-14 | Intel Corporation | Process for forming a thin oxide layer |
| US5316981A (en) * | 1992-10-09 | 1994-05-31 | Advanced Micro Devices, Inc. | Method for achieving a high quality thin oxide using a sacrificial oxide anneal |
| US5445975A (en) * | 1994-03-07 | 1995-08-29 | Advanced Micro Devices, Inc. | Semiconductor wafer with enhanced pre-process denudation and process-induced gettering |
| WO1996033510A1 (en) * | 1995-04-21 | 1996-10-24 | International Business Machines Corporation | PROCESS FOR THE CREATION OF A THERMAL SiO2 LAYER WITH EXTREMELY UNIFORM LAYER THICKNESS |
| KR100197648B1 (ko) * | 1995-08-26 | 1999-06-15 | 김영환 | 반도체소자의 소자분리 절연막 형성방법 |
| US5661072A (en) * | 1996-05-23 | 1997-08-26 | Micron Technology, Inc. | Method for reducing oxide thinning during the formation of a semiconductor device |
-
1996
- 1996-10-29 KR KR1019960049395A patent/KR100211547B1/ko not_active IP Right Cessation
-
1997
- 1997-10-23 GB GB9722440A patent/GB2318910B/en not_active Expired - Fee Related
- 1997-10-24 TW TW086115753A patent/TW336337B/zh not_active IP Right Cessation
- 1997-10-28 DE DE19747587A patent/DE19747587C2/de not_active Expired - Fee Related
- 1997-10-28 US US08/959,205 patent/US5985738A/en not_active Expired - Lifetime
- 1997-10-28 JP JP09295614A patent/JP3074156B2/ja not_active Expired - Fee Related
- 1997-10-29 CN CN97120234A patent/CN1095195C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3074156B2 (ja) | 2000-08-07 |
| JPH10150034A (ja) | 1998-06-02 |
| GB9722440D0 (en) | 1997-12-24 |
| KR19980030045A (ko) | 1998-07-25 |
| CN1095195C (zh) | 2002-11-27 |
| DE19747587A1 (de) | 1998-04-30 |
| KR100211547B1 (ko) | 1999-08-02 |
| US5985738A (en) | 1999-11-16 |
| GB2318910A (en) | 1998-05-06 |
| DE19747587C2 (de) | 2002-06-13 |
| TW336337B (en) | 1998-07-11 |
| GB2318910B (en) | 2001-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2519612B2 (ja) | 表面積が極大化されたシリコン層の製造方法 | |
| US6372601B1 (en) | Isolation region forming methods | |
| JPH06232061A (ja) | 単結晶領域を選択エピタキシにより形成する方法 | |
| US5877063A (en) | Method of forming rough polysilicon surfaces | |
| CN1095195C (zh) | 形成半导体装置场氧化物的方法 | |
| US5629230A (en) | Semiconductor processing method of forming field oxide regions on a semiconductor substrate utilizing a laterally outward projecting foot portion | |
| US5719086A (en) | Method for isolating elements of semiconductor device | |
| JPS62136022A (ja) | 半導体装置の製造方法 | |
| JPS61123152A (ja) | 半導体デバイスの分離方法 | |
| JPS60193324A (ja) | 半導体基板の製造方法 | |
| CN1280889C (zh) | 在硅基底中形成绝缘膜的方法 | |
| EP0986101A3 (en) | DRAM trench capacitor production method | |
| CN1622309A (zh) | 隔离半导体元件的方法 | |
| KR100290901B1 (ko) | 반도체소자의격리막형성방법 | |
| JP3419590B2 (ja) | シリコンのエッチング方法およびこれを用いたｃｃｄ固体撮像装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| KR100207531B1 (ko) | 질소가 인-사이튜 도핑된 폴리실리콘 스페이서를 이용한 반도체장치의 소자분리방법 | |
| JPS5893252A (ja) | 半導体装置及びその製造方法 | |
| KR940001123B1 (ko) | 반도체 장치의 소자 분리방법 | |
| CN1059517C (zh) | 半导体器件的器件隔离方法 | |
| JP2558289B2 (ja) | 変質層の形成方法 | |
| KR100242380B1 (ko) | 반도체소자의 필드격리막 제조방법 | |
| JPS5851534A (ja) | 半導体装置の製造法 | |
| KR940008322B1 (ko) | 반도체장치의 제조방법 | |
| JPS60752A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20021127 Termination date: 20131029 |