DE2422195C2 - Verfahren zur Vermeidung von Grenzschichtzuständen bei der Herstellung von Halbleiteranordnungen - Google Patents
Verfahren zur Vermeidung von Grenzschichtzuständen bei der Herstellung von HalbleiteranordnungenInfo
- Publication number
- DE2422195C2 DE2422195C2 DE2422195A DE2422195A DE2422195C2 DE 2422195 C2 DE2422195 C2 DE 2422195C2 DE 2422195 A DE2422195 A DE 2422195A DE 2422195 A DE2422195 A DE 2422195A DE 2422195 C2 DE2422195 C2 DE 2422195C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- boundary layer
- states
- oxide
- insulation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 title claims description 28
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910052739 hydrogen Inorganic materials 0.000 claims description 25
- 239000001257 hydrogen Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 238000009413 insulation Methods 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 13
- -1 hydrogen ions Chemical class 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000005669 field effect Effects 0.000 description 5
- 102100037807 GATOR complex protein MIOS Human genes 0.000 description 4
- 101000950705 Homo sapiens GATOR complex protein MIOS Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- QYQIKTBQNRWCEW-UHFFFAOYSA-K dichlorosyloxyalumanyl chlorite Chemical group [Al+3].[O-]Cl=O.[O-]Cl=O.[O-]Cl=O QYQIKTBQNRWCEW-UHFFFAOYSA-K 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 210000003734 kidney Anatomy 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/024—Defect control-gettering and annealing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/91—Controlling charging state at semiconductor-insulator interface
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Vermeidung von Grenzschichtzuständen bei der Herstellung von
Halbleiteranordnungen, bei denen beim Aufbringen einer Oxidschicht auf die Oberfläche eines Halbleitersubstrats
durch aufgebrochene Bindungen und ausdiffundierende Materialien bewirkte Grenzschichtzustände
entstehen und bei denen iuf die Oxidschicht eine höchstens bei relativ hohen Temperaturen für Gase durchlässige
Isolationsschicht aufgebracht ist.
Es ist eine bekannte Tatsache, daß in fertigen Halbleiteranordnungen
auftretende Grenzschichtzustände außerordentlich nachteilige Auswirkungen auf die Betriebskenngrößen
dieser Halbleiteranordnungen haben und daß als Folge diese Halbleiteranordnungen unbrauchbar
werden. Der ungünstige Einfluß der Grenzschichtzustände ist beispielsweise bei Feldeffekttransistoren
besonders deutlich. Im speziellen betrifft also die Erfindung ein Verfahren zur Vermeidung von Grenzschichtzuständen
in Metall-Isolator-Oxid-Halbleiteranordnungen, sogenannte MIOS-Elemente, bei denen der
Isolator aus Aluminiumoxid oder Siliziumnitrid besteht und das Eindringen von Materialien verhindert, die die
Grenzschichtzustände eliminieren könnten. Um derartige Isolationsschichten für entsprechende Materialien
durchlässig zu machen, müßten die Halbleiteranordnungen in ihrem letzten Herstellungsstadium auf solch hohe
ίο Temperaturen erhitzt werden, daß dabei die angestrebten
und erreichten elektrischen Eigenschaften verloren gingen.
Es sind bereits mehrere Verfahren zur Vermeidung oder zur Verminderung von Grenzschichtzuständen bekanntgeworden.
Beispielsweise ist im US-Patent 33 86 163 ein Verfahren angegeben, bei dem Aluminiumoxid
in eine Siliziumdioxidschicht eindiffundiert wird und bei dem anschließend unter gleichzeitigem Anlegen
eines elektrischen Feldes an ein metallisches Gate ein Erhitzungsprozeß durchgeführt wird, so daß die entlang
des Leitkanals auftretenden Raumladungswirkungen beeinflußbar sind. Beim Gegenstand des US-Patents ist
das Aluminiumoxid vollständig in die Siliziumoxidschicht eindiffundiert, so daß einem Einbringen von
Wasserstoff kein Hindernis entgegensteht. Durch das Einbringen von Wasserstoff läßt sich der Wasserstoff
ersetzen, der in den Hochtemperaturzyklen während des Herstellungsprozesses der Halbleiteranordnung
ausdiffundiert ist.
Das US-Patent 35 40 925 befaßt sich mit den im Gate-Oxid eines Feldeffekttransistors mit isoliertem Gate
entstehenden Grenzschichtzuständen und deren Beseitigung. Die Beseitigung erfolgt durch Bombardierung
der Oxidschicht mittels Edelgasionen und basiert im we· sentlichen auf einem mechanischen Effekt. Es wird angenommen,
daß durch die Bombardierung die Anzahl der Fangstellen in der Oxidschicht reduziert wird, so
daß die Mobilität in der Kanalzone erhöht wird. Ausgegangen wird dabei von einem Stand der Technik, bei
dem auf die als Gate-Oxid verwendete dielektrische Schicht aus Siliciumdioxid eine Phosphorsilikätschicht
aufgebracht wird, von der man annimmt, daß sie bereits einen Teil der Fangstellen in der Oxidschicht eliminiert.
Ein weiteres US-Patent 35 90 477 betrifft ebenfalls ein Verfahren zur Herstellung eines Feldeffekttransistors
mit isoliertem Gate. Dabei werden die Betriebskenngrößen durch Erhitzen des Feldeffekttransistors in
Luft gesteuert, nachdem die Gatemetallisierung bereits bei einer Temperatur zwischen 300°C und 5000C hergestellt
ist. Durch diesen Erhitzungsprozeß in Luft lassen sich die Oberflächenzustände beeinflussen oder eliminieren.
Diese Grenzschicht- oder Oberflächenzustände sind durch Ausdiffusion von Materialien bei den Hochtemperaturzyklen
entstanden. Beim Gegenstand des genannten US-Patentes kann durch eine Erhitzung in Luft
bei relativ niedriger Temperatur erreicht werden, daß geeignete Ionen, beispielsweise Wasserstoffionen,
durch die Siliziumdioxidschicht diffundieren und die Grenzschichtzustände eliminieren, da keine weitere
Schicht aus beispielsweise Siliziumnitrid oder Aluminiumoxid vorhanden ist, die das Eindringen dieser Ionen
verhindern würde.
Es ist die der Erfindung zugrundeliegende Aufgabe, ein Verfahren zur Vermeidung von Grenzschichtzuständen
anzugeben, die an der Grenzschicht zwischen einer Oxidschicht und einem Halbleitersubstrat in der
Oberfläche des Halbleitersubstrats entstanden sind, wobei nur relativ niedrige Temperaturen aufzuwenden
sind, obwohl die Oxidschicht mit einer höchstens bei relativ hohen Temperaturen für Gase durchlässigen Isolationsschicht
abgedeckt ist
Die Lösung dieser Aufgabe ist im Anspruch 1 gekennzeichnet
Vorteilhafte Weiterbildungen des erfindungsgemä-8en Verfahrens sind in den Unteransprüchen niedergelegt.
Die Erfindung wird im folgenden anhand eines in der Zeichnung drrgestellter. \usführungsbeispieis näher erläutert.
Es zeigt
Fig. IA die Schnittansicht eines MIOS-Elementes in
einer der letzten Stufen· des Herstellungsprozesses. Die durch die Ausdiffusion von Wasserstoff während des
Hersteilungsprozesses an der Grenzschicht zwischen Siliziumdioxid und Silizium entstandenen Fangstellen
sind schematisch als Kreise eingezeichnet,
Fig. 1Bdie Anordnung entsprechend Fig. IA. wobei
zusätzlich angedeutet ist, daß WasserstofConen eine Isolationsschicht durchdringen, die normalerweise eine
Diffusion von Wasserstoffionen bei niedrigen Temperaturen verhindert. Die Wassersioffionen gelangen durch
die Siliziumdioxidschicht in den Bereich der Fangstellen bzw. Grenzschichtzustände,
Fig. IC die entsprechende Anordnung nach einem
Erhitzungsprozeß, bei dem die Wasserstoffionen in das Siliziumgitter eindringen, die offenen Bindungen besetzen
und dadurch die Grenzschichtzustände elimineren,
Fig.2A den Verlauf des Drainstromes Id in Abhängigkeit
von der Drainspannung Vo bei unterschiedlichen Werten der Gatespannung Vg vor der Implantation von
Wasserstoffionen,
Fig.2B den Verlauf derselben Parameter nach Implantation
und Erhitzung. Die Auswirkungen der zuvor vorhandenen Grenzschichtzustände sind beseitigt.
Die Erfindung wird anhand eines in der F i g. 1 dargestellten einzelnen Metall-Isolator-Oxid-Halbleiterelementes
erläutert, das auch Teil einer integrierten Anordnung derartiger Elemente sein kann, die eine Speicher-
oder Logikfunktion haben. Das erfindungsgemäße Verfahren kann selbstverständlich an einem einzigen
Element gezeigt werden. Das Bauelement besteht im betrachteten Beispiel aus einem Substrat 1 aus Silizium.
Auf der Oberfläche des Substrats 1 befindet sich eine Schicht 2 aus Siliziumdioxid oder einem anderen Oxid,
das normalerweise eine Diffusion von Gasen zuläßt. Besteht die Schicht 2 aus Siliziumoxid, so wird sie in üblicher
Weise durch thermische Oxydation bei einer Temperatur von 850 bis 11000C erzeugt. Diese und andere
Methoden zum Aufbringen der Oxidschicht 2 auf dem Siliziumsubstrat 1 unter Bildung der Grenzschicht 3 sind
hinreichend in der Halbleitertechnik bekannt. Bei den üblichen MIOS-Elementen weist die Oxidschicht 2 eine
Dicke im Bereich von 2,5 bis 5 nm auf. Auf dte Oxidschicht
2 ist eine Isolationsschicht 4 aus Siliziumnitrid oder Aluminiumoxid aufgebracht. Dies geschieht in bekannter
Weise, beispielsweise durch chemisches Aufdampfen.
Besteht die Isolationsschicht 4 aus Siliziumnitrid, so besteht der Niederschlagsprozeß darin, daß ein unter
atmosphärischem Druck stehendes Gas aus Wasserstoff mit einem Volumenanteil von 30% Ammonium und einem
Volumenanteil von 1% Silan in Gegenwart des Substrats 1 auf eine Temperatur von 950°C erhitzt wird.
Die Abkühlung auf Raumtemperatur erfolgt in einer inerten Gasatmosphäre, beispielsweise in Stickstoff.
Beim Aufbringen der Isolationsschicht 4 geschieht es, daß Wasserstoff durch die Oxidschicht 2 und die Isolationsschicht
4 ausdiffunier: und die durch die Kreise 5 in Fig. IA angedeuteten Grenzschichtzustände an der
Grenzschicht 3 zwischen dem Siliziumsubstrat 1 und der Siliziumdioxidschicht 2 bildet Es sei an dieser Stelle
darauf hingewiesen, daß die Ausdiffusion des Wasserstoffs nicht nur bei dem Prozeß zur Aufbringung der
Isolationsschicht erfolgt, sondern auch in anderen Herstellungsstufen,
bei denen ausreichend hohe Temperaturen (800C —1000° C) erforderlich sind. Dies gilt beispielsweise
für den Prozeßschritt, bei dem auf bestimmten Bereichen der Oberfläche des Substrats 1 dicke Oxidschichten
zu erzeugen sind.
Die beschriebene Situation tritt auch ein. wenn anstelle von Siliziumnitrid Aluminiumoxid als Isolationsschicht
4 aufgebracht wird, das eine Gasdurchlässigkeit nur bei relativ hohen Temperaturen aufweist Eine isolationsschicht
4 aus Aluminiumoxid kann in bekannter Weise durch Zerlegung von Aluminiumtrichlorit in Verbindung
mit Kohlendioxid und Wasserstoff in einem Trägergas aus Stickstoff bei einer Temperatur von 700
bis 1000° C gebildet werden. Die Dicke dieser Isolationsschicht
4 beträgt normalerweise bis zu 50 nm.
Wie aus Fig. IA zu ersehen ist, sind im Bereich von nicht dargestellten Maskenöffnungen Source 6 und
Drain 7 in das Substrat 1 eindiffundiert. Ebenfalls nicht dargestellte Kontakte zu Source 6 und Drain 7 sind in
bekannter photolitographischer Maskierungs- und Ätztechnik hergestellt. Gleichzeitig wird das nur gestrichelt
dargestellte Gate 8 entsprechend auf den Kanal ausgerichtet aufgebracht. Die Verfahrensschritte dieser Teile
der Feldeffekttransistorstruktur sind nicht im einzelnen erläutert, da sie in der Halbleitertechnik hinreichend
bekannt sind. Die schematische Darstellung der Struktur gemäß F i g. IA bis IC ist zur Erläuterung des erfindungsgemäßen
Verfahrens ausreichend. Fig. IA zeigt also schematisch ein MIOS-EIement nahezu im fertiggestellten
Zustand, wobei durch Ausdiffusion von Wasserstoff während des Herstellungsprozesses Fangstellen
oder Grenzschichtzustände 5 an der Grenzschicht 3 entstanden sind. An dieser Stelle ist festzuhalten, daß die
nahezu fertiggestellte Struktur nun nicht mehr Temperaturen im Bereich von 9000C ausgesetzt werden kann,
um durch Eindiffusion von Wasserstoff durch die Schichten 2 und 4 die Grenzschichtzustände 5 zu elimi·
nieren. Die Ursache dafür liegt darin, daß bei diesen hohen Temperaturen die Drain- und Source-Diffusionsgebiete
6 und 7 ungünstig beeinflußt würden, daß das Gate 8 unter Umständen schmelzen würde und daß Legierungen
zwischen der Metallisation und dem Siliziumsubstrat 1 stattfinden würden. Der üblicherweise angewendete
Erhitzungsprozeß, der mit einer Temperatur im Bereich von 400° C bis 5000C durchgeführt wird,
führt bei der betrachteten Anordnung nicht zu einer Elimination der Grenzschichtzustände 5. da Wasserstoff
bei diesen Temperaturen nicht durch die Isolationsschicht 4 hindurchdiffundieren kann.
Durch Anwendung der Ionenimplantation lassen sich nun die erforderlichen Ionen einbringen. Dabei werden
mit einer Einrichtung zur Ionenimplantation H2+-Ionen mit ausreichender Energie implantiert, so daß die maximale
Konzentration der Wasserstoffionen in der Nähe der Grenzschicht 3 auftritt. Weist die Isolationsschicht 4
beispielsweise eine Dicke von 60 nm auf, so sind die Wasserstoffionen etwa mit 10 kV zu beschleunigen. Die
aufzuwendenden Beschleunigungsspannungen hängen von der Dicke der Schichten 2 und 4 ab. Die Wasserstoffionen
durchdringen die Schichten 2 und 4 (und falls erwünscht, auch das Gate S) und eelaneen in die Gitter-
struktur des Siliziumsubstrats 1. Dort besetzen sie die durch die Ausdiffusion von Wasserstoff freigewordenen,
die Grenzschichtzustände bildenden freien Bindungen. Die Anzahl der einzubringenden Wasserstoffionen
kann im Bereich von 2 bis 5 · 10IJ Ionen/cm2 liegen. Da 5
die Wasserstoffionen bis zu einer Tiefe implantiert werden, die die Grenzschicht mit umfaßt, können dabei zusätzliche
Grenzschichtzustände erzeugt werden, da das Gitter des Siliziumsubstrats 1 infolge der auftreffenden
Wasserstoffionen gestört wird. Diese zusätzlichen, wäh- 10 rend des Implantationsprozesses neu entstandenen
Grenzschichtzustände werden nach Durchführung des Implantationsprozesses durch einen Erhitzungsprozeß
bei relativ niedriger Temperatur eliminiert. Dieser Vorgang isi durch Fig. IC angedeutet. Die Erhitzung er- 15
folgt in Stickstoff oder in einem anderen inerten Gas bei einer Temperatur im Bereich von 450° C bis 600° C und
einer Dauer von '/2 bis 1 Stunde.
Die Auswirkungen der Ionenimplantion und anschließenden Erhitzung ergeben sich aus den Kurvenverläufen
der F i g. 2A und 2B. Es sind die Verläufe des Drainstromes Io in Abhängigkeit von der Drainspannung Vq
bei unterschiedlichen Gatespannungen V1, vor und nach
Durchführung des erfiridungsgemäßen Verfahrens dargestellt.
Ein Vergleich der Fig.2A und 2B zeigt klar,
daß der Schwellwert bei der erfindungsgemäß behandelten Struktur so weit gegenüber der unbehandelten
Struktur erniedrigt ist, daß bei einer Gatespannung von 2 Volt bereits ein brauchbarer Drainstrom fließt. Bei der
nicht dem erfindungsgemäßen Verfahren ausgesetzten Struktur ist eine Gatespannung von 6 Volt aufzuwenden,
um einen entsprechenden Drainstrom zu erzielen. Bei einer Gatespannung von 8 Volt erhält man in
Fi g. 2B im Vergleich mit F i g. 2A bereits mehr als den
vierfachen Gatestrom.
Es ist darauf hinzuweisen, daß das erfindungsgemäße Verfahren bei Halbleiterelementen und integrierten
Schaltungen mit Erfolg bei n- und p-leitenden Halbleitersubstraten
anwendbar ist
Hierzu 2 Blatt Zeichnungen
40
45
50
55
Claims (8)
1. Verfahren zur Vermeidung von Grenzschichtzuständen bei der Herstellung von Halbleiteranordnungen,
bei denen beim Aufbringen einer Oxidschicht auf die Oberfläche eines Halbleitersubstrats
durch aufgebrochene Bindungen und ausdiffundierende Materialien bewirkte Grenzschichtzustände
entstehen und bei denen auf die Oxidschicht eine höchstens bei relativ hohen Temperaturen für Gase
durchlässige Isolationsschicht aufgebracht ist, d a durch gekennzeichnet, daß in die Grenzschicht
(3) in die Gitterstruktur des Substrats (1) eintretende Wasserstoffionen implantiert werden und
daß dann das Substrat (1) einem Erhitzungsprozeß in einem inerten Gas unterworfen wird, bei dem die
implantierten Wasserstoffionen die Grenzschichtzustände (5) elimineren.
2. Verfahren nach Anspruch t, dadurch gekennzeichnet, daß vor der Ionenimplantation mindestens
auf einem Teilbereich der Isolationsschicht (4) eine Metallschicht (8) aufgebracht wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Halbleitersubstrat (1) aus Silizium
und die Oxidschicht (2) aus Siliziumdioxid besteht.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Oxidschicht (2) durch thermische
Oxydation erzeugt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß als Isolationsschicht
(4) aus der Dampfphase aufgebrachtes Siliziumnitrid verwendet wird.
6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß als Isolationsschicht
(4) aus der Dampfphase aufgebrachtes Aluminiumoxid verwendet wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Dichte der implantierten
Wasserstoffionen an der Grenzschicht (3) im Bereich von 1 bis 10 · 10IJ Ionen/cm3 liegt.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Erhitzungsprozeß
bei einer Temperatur im Bereich von 450 bis 600° C und während einer Dauer von '/? bis 1 Stunde erfolgt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US00375283A US3849204A (en) | 1973-06-29 | 1973-06-29 | Process for the elimination of interface states in mios structures |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2422195A1 DE2422195A1 (de) | 1975-01-16 |
DE2422195C2 true DE2422195C2 (de) | 1986-02-06 |
Family
ID=23480255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2422195A Expired DE2422195C2 (de) | 1973-06-29 | 1974-05-08 | Verfahren zur Vermeidung von Grenzschichtzuständen bei der Herstellung von Halbleiteranordnungen |
Country Status (5)
Country | Link |
---|---|
US (1) | US3849204A (de) |
JP (1) | JPS5433917B2 (de) |
CA (1) | CA994924A (de) |
DE (1) | DE2422195C2 (de) |
GB (1) | GB1454237A (de) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3923559A (en) * | 1975-01-13 | 1975-12-02 | Bell Telephone Labor Inc | Use of trapped hydrogen for annealing metal-oxide-semiconductor devices |
DE2507366C3 (de) * | 1975-02-20 | 1980-06-26 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Unterdrückung parasitärer Schaltungselemente |
US4047976A (en) * | 1976-06-21 | 1977-09-13 | Motorola, Inc. | Method for manufacturing a high-speed semiconductor device |
US4364779A (en) * | 1980-08-04 | 1982-12-21 | Bell Telephone Laboratories, Incorporated | Fabrication of semiconductor devices including double annealing steps for radiation hardening |
US4447272A (en) * | 1982-11-22 | 1984-05-08 | The United States Of America As Represented By The Secretary Of The Navy | Method for fabricating MNOS structures utilizing hydrogen ion implantation |
US4522657A (en) * | 1983-10-20 | 1985-06-11 | Westinghouse Electric Corp. | Low temperature process for annealing shallow implanted N+/P junctions |
JPH0687503B2 (ja) * | 1987-03-11 | 1994-11-02 | 株式会社日立製作所 | 薄膜半導体装置 |
JP2589327B2 (ja) * | 1987-11-14 | 1997-03-12 | 株式会社リコー | 薄膜トランジスタの製造方法 |
JPH02218132A (ja) * | 1989-02-20 | 1990-08-30 | Nec Corp | 半導体装置の製造方法 |
DE4306565C2 (de) * | 1993-03-03 | 1995-09-28 | Telefunken Microelectron | Verfahren zur Herstellung eines blauempfindlichen Photodetektors |
US5387530A (en) * | 1993-06-29 | 1995-02-07 | Digital Equipment Corporation | Threshold optimization for soi transistors through use of negative charge in the gate oxide |
US5407850A (en) * | 1993-06-29 | 1995-04-18 | Digital Equipment Corporation | SOI transistor threshold optimization by use of gate oxide having positive charge |
JPH07153769A (ja) * | 1993-11-30 | 1995-06-16 | Hitachi Ltd | 半導体集積回路装置の製造方法および製造装置 |
US5897346A (en) * | 1994-02-28 | 1999-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a thin film transistor |
US5620906A (en) | 1994-02-28 | 1997-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device by introducing hydrogen ions |
US6489219B1 (en) * | 1995-11-09 | 2002-12-03 | Micron Technology, Inc. | Method of alloying a semiconductor device |
US5872387A (en) * | 1996-01-16 | 1999-02-16 | The Board Of Trustees Of The University Of Illinois | Deuterium-treated semiconductor devices |
US20020031920A1 (en) | 1996-01-16 | 2002-03-14 | Lyding Joseph W. | Deuterium treatment of semiconductor devices |
JP3865145B2 (ja) * | 1996-01-26 | 2007-01-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US5744202A (en) * | 1996-09-30 | 1998-04-28 | Xerox Corporation | Enhancement of hydrogenation of materials encapsulated by an oxide |
US6071751A (en) * | 1997-04-28 | 2000-06-06 | Texas Instruments Incorporated | Deuterium sintering with rapid quenching |
US6328801B1 (en) | 1997-07-25 | 2001-12-11 | L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude | Method and system for recovering and recirculating a deuterium-containing gas |
US6143631A (en) * | 1998-05-04 | 2000-11-07 | Micron Technology, Inc. | Method for controlling the morphology of deposited silicon on a silicon dioxide substrate and semiconductor devices incorporating such deposited silicon |
FR2784796B1 (fr) * | 1998-10-15 | 2001-11-23 | Commissariat Energie Atomique | Procede de realisation d'une couche de materiau enterree dans un autre materiau |
US6268269B1 (en) * | 1999-12-30 | 2001-07-31 | United Microelectronics Corp. | Method for fabricating an oxide layer on silicon with carbon ions introduced at the silicon/oxide interface in order to reduce hot carrier effects |
US6576522B2 (en) | 2000-12-08 | 2003-06-10 | Agere Systems Inc. | Methods for deuterium sintering |
US6603181B2 (en) * | 2001-01-16 | 2003-08-05 | International Business Machines Corporation | MOS device having a passivated semiconductor-dielectric interface |
DE10334353A1 (de) * | 2003-07-25 | 2005-02-17 | Forschungszentrum Jülich GmbH | Verfahren zur Herstellung eines Kontaktes und elektronisches Bauelement, umfassend derartige Kontakte |
US7407871B2 (en) * | 2006-09-05 | 2008-08-05 | Tech Semiconductor Singapore Pte Ltd | Method for passivation of plasma etch defects in DRAM devices |
KR20100060652A (ko) * | 2008-11-28 | 2010-06-07 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1095412A (de) * | 1964-08-26 | |||
US3540925A (en) * | 1967-08-02 | 1970-11-17 | Rca Corp | Ion bombardment of insulated gate semiconductor devices |
US3513035A (en) * | 1967-11-01 | 1970-05-19 | Fairchild Camera Instr Co | Semiconductor device process for reducing surface recombination velocity |
US3590477A (en) * | 1968-12-19 | 1971-07-06 | Ibm | Method for fabricating insulated-gate field effect transistors having controlled operating characeristics |
DE2056947C3 (de) * | 1970-11-20 | 1975-12-18 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V., 8000 Muenchen | Verfahren zur Stabilisierung von Halbleiteranordnungen |
-
1973
- 1973-06-29 US US00375283A patent/US3849204A/en not_active Expired - Lifetime
-
1974
- 1974-05-08 DE DE2422195A patent/DE2422195C2/de not_active Expired
- 1974-05-16 GB GB2172674A patent/GB1454237A/en not_active Expired
- 1974-06-07 CA CA201,981A patent/CA994924A/en not_active Expired
- 1974-06-25 JP JP7196974A patent/JPS5433917B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5433917B2 (de) | 1979-10-23 |
DE2422195A1 (de) | 1975-01-16 |
JPS516679A (de) | 1976-01-20 |
US3849204A (en) | 1974-11-19 |
GB1454237A (en) | 1976-11-03 |
CA994924A (en) | 1976-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2422195C2 (de) | Verfahren zur Vermeidung von Grenzschichtzuständen bei der Herstellung von Halbleiteranordnungen | |
DE3888603T2 (de) | Halbleiterbauelement mit Floating-Gate. | |
DE1589810C3 (de) | Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2832740C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrebenenverdrahtung | |
DE3311635A1 (de) | Halbleiterbauelement und verfahren zu dessen herstellung | |
DE3490007T1 (de) | Verfahren zur Herstellung von Solarzellen | |
DE2125303B2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2314260A1 (de) | Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung | |
DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
EP0005165A1 (de) | Verfahren zur Herstellung von isolierten Leitbereichen aus polykristallinem Silicium sowie entsprechend aufgebaute Halbleiteranordnungen mit Feldeffektelementen | |
DE2922015A1 (de) | Verfahren zur herstellung einer vlsi-schaltung | |
EP0038994A2 (de) | Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2449012A1 (de) | Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen | |
DE2023936A1 (de) | Halbleitereinrichtung und Verfahren zu seiner Herstellung | |
DE1803024A1 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE3230569A1 (de) | Verfahren zur herstellung eines vertikalkanaltransistors | |
DE2033419A1 (de) | Verfahren zum Herstellen von komplemen taren gitterisoherten Feldeffekttransis toren | |
DE2541651A1 (de) | Ladungsuebertragungsvorrichtung | |
EP0028786B1 (de) | Ionenimplantationsverfahren | |
DE2628406A1 (de) | Verfahren zum herstellen einer halbleitervorrichtung | |
DE2111633A1 (de) | Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors | |
DE69025784T2 (de) | Nichtflüchtige Speicher-Halbleiteranordnung | |
DE2107991A1 (de) | Hochleistungs Halbleiterbauelement. insbesondere Transistor, und Verfahren zum Herstellen dieses Bauelements | |
DE2320420A1 (de) | Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen | |
DE3147535A1 (de) | Verfahren zum herstellen einer halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8178 | Suspension cancelled | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |