CN1207759C - 一种防止mos晶体管发生栅极贫化现象的方法 - Google Patents

Abstract

本发明提供一种在半导体晶片的基板上制作金属氧化物半导体(MOS)晶体管并能防止该MOS晶体管发生栅极贫化现象的方法。该方法是先在该基板表面形成氧化硅层，接着于该氧化硅层表面上形成非晶硅层，然后在该非晶硅层表面形成多晶锗化硅(Si_1-xGe_x，0.05≤x＜1.0)层。随后进行刻蚀工艺，去除部分该锗化硅层以及该非晶硅层，用以在该基板表面上形成多个该MOS晶体管的栅极。最后在各该栅极周围形成隔离壁，并在该基板内形成各该MOS晶体管的源极与漏极。

Description

一种防止MOS晶体管发生栅极 贫化现象的方法

1.技术领域

本发明提供一种MOS晶体管的制作方法，尤其指一种能防止MOS晶体管发生栅极贫化(Gate Depletion)现象的方法。

2.背景技术

随着超大规模集成电路(very large scale integration，VLSI)的发展，耗电量较少且适合高集成度(integration)的金属氧化物半导体(metal-oxide-semi-conductor，简称MOS)晶体管，已被广泛地应用在半导体工艺中。一般MOS晶体管包含有一个栅极(gate)，以及两个位于电容器两侧且半导类型与硅基板相反的半导体区，称为源极(source)与漏极(drain)。栅极的主要结构由栅极氧化层(gate oxide)以及栅极导电层所组成。在栅极加载适当偏压的情形下，MOS晶体管可以视为电路中的一种固态开关(switch)，用来控制电流的导通。

参照图1至图4，图1至图4为现有制作MOS晶体管的工艺的示意图。如图1所示，半导体晶片10包含有硅基板(silicon substrate)12及多个场氧化物层(Field oxide)14以及其下方的沟道阻挡层(channel stop)16。现有制作MOS晶体管的技术是先将半导体晶片10置于热炉管内，然后在常压下通入氢气，以干式或湿式氧化法将激活区域表面的单晶硅(single crystal)氧化成厚度约100到250埃(Angstrom，)的氧化硅层(Silicon oxide，SiO₂)18，用来当作MOS晶体管的栅极氧化层(gate oxide)。

接着在半导体晶片10表面以LPCVD法再沉积1000～2000的未掺杂多晶硅层(undoped polysilicon layer)20，用来当做栅极的主导电层。之后进行黄光工艺，在未掺杂的多晶硅层20表面形成图案化(patterned)的光致抗蚀剂层22，用来构图出栅极的图案与位置。如图2所示，接着利用光致抗蚀剂层22的图案当作硬掩模来进行各向异性刻蚀(anisotropic etching)工艺，以除去未被该硬掩模所覆盖的未掺杂多晶硅层20以及氧化硅层18，直到硅基板12的表面。随后除去光致抗蚀剂层22，完成栅极24的工艺。

然后如图3所示，在半导体晶片10表面进行氮化硅(Silicon nitride，Si₃N₄)26的沉积。如图4所示，接着再利用各向异性刻蚀工艺，用以在栅极24的周围侧壁形成隔离壁(spacer)28。最后以隔离壁28为掩模(mask)进行离子注入(ion implantation)以及热处理(heat treatment)工艺，形成MOS的源极(source)32与漏极(drain)34，完成整个MOS晶体管的制作。其中，源极32与漏极34之间的距离L即为沟道长度(channel length)，而构成栅极24的未掺杂多晶硅层20也会在各PMOS晶体管与NMOS晶体管的源极/漏极的离子注入工艺中，同时被注入成为掺杂多晶硅层，以使杂质(dopant)均匀地扩散于未掺杂多晶硅层20内。

如上所述，在完成该离子注入工艺之后，便会接着进行退火(anneal)工艺，以使杂质均匀地扩散于未掺杂多晶硅层20内，并同时驱赶入(driving in)源极32与漏极34中的杂质(dopant)。然后当该退火工艺无法将杂质驱赶入(drive)全部的栅极24的深度范围时，即发生所谓的栅极贫化(gate depletion)现象。如图5所示，位于栅极氧化层18介面的部分栅极缺乏杂质，因此可视为绝缘区(insulating region)30。对该MOS晶体管而言，相当于栅极氧化层18的厚度增加，进而导致栅极传递讯号的延迟，降低该元件的电性能。

目前已经有许多解决栅极贫化问题的方法被提出来，其中最简单的方法是增加掺杂剂量(implant dose)。然而，受到多晶硅本身的晶界(grainboundary)以及多晶硅与二氧化硅介面具有不同的杂质偏析(dopantsegregation)性质的影响，增加掺杂剂量并不能使得杂质浓度成比例增加。另一方面，除非栅极氧化物层具有抵抗硼离子渗透的良好抵抗力(resistance)，否则在制作PMOS晶体管时，高剂量的硼离子注入工艺很可能造成硼离子穿透(boron penetration)的问题。

3.发明内容

本发明的主要目的在于提供一种能防止MOS晶体管发生栅极贫化(Gate Depletion)现象的工艺方法，以解决上述问题。

在本发明的优选实施例中，先在半导体晶片的基板表面形成氧化硅层，接着在该氧化硅层表面上形成非晶硅(amorphous silicon)层，然后在该非晶硅层表面形成多晶锗化硅(silicon germanium，Si_l-xGe_x，0.05≤x＜1.0)层。随后进行刻蚀工艺，去除该锗化硅层以及该非晶硅层，用以在该基板表面上形成该MOS晶体管的栅极(gate)。最后在该栅极周围形成隔离壁，并在该基板内形成该MOS晶体管的源极(source)与漏极(drain)。

在本发明的优选实施例中，提供一种防止MOS晶体管发生栅极贫化(Gate Depletion)现象的制作MOS晶体管的方法，该方法包括下列步骤：提供半导体晶片：在该半导体晶片的硅基板表面形成氧化硅层；在该氧化硅层表面上形成非晶硅层；进行原位掺杂(in-situ doped)化学气相沉积(chemicalvapor deposition，CVD)工艺，以便在该非晶硅层表面形成锗化硅层；进行刻蚀工艺，刻蚀该锗化硅层以及该非晶硅层，以便在该硅基板表面上形成该MOS晶体管的栅极；在该栅极周围形成隔离壁；进行离子注入工艺，以便在该栅极的相对两侧的该硅基板表面上形成两掺杂区；以及进行高温退火工艺，以驱赶入该两掺杂区中的杂质，形成该MOS晶体管的源极与漏极；其中，该高温退火工艺会扩散该锗化硅层内的锗原子进入该非硅层中，并使该非晶硅层转化成锗化硅，进而抑制该MOS晶体管发生栅极贫化的现象。

在本发明的一个实施例中，原位掺杂化学气相沉积工艺的工艺气体包含有硅烷(SiH₄)、锗烷(GeH₄)和氢气(hydrogen)，且该原位掺杂化学气相沉积工艺的沉积温度介于450℃～620℃之间。

本发明方法利用锗化硅层与非晶硅层作为MOS晶体管的栅极导电层，以增加该导电层内的活性杂质浓度(active dopant concentration)，进而抑制栅极贫化(gate depletion)现象的发生。

4.附图说明

图1到图4为现有制造半导体上MOS晶体管的工艺方法；

图5为MOS晶体管发生栅极贫化现象的示意图；以及

图6到图8为本发明制造半导体上MOS晶体管的工艺方法。

附图符号说明：

10半导体晶片        40半导体晶片

12硅基板            41激活区域

14场氧化物层        42硅基板

16沟道阻挡层        44场氧化物层

18氧化硅层          46沟道阻挡层

20未掺杂多晶硅层    48氧化硅层

22光致抗蚀剂层      50非晶硅层

24栅极              52锗化硅层

26氮化硅层      54栅极

28隔离壁        55轻度掺杂漏极

30绝缘区域      56隔离壁

32源极          58源极

34漏极          60漏极

5.具体实施方式

参照图6至图8，图6至图8为本发明制作PMOS或NMOS晶体管的方法示意图。此外，本发明也可应用在氮化物只读存储器(nitride read onlymemory，NROM)中，位于周边电路区(peripheral region)的晶体管元件的制作。如图6所示，半导体晶片40表面上包含硅基板42、多个场氧化物层44以及其下方的沟道阻挡层46。其中，场氧化物层44仅用来隔绝并构图出激活区41的位置，因此其它的绝缘方式亦可适用于本发明中，例如用浅沟隔离(shallow trench isolation，STI)来取代图6中的场氧化物层44。

如图6所示，本发明方法是先将激活区41的硅基板42表面氧化形成厚度约100到250埃的氧化硅层48，作为MOS晶体管的栅极氧化物层。接着在半导体晶片40表面依次形成厚度约为700～1000埃()的非晶硅层50以及厚度约为1100～1500埃()的多晶锗化硅(silicon germanium，Si_l-xGe_x，x＝0.05≤x＜1.0、)层52，用来当做该MOS晶体管的栅极导电层。其中锗化硅层52利用通入有硅烷(silane，SiH₄)、锗烷(germane，GeH₄)和氢气(hydrogen)且沉积温度介于450℃～620℃间的化学气相沉积(chemical vapor deposition，CVD)所形成。

如图7所示，在锗化硅层52表面形成图案化(patterned)的光致抗蚀剂层(未显示)，用来构图栅极的图案与位置，并利用该光致抗蚀剂层的图案当作硬掩模来进行各向异性刻蚀(anisotropic etching)工艺，以去除未被该硬掩模所覆盖的锗化硅层52、非晶硅层50以及氧化硅层48，直至硅基板42表面。随后去除该光致抗蚀剂层，完成栅极54的工艺。

最后如图8所示，先进行第一离子注入工艺(ion implantation)，用来形成该MOS晶体管的轻度掺杂漏极(lightly doped drain，LDD)55，然后在半导体晶片40表面进行氮化硅的沉积，并利用各向异性刻蚀工艺，在栅极54周围侧壁形成隔离壁56。接着以隔离壁56作为掩模，进行第二离子注入工艺，以在栅极54的相对两侧的基板42表面上形成两个掺杂区，随后进行高温退火工艺，以驱赶入该两个掺杂区中的杂质，形成源极58与漏极60，完成本发明方法的MOS晶体管工艺。

由于本发明制作的MOS晶体管，是以非晶硅层与锗化硅层上下堆叠构成栅极导电层，同时在形成源极与漏极之后进行的高温退火工艺，会扩散该锗化硅层内的锗原子进入该非晶硅层中，以使该非晶硅层转化成锗化硅，进而抑制该MOS晶体管发生栅极贫化的现象。

与现有制作的MOS晶体管相比，本发明制作的MOS晶体管利用锗化硅层与非晶硅层作为栅极导电层，因此可以增加该导电层内的活性杂质浓度，减少因栅极贫化效应而造成的讯号传递延迟。同时，该非晶硅层可以改善栅极氧化层的品质，增进该氧化层的完整性。

以上所述仅为本发明的优选实施例，凡根据本发明权利要求所做的等效变化与修饰，皆应属本发明专利的涵盖范围。

Claims (19)

1.一种在半导体晶片的基板表面上制作MOS晶体管并防止该MOS晶体管发生栅极贫化现象的方法，该方法包括下列步骤：

在该基板表面形成氧化硅层；

在该氧化硅层表面上形成非晶硅层；

在该非晶硅层表面形成锗化硅层；

进行刻蚀工艺，刻蚀该锗化硅层以及该非晶硅层，以及在该基板表面上形成该MOS晶体管的栅极；

在该栅极周围形成隔离壁；以及

在该基板内形成该MOS晶体管的源极与漏极。

2.根据权利要求1的方法，其中，该基板为硅基板。

3.根据权利要求1的方法，其中，该锗化硅层的化学组成为Si_1-xGe_x，0.05≤x＜1.0。

4.根据权利要求1的方法，其中，该氧化硅层用来作为该MOS晶体管的栅极氧化物层。

5.根据权利要求1的方法，其中，该刻蚀工艺亦会刻蚀该氧化硅层。

6.根据权利要求1的方法，其中，该非晶硅层以及该锗化硅层用来作为该MOS晶体管的栅极导电层。

7.根据权利要求1的方法，其中，该MOS晶体管为N型MOS晶体管或P型MOS晶体管。

8.根据权利要求1的方法，其中还包括第一离子注入工艺，用来在进行该刻蚀工艺之后，在形成该隔离壁之前，形成该MOS晶体管的轻度掺杂漏极。

9.根据权利要求1的方法，其中形成该源极与该漏极的方法包括下列步骤：

进行第二离子注入工艺，以便在该栅极的相对两侧的该基板表面上形成两掺杂区；以及

进行高温退火工艺，以驱赶入该两掺杂区中的杂质，形成该源极与漏极。

10.根据权利要求9的方法，其中，该高温退火工艺会扩散该锗化硅层内的锗原子进入该非晶硅层中，以使该非晶硅层转化成锗化硅，进而抑制该MOS晶体管发生栅极贫化的现象。

11.根据权利要求1的方法，其中，该锗化硅层利用通入有硅烷、锗烷和氢气且沉积温度介于450℃～620℃间的化学气相沉积所形成。

12.一种防止MOS晶体管发生栅极贫化现象的制作MOS晶体管的方法，该方法包括下列步骤：

提供半导体晶片：

在该半导体晶片的硅基板表面形成氧化硅层；

在该氧化硅层表面上形成非晶硅层；

进行原位掺杂化学气相沉积工艺，以便在该非晶硅层表面形成锗化硅层；

进行刻蚀工艺，刻蚀该锗化硅层以及该非晶硅层，以便在该硅基板表面上形成该MOS晶体管的栅极；

在该栅极周围形成隔离壁；

进行离子注入工艺，以便在该栅极的相对两侧的该硅基板表面上形成两掺杂区；以及

进行高温退火工艺，以驱赶入该两掺杂区中的杂质，形成该MOS晶体管的源极与漏极；

其中，该高温退火工艺会扩散该锗化硅层内的锗原子进入该非晶硅层中，并使该非晶硅层转化成锗化硅，进而抑制该MOS晶体管发生栅极贫化的现象。

13.根据权利要求12的方法，其中，该氧化硅层用来作为该MOS晶体管的栅极氧化层。

14.根据权利要求12的方法，其中，该锗化硅层的化学组成为Si_1-xGe_x，0.05≤x＜1.0。

15.根据权利要求12的方法，其中，该刻蚀工艺也会刻蚀该氧化硅层。

16.根据权利要求12的方法，其中，该非晶硅层以及该锗化硅层用来作为该MOS晶体管的栅极导电层。

17.根据权利要求12的方法，其中，该MOS晶体管为N型MOS晶体管或P型MOS晶体管。

18.根据权利要求12的方法，还包括另一次离子注入工艺，用来在进行该刻蚀工艺之后，在形成该隔离壁之前，形成该MOS晶体管的轻度掺杂漏极。

19.根据权利要求12的方法，其中，该原位掺杂化学气相沉积工艺的工艺气体包含有硅烷、锗烷和氢气，且该原位掺杂化学气相沉积工艺的沉积温度介于450℃～620℃之间。

Images