CN100345265C - 硅化金属栅极晶体管的结构和方法 - Google Patents

硅化金属栅极晶体管的结构和方法 Download PDF

Info

Publication number
CN100345265C
CN100345265C CNB2004100768173A CN200410076817A CN100345265C CN 100345265 C CN100345265 C CN 100345265C CN B2004100768173 A CNB2004100768173 A CN B2004100768173A CN 200410076817 A CN200410076817 A CN 200410076817A CN 100345265 C CN100345265 C CN 100345265C
Authority
CN
China
Prior art keywords
metal
silicide
silicon
layer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004100768173A
Other languages
English (en)
Other versions
CN1627486A (zh
Inventor
布鲁斯·B·多丽丝
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1627486A publication Critical patent/CN1627486A/zh
Application granted granted Critical
Publication of CN100345265C publication Critical patent/CN100345265C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Abstract

本发明提供一种制造具有金属栅极结构的场效应管(FET)的结构和方法。金属栅极结构在先前牺牲栅极占据的电介质区的孔中形成。金属栅极结构包括接触衬底半导体区上形成的栅电介质的第一层。第一层包括从金属和金属化合物组成的组中选择的材料。栅极还包括在第一层上形成的硅化物。FET还包括在栅极相对侧形成的源区和漏区，源区和漏区在形成栅极的第一层后进行硅化。

Description

硅化金属栅极晶体管的结构和方法
技术领域
本发明涉及半导体加工方法和结构，更具体地涉及形成晶体管的金属栅极的结构和方法，特别是互补型金属氧化物半导体(CMOS)技术中的晶体管。
背景技术
多晶硅栅极是制造栅极的优选材料，原因为多晶硅的特殊性能、特殊的耐热性以及用于刻蚀多晶硅栅极的较高的成图精确性。很多制造步骤，例如退火过程，需要极高的加工温度，因此重要的是多晶硅栅极在制造过程中的经受高温。多晶硅栅极能在掺杂剂导入(drive-in)过程中经受加工其它晶体管部分带来的高温，例如源和漏区。另外，在根据抗蚀图刻蚀多晶硅层时，能在多晶硅栅极上形成精确的边缘。
但是，多晶硅栅极有几个缺点。多晶硅不是很好的电的导体，其质量使多晶硅晶体管工作在较低速度下。并且，多晶硅栅极在工作时易形成损耗区，其中从栅电介质上方的栅极材料中损耗带电载流子。这与金属电极是不同的，在金属电极中，整个电极中的带电载流子仍是充足的。损耗区使栅电介质在工作时显得比其实际厚度厚，从而开启具有多晶硅栅极的晶体管所需的电量高于具有金属栅极的晶体管。因此，近几年来，已经在考虑替代多晶硅栅极的方案。
长时间内金属一直是制造晶体管栅极的优选材料，因为金属是电的良导体，其栅极接触电阻小并且器件性能快。但是，由于制造过程的难度，以前一直避免制造金属栅极。其中一个原因是，金属栅极的耐热性不如多晶硅，对加工晶体管或集成电路(IC)其它部分过程中的高温表现较差。另外，金属栅极不能经受一些栅极制造步骤中的氧化环境，例如栅极侧壁间隔形成和/或侧壁氧化等步骤。并且，当在金属表面进行光刻或其它类似技术时，栅极形成所需的制图准确性下降。光刻制图准确性所需的平表面，在金属上不容易获得。
近几年，制造金属栅极引起了较大关注，这至少部分是因为新方法的发展。在这种新方法中，首先形成牺牲多晶硅栅极，它用在晶体管的初始高温加工过程中，并随后由金属栅极结构替代。通过这个替代栅极过程，就不需要修改恶劣的初始晶体管加工条件，并且保留与多晶硅加工相关的光刻的优点。而且，初始使用牺牲多晶硅栅极的优点还有，多晶硅能在晶体管上进行源和漏注入时阻挡离子注入到晶体管的沟道区。
在包括p型场效应管(PFET)和n型金属栅极场效应管(NFET)的CMOS晶体管中，使用金属栅极是有优势的。在这样的晶体管中，沟道掺杂剂分布需要在栅电介质附近有高的掺杂剂浓度，而在其余位置浓度极剧下降，以便栅极在整个沟道上有好的控制。这需要晶体管在沟道下面有高度掺杂的浅区。这种掺杂通常是通过注入和高温下退火或者通过高温下掺杂剂导入而实现的。
制造这种晶体管的主要问题是，与形成晶体管的其它步骤相比，如何以合适的顺序执行注入和退火(或者高温下的掺杂剂导入)。有时，在去除牺牲多晶硅栅极之后，但在其位置上形成金属栅极之前，必须建立沟道外形。对晶体管制造增加复杂性的是，在晶体管的源和漏区上形成一层硅化物用于增强晶体管性能。一些金属的硅化物，特别是钴和镍，不能经受高温处理，从而为制造这种晶体管增加了难度。
制造金属栅极的这些和其它难题，提出需要战胜的挑战。因此需要改进的结构和制造方法，可以解决当前的制造难题并增强金属栅极的综合性能。
发明内容
根据本发明的一个方面，提供了一种制造具有金属栅极结构的场效应管(FET)的结构和方法。金属栅极结构是在先前由牺牲栅极占据的电介质的孔中形成的。金属栅极结构包括接触衬底半导体区上方所形成的栅电介质的第一层。第一层包括从金属和金属化合物的材料组中选择的材料。栅极还包括在第一层上形成的硅化物。FET还包括在金属栅极结构的相对侧形成的源区和漏区。优选地，源和漏区是硅化的。优选地，源和漏区的硅化物是通过同一个工艺形成的，其中硅化物形成在金属栅极结构的第一层上。
根据本发明的优选方面，硅化物层是以自对准方式由位于金属栅极结构的第一层上的一层硅以及沉积在硅层上的一层金属所形成的。可以在第一层与硅层之间形成硅化物下层。
附图说明
图1到13是表示根据本发明一个实施例的加工方法的各个阶段的剖视图。
具体实施方式
本发明提供一种在形成晶体管的金属栅极后通过自对准技术在PFET和NFET的源和漏区上形成硅化物的方法，该自对准技术不会损坏金属栅极的结构。
本发明特别地提出并解决与先前技术中制造金属栅极相关的问题。特别是，本发明提供具有金属栅极的晶体管，其中在源和漏区上以及在第一层金属栅极结构上方形成自对准硅化物。本发明的特征是，硅化物是同时在金属栅极上形成的，从而避免工艺复杂性，但又不负面影响金属栅极的特性。
本发明的一个特征是在高温(即500℃及大于500℃)处理后的某一时刻执行硅化步骤，从而硅化物层不会由于高温处理而损坏。硅化步骤的执行，是在避免随后刻蚀过程损坏栅极的方式下进行的。本发明的这些和其它特征，将在下面的详细描述中讨论。
图1是表示根据本发明一个实施例的制造方法中的一个阶段的剖视图。图1表示半导体衬底100。这里使用的术语“衬底”是便于参考，并包括多种类型的衬底，包括整体半导体衬底、诸如硅绝缘体(SOI)衬底的半导体绝缘体的衬底、锗(Ge)衬底、应变硅/硅锗(SSi/SiGe)衬底以及硅锗(SiGe)衬底。这样的衬底包括在其主表面上的单晶半导体区。当这里描述的方法用于形成薄膜晶体管(TFT)时，术语衬底也可以用于具有薄沉积半导体层的衬底。
接着，在衬底100上形成110所示的隔离结构。这些隔离结构110是可以包括多种结构，如浅沟槽隔离，并且选择性地形成在衬底100上。由隔离结构110限定的并且在它们之间的衬底区域，被称为有源区，并且在图1中表示为120。有源区120将容纳有源电子器件。隔离结构的目的是在不同的有源区120以及特别是相邻有源区120中的器件之间提供电隔离。
图2表示下一个加工阶段，其中的初始加工步骤用于在衬底100上形成牺牲多晶硅栅极。如图2所示，刻蚀阻挡层200通过沉积形成或生长在衬底100上。在优选的实施例中，刻蚀阻挡层200包括诸如二氧化硅的氧化物。另外，刻蚀阻挡层可以包括氮化物，如氮化硅、氮氧化硅或其它类似的材料。如图2所示，接着，在刻蚀阻挡层200上沉积多晶硅层210作为牺牲栅极材料。
如图3所示，牺牲栅极材料210和刻蚀阻挡层200被构图在一起。由于牺牲栅极是由多晶硅形成的，如同在NFET和PFET中广泛使用的，因此构图过程容易实现。
刻蚀之后的光刻成像，用于形成栅极堆层300的图案，包括刻蚀阻挡层(说明性地，如氧化物层200)和多晶硅210。刻蚀可以通过各向异性刻蚀方法实现，例如，反应离子等离子刻蚀(RIE)。
在下一个加工步骤中，在栅极堆层结构的侧壁上形成间隔400，如图4所示。在一个优选的实施例中，间隔400是由氮化物形成的，如氮化硅。优选地，在间隔400下面提供L形的间隔410。L形间隔的形成，优选是通过在栅极堆层300和衬底100上沉积第一层材料，优选的是一层氧化物。接着，在第一层材料上沉积第二层材料。第二层材料优选地是氮化物，如氮化硅。接着，使用诸如RIE的各向异性垂直刻蚀，除了共同涂覆在牺牲栅极的侧壁上的位置以外，去除其余的第一和第二层材料，得到如图4所示的、包括间隔400和410的结构。
图4还表示形成420所示的源和漏区的过程。凸出的源和漏区的形成是通过在衬底100的表面上的区域420中选择性地生长外延硅层。在此步骤中，牺牲栅极210和间隔400，410防止外延层在衬底100的沟道区430上生长。
此后，分别执行离子注入源和漏区，形成NFET和PFET。在此步骤中，在NFET的源和漏区进行注入时，衬底100上待形成PFET的区域被掩蔽。同样，当PFET的源和漏区进行注入时，衬底上待形成NFET的区域被掩蔽。
图4中440所示的区域也可以进行注入，形成轻微掺杂的源/漏延伸区和/或环状注入区。440所示的延伸、和环状注入的实现是通过间隔400形成之前的掺杂剂离子注入。另外，根据需要形成特殊需求的器件，可以注入n型和p型杂质中的一种或二者同时注入。在一个优选的实施例中，当使用互补金属氧化物半导体(CMOS)技术时，必须将n型掺杂剂和p型掺杂剂注入衬底的各个部分，形成NFET和PFET的源和漏区。足够厚的多晶硅层能阻挡离子注入到下层中。牺牲多晶硅栅极300和间隔400、410，在离子注入形成源和漏区的过程中，共同起到注入掩模的作用。
在加工金属栅极的这些早期阶段中使用牺牲多晶硅栅极，允许执行高温处理。例如，在形成栅极图案后注入掺杂剂到衬底的源和漏区之后，一般需要高温掺杂剂导入工艺。
接着，如图5所示，中间高度(interlevel)电介质层500覆盖沉积在衬底100上。在一个优选的实施例中，中间高度电介质材料包括二氧化硅(SiO2)。优选地，中间高度电介质500被平面化，终止于牺牲多晶硅210上。可以用于平面化的方法有多个，例如化学机械抛光(CMP)。
如图6所示，接着去除牺牲栅极210，例如通过RIE，并终止在刻蚀阻挡层200上，从而避免损坏衬底100的表面，在其下面将形成晶体管的传导沟道630。结果，如图6所示，形成孔600，该孔被刻蚀阻挡层200和L形间隔410的侧壁610限定。
一旦去除牺牲栅极210，穿过刻蚀阻挡层200执行浅的阈值电压调节注入。此后，进行退火，将掺杂剂离子扩散到所需的分布，并对由于注入造成的衬底100的晶体结构损坏进行修复。接着，去除刻蚀阻挡层200，例如通过对硅和氮化物具有选择性的干定向刻蚀，如RIE。
可替代地，使用掺杂玻璃导入工艺，提供对晶体管传导沟道的阈值电压调节．在这个过程中，去除刻蚀阻挡层200，例如通过干定向刻蚀，如RIE。接着，将一薄层掺杂剂材料，如砷掺杂的玻璃(如果需要n型注入)或者硼硅酸盐玻璃(如果需要p型注入)，沉积在孔600内刻蚀阻挡层200位置处的衬底100的表面上，如图7中700所示。此后，通过导入退火，将掺杂剂分布在所需的深度以及分布上。接着，从孔600中去除掺杂的玻璃材料，例如通过干定向刻蚀。
无论使用什么方法提供阈值电压调节，衬底在700的表面此时是干净的，并且此时在孔600内形成最终的栅电介质800如图8所示。在一个实施例中，栅电介质800包括氧化物层，并且热生长在孔600内的衬底100上。在另一个实施例中，栅电介质800是通过沉积形成的，例如通过低压化学气相沉积(LPCVD)，沉积的材料如二氧化硅、氮化硅、或氮氧化硅．其它的材料选择也可用于栅电介质。例如，氧化铪(HfO2)或氧化锆(ZrO2)栅电介质，可以形成为具有所需的高介电常数k的栅电介质，其介电常数k高于二氧化硅、氮化硅或氮氧化硅。这种高k栅电介质在特殊应用中是有利的，例如需要较厚的栅电介质防止电介质被击穿时，但不会牺牲晶体管的切换性能。
图9表示形成包括金属栅极层900的金属栅极结构的阶段。在图9所示的实施例中，使用钨(W)作为金属栅极层900的优选材料。一种或多种金属和/或金属的化合物可以用于形成金属栅极层900，从而金属栅极层900可以包括仅仅一种或多种金属，或者仅仅一种或多种金属化合物，或者另外可以是金属与金属化合物的组合。在一个例子中，金属栅极层900可以优选地包括诸如钨的金属，它在硅的中等带隙附近具有功函数。在另一个例子中，金属栅极层900可以包括硅化钨。同时层900可以包括金属的化合物，下面将指为“金属栅极层”。金属栅极层900首先沉积在前面600所示的孔中。接着，在一个优选的实施例中，使用化学机械抛光(CMP)将金属栅极层平面化，达到中间高度电介质500的高度。
接着，执行在源和漏区加工形成硅化物以及接触栅极。本发明提供一种在晶体管的源和漏区形成自对准硅化物的方法，同时不干扰其它所需的工艺或者完成后晶体管的质量。如上所述，在形成p型场效应管(PFET)和n型场效应管(NFET)时，需要执行对晶体管沟道区的浅注入，以便调节阈值电压到所需水平。为了在浅阈值电压调节注入之后进行PFET和NFET晶体管沟道区的退火，需要高温处理。但是，如果晶体管的源和漏区在这种高温处理之前是硅化物，则导致器件退化。很多退火过程所需的温度超过800℃。很多硅化物，包括硅化镍(NiSi)，在500℃的温度以上不稳定。因此，这些硅化物不能在完成这种高温处理之前形成。
因此，需要在沟道区注入和退火之后，在晶体管的源和漏区形成硅化物。但是，在沟道区退火以后硅化源和漏区的机会，一直到金属栅极完全形成之后都不会存在。这引起了一个问题。如果通过自对准技术形成硅化物，则沉积的金属必须在与硅接触时与硅反应形成硅化物。随后必须去除多余的未反应金属，即，相对存在的硅化物和电介质材料进行选择性刻蚀。但是，除非下层的金属栅极的金属受到一定程度保护，否则去除未反应金属的这个刻蚀将损坏金属栅极。
本发明对这些问题说明如下。在金属栅极层900上形成硅的中间层，作为保护金属栅极层900的一种方法，从而利用自对准技术在随后形成硅化物。这样，在下一阶段加工时，如图10所示，金属栅极层900在孔600内向下凹陷，以便在间隔410之间形成空间，用于形成硅层1000。在一个优选的实施例中，通过去除优选为20nm到50nm厚的金属，使金属栅极层900向下凹陷。优选地，使用稀释过氧化氢(H2O2)使金属栅极层900向下凹陷，但也可以使用其它技术，例如干刻蚀技术。
在金属栅极层900向下凹陷后，接着在金属栅极层900上沉积掺杂硅层1000。在本发明优选的实施例中，硅层1000包括一层多晶硅(p-Si)或非晶硅(a-Si)。在这样的一个实施例中，接着使用n型或p型掺杂剂原位掺杂的p-Si或a-Si，用以减小栅极电阻，但不影响包括栅极的晶体管的阈值电压(Vt)。接着，优选地通过化学机械抛光(CMP)的平面化过程，随后将硅层1000降低到中间高度电介质500的高度。
下面，参考图11到13描述形成硅化物的过程。图11表示加工过程中的下一个阶段，其中去除中间高度电介质500，使源/漏区420暴露。如图12所示，保形地沉积第二金属层1200。第二金属层1200的沉积方式是，在衬底100、间隔400以及掺杂硅层1000上沉积一薄层金属。第二金属层1200优选地包括钴或镍。另外，也可以使用诸如铂或钛的金属。接着，执行退火，使金属层1200与源和漏区420的硅以及栅极的硅层1000反应，形成自对准硅化物1300。在这样的实施例中，当沉积的第二金属层1200是钴时，形成CoSi2作为硅化物1300的退火过程通常是在600到750℃的温度范围内进行的。另外，当沉积的第二金属层1200是镍时，形成NiSi作为硅化物1300的退火过程是在400到500℃的温度范围内进行的。当沉积的第二金属层是钛时，形成TiSi2作为硅化物1300的退火过程通常是在500到750℃的温度范围内进行的。当沉积的第二金属层是铂时，形成PtSi作为硅化物1300的退火过程通常是在450到800℃的温度范围内进行的。
当金属栅极层900是与硅反应形成硅化物的金属时，退火过程也在金属栅极层900与掺杂的硅层1000之间形成硅化物层。在使用钨作为金属栅极层900的实施例中，这将形成硅化钨(WSi2)层。
在退火过程之后，执行选择性刻蚀，在除了形成硅化物层的位置以外的所有区域上，去除多余的未反应金属。在这种方式下，从接触所述间隔400的区域中去除多余的金属1200。获得的结构如图13所示。
如图13所示，金属硅化物1300提供在衬底100的源和漏区420上。在沉积的硅层1000的顶上还有一层硅化物1300。在金属栅极900与掺杂硅层1000之间也形成硅化物层1310。掺杂硅层1000将在下面称为中间层。
在退火形成自对准硅化物1300的过程中，实际上，掺杂硅层1000可以通过与下层金属栅极层900的金属以及与第二金属层1200的反应完全消耗，从而形成两个硅化物层1310和1300。在这样的情况下，两个硅化物层1310和1300互相合并。
在另外的一个实施例中，当金属栅极层900是硅化物材料或者是与硅接触不形成硅化物的材料时，在退火后将不出现硅化物层1310。在这样的实施例中，根据掺杂硅层1000和第二金属层1200中材料的相对数量，形成硅化物1300的退火过程可以或者不可以完全消耗掺杂硅层1000。
虽然按照上述的优选实施例描述了本发明，但本领域的一般技术人员应该认识到，在不偏离本发明的实际范围和精神的条件下，可以做出很多修改和增强，而这仅仅被权利要求所限定。

Claims (20)

1.一种制造场效应管的方法，包括：
形成具有包括金属栅极结构、源区和漏区的结构，其中：
在先前由牺牲栅极占据的电介质区的孔中形成所述金属栅极结构，
在所述金属栅极结构的相对侧形成所述源区和漏区，并且
形成所述金属栅极结构，包括：
形成第一层，所述第一层包括从金属和金属化合物组成的材料组中选出的一种或多种材料，所述第一层接触栅电介质，所述栅电介质接触衬底的半导体区中形成的晶体管沟道区；以及
在所述第一层上面形成上层硅化物层。
2.如权利要求1所述的方法，其特征在于形成所述金属栅极结构的所述步骤包括：在所述第一层上沉积一层硅，在所述沉积硅层上沉积一层金属，使所述沉积硅与所述沉积金属反应，以自对准方式形成所述上层硅化物层。
3.如权利要求2所述的方法，其特征在于形成所述金属栅极结构的所述步骤还包括：在所述第一层和所述沉积硅层之间的界面上形成下层硅化物。
4.如权利要求3所述的方法，其特征在于所述第一层包括单一金属，所述金属的功函数的数值约在硅的中间带隙。
5.如权利要求4所述的方法，其特征在于所述单一金属是钨。
6.如权利要求5所述的方法，其特征在于所述下层硅化物包括硅化钨。
7.如权利要求6所述的方法，其特征在于所述上层硅化物层包括硅化钴。
8.如权利要求6所述的方法，其特征在于所述上层硅化物层包括硅化镍。
9.如权利要求1所述的方法，其特征在于所述栅电介质包括从由二氧化硅、氮化硅、氮氧化硅、二氧化铪和二氧化锆构成的组中选择的材料。
10.如权利要求1所述的方法，其特征在于所述电介质区中的所述孔内衬有电介质间隔，所述电介质间隔已经形成在所述牺牲栅极的侧壁上。
11.如权利要求10所述的方法，其特征在于所述电介质间隔包括侧壁暴露在所述孔中的L形氧化物间隔、以及上层氮化物间隔。
12.一种制造场效应管的方法，包括：
形成设置在衬底半导体区上方的一对间隔之间的牺牲栅极；
在所述牺牲栅极的相对侧形成源区和漏区；
在所述衬底上形成电介质层，使其顶面基本与所述牺牲栅极的顶面相平；
去除所述牺牲栅极，并在所述一对间隔之间形成孔，所述孔延伸到所述半导体区；
在所述孔中在所述半导体区上形成栅电介质；
在所述孔中形成第一层，其中包括从金属和金属化合物组成的组中选出的至少一种材料；
在所述孔中在所述第一层上沉积一层硅；
去除所述电介质层并在所述源区和所述漏区以及所述硅层上方形成包括硅化物形成金属的第二金属层；以及
将所述衬底退火，以便由所述硅化物形成金属形成一硅化物，所述硅化物接触所述源区和所述漏区并接触所述硅层。
13.如权利要求12所述的方法，其特征在于所述退火还在所述第一金属层与所述硅层之间的界面上形成硅化物。
14.如权利要求13所述的方法，其特征在于所述硅化物形成金属包括从一个组中选择的至少一种金属，所述组包括钴、镍、钛和铂。
15.一种包括具有金属栅极结构的场效应管的集成电路，包括：
在先前由牺牲栅极占据的电介质区的孔中形成栅极结构，所述栅极包括：接触在衬底半导体区上方所形成的栅电介质的第一层，所述第一层包括从金属和金属化合物的材料组中选择的材料，所述栅极还包括在所述第一层上方形成的硅化物；以及
在所述栅极的相对侧形成的源区和漏区。
16.如权利要求15所述的集成电路，其特征在于还包括接触所述源区和所述漏区的硅化物。
17.如权利要求15所述的集成电路，其特征在于所述第一层包括单一金属，所述金属的功函数的数值约在硅的中间带隙。
18.如权利要求17所述的集成电路，其特征在于所述单一金属是钨。
19.如权利要求15所述的集成电路，其特征在于所述上层硅化物层包括从下面组中选择的金属的硅化物，所述组包括钴、镍、铂和钛。
20.如权利要求15所述的集成电路，其特征在于所述栅电介质包括从由二氧化硅、氮化硅、氮氧化硅、二氧化铪和二氧化锆构成的组中选择的材料。
CNB2004100768173A 2003-09-10 2004-09-07 硅化金属栅极晶体管的结构和方法 Active CN100345265C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/605,130 2003-09-10
US10/605,130 US6908850B2 (en) 2003-09-10 2003-09-10 Structure and method for silicided metal gate transistors

Publications (2)

Publication Number Publication Date
CN1627486A CN1627486A (zh) 2005-06-15
CN100345265C true CN100345265C (zh) 2007-10-24

Family

ID=34225879

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100768173A Active CN100345265C (zh) 2003-09-10 2004-09-07 硅化金属栅极晶体管的结构和方法

Country Status (2)

Country Link
US (1) US6908850B2 (zh)
CN (1) CN100345265C (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148546B2 (en) * 2003-09-30 2006-12-12 Texas Instruments Incorporated MOS transistor gates with doped silicide and methods for making the same
US7067391B2 (en) * 2004-02-17 2006-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method to form a metal silicide gate device
US20050212015A1 (en) * 2004-03-25 2005-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate semiconductor device and manufacturing method
US20060040481A1 (en) * 2004-08-17 2006-02-23 Bor-Wen Chan Methods and structures for preventing gate salicidation and for forming source and drain salicidation and for forming semiconductor device
US7611943B2 (en) * 2004-10-20 2009-11-03 Texas Instruments Incorporated Transistors, integrated circuits, systems, and processes of manufacture with improved work function modulation
US7575959B2 (en) * 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20060197088A1 (en) * 2005-03-07 2006-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7569443B2 (en) * 2005-06-21 2009-08-04 Intel Corporation Complementary metal oxide semiconductor integrated circuit using raised source drain and replacement metal gate
US7759206B2 (en) * 2005-11-29 2010-07-20 International Business Machines Corporation Methods of forming semiconductor devices using embedded L-shape spacers
US20070120199A1 (en) * 2005-11-30 2007-05-31 Advanced Micro Devices, Inc. Low resistivity compound refractory metal silicides with high temperature stability
US20070224745A1 (en) * 2006-03-21 2007-09-27 Hui-Chen Chang Semiconductor device and fabricating method thereof
DE102006019934B4 (de) * 2006-04-28 2009-10-29 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Ausbildung eines Feldeffekttransistors
JP5352081B2 (ja) * 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8120114B2 (en) * 2006-12-27 2012-02-21 Intel Corporation Transistor having an etch stop layer including a metal compound that is selectively formed over a metal gate
US7652332B2 (en) 2007-08-10 2010-01-26 International Business Machines Corporation Extremely-thin silicon-on-insulator transistor with raised source/drain
DE102007041207B4 (de) * 2007-08-31 2015-05-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung
US7704844B2 (en) * 2007-10-04 2010-04-27 International Business Machines Corporation High performance MOSFET
US7615831B2 (en) * 2007-10-26 2009-11-10 International Business Machines Corporation Structure and method for fabricating self-aligned metal contacts
US7964923B2 (en) * 2008-01-07 2011-06-21 International Business Machines Corporation Structure and method of creating entirely self-aligned metallic contacts
US20090267130A1 (en) * 2008-04-28 2009-10-29 International Business Machines Corporation Structure and process integration for flash storage element and dual conductor complementary mosfets
US20100073584A1 (en) * 2008-09-22 2010-03-25 Harbach Andrew P Apparatus for illuminating a vehicle occupant with infrared light
CN101840862B (zh) * 2009-10-15 2013-02-20 中国科学院微电子研究所 高性能半导体器件的形成方法
US8551874B2 (en) 2010-05-08 2013-10-08 International Business Machines Corporation MOSFET gate and source/drain contact metallization
US8440519B2 (en) 2010-05-12 2013-05-14 International Business Machines Corporation Semiconductor structures using replacement gate and methods of manufacture
US20130175619A1 (en) * 2012-01-06 2013-07-11 International Business Machines Corporation Silicon-on-insulator transistor with self-aligned borderless source/drain contacts
US8928090B2 (en) * 2012-10-31 2015-01-06 International Business Machines Corporation Self-aligned contact structure for replacement metal gate
US9105497B2 (en) * 2013-09-04 2015-08-11 Globalfoundries Inc. Methods of forming gate structures for transistor devices for CMOS applications
US9876110B2 (en) * 2014-01-31 2018-01-23 Stmicroelectronics, Inc. High dose implantation for ultrathin semiconductor-on-insulator substrates
US9653356B2 (en) * 2015-08-10 2017-05-16 Globalfoundries Inc. Methods of forming self-aligned device level contact structures

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60219773A (ja) * 1984-04-16 1985-11-02 Mitsubishi Electric Corp 半導体装置の製造方法
US20020084486A1 (en) * 1998-12-28 2002-07-04 Fairchild Semiconductor Corporation Metal gate double diffusion MOSFET with improved switching speed and reduced gate tunnel leakage
US6436775B2 (en) * 2000-06-21 2002-08-20 Hynix Semiconductor, Inc. MOSFET device fabrication method capable of allowing application of self-aligned contact process while maintaining metal gate to have uniform thickness
US6534352B1 (en) * 2000-06-21 2003-03-18 Hynix Semiconductor Inc. Method for fabricating a MOSFET device
US6544822B2 (en) * 2000-06-21 2003-04-08 Hynix Semiconductor, Inc. Method for fabricating MOSFET device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864162A (en) * 1993-07-12 1999-01-26 Peregrine Seimconductor Corporation Apparatus and method of making a self-aligned integrated resistor load on ultrathin silicon on sapphire
US5863823A (en) * 1993-07-12 1999-01-26 Peregrine Semiconductor Corporation Self-aligned edge control in silicon on insulator
KR100568077B1 (ko) * 1997-09-19 2006-04-05 가부시키가이샤 히타치세이사쿠쇼 반도체장치의 제조방법
US6492694B2 (en) 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
US6074915A (en) * 1998-08-17 2000-06-13 Taiwan Semiconductor Manufacturing Company Method of making embedded flash memory with salicide and sac structure
JP3175700B2 (ja) * 1998-08-24 2001-06-11 日本電気株式会社 メタルゲート電界効果トランジスタの製造方法
US6033963A (en) * 1999-08-30 2000-03-07 Taiwan Semiconductor Manufacturing Company Method of forming a metal gate for CMOS devices using a replacement gate process
US6417046B1 (en) * 2000-05-05 2002-07-09 Taiwan Semiconductor Manufacturing Company Modified nitride spacer for solving charge retention issue in floating gate memory cell
US6589866B1 (en) 2000-10-19 2003-07-08 Advanced Micro Devices, Inc. Metal gate with PVD amorphous silicon layer having implanted dopants for CMOS devices and method of making with a replacement gate process
US6528362B1 (en) 2000-10-19 2003-03-04 Advanced Micro Devices, Inc. Metal gate with CVD amorphous silicon layer for CMOS devices and method of making with a replacement gate process
KR100506055B1 (ko) 2001-12-31 2005-08-05 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60219773A (ja) * 1984-04-16 1985-11-02 Mitsubishi Electric Corp 半導体装置の製造方法
US20020084486A1 (en) * 1998-12-28 2002-07-04 Fairchild Semiconductor Corporation Metal gate double diffusion MOSFET with improved switching speed and reduced gate tunnel leakage
US6436775B2 (en) * 2000-06-21 2002-08-20 Hynix Semiconductor, Inc. MOSFET device fabrication method capable of allowing application of self-aligned contact process while maintaining metal gate to have uniform thickness
US6534352B1 (en) * 2000-06-21 2003-03-18 Hynix Semiconductor Inc. Method for fabricating a MOSFET device
US6544822B2 (en) * 2000-06-21 2003-04-08 Hynix Semiconductor, Inc. Method for fabricating MOSFET device

Also Published As

Publication number Publication date
US6908850B2 (en) 2005-06-21
CN1627486A (zh) 2005-06-15
US20050055494A1 (en) 2005-03-10

Similar Documents

Publication Publication Date Title
CN100345265C (zh) 硅化金属栅极晶体管的结构和方法
CN100452400C (zh) 沟槽应变抬升源/漏结构及其制造方法
CN100380576C (zh) 以减少远处散射的栅极氧化制造高性能金属氧化物半导体晶体管的方法
US6828630B2 (en) CMOS device on ultrathin SOI with a deposited raised source/drain, and a method of manufacture
US9276118B2 (en) FinFET device having a merge source drain region under contact areas and unmerged fins between contact areas, and a method of manufacturing same
CN100359701C (zh) 具有改进的驱动电流特性的晶体管及其制作方法
CN100466195C (zh) 移除间隙壁的方法、金氧半导体晶体管元件及其制造方法
US20050139932A1 (en) Transistors of semiconductor devices and methods of fabricating the same
CN1993815A (zh) 具有不同材料结构元件的半导体晶体管及其形成方法
JP2003517210A (ja) Ｍｏｓｆｅｔデバイスのシステムおよび方法
US20130344667A1 (en) Trench FET with Source Recess Etch
US20150061018A1 (en) Spacerless fin device with reduced parasitic resistance and capacitance and method to fabricate same
US20070194353A1 (en) Metal source/drain Schottky barrier silicon-on-nothing MOSFET device and method thereof
CN1868045A (zh) 使用各向同性蚀刻工艺的肖特基势垒mosfet制造方法
CN203800057U (zh) 半导体器件
US20030030103A1 (en) Structure of semiconductor device and method for manufacturing the same
CN102446953A (zh) 一种半导体结构及其制造方法
CN101140932A (zh) 具有拉应力膜和压应力膜的cmos半导体器件
CN102386226B (zh) 半导体结构及其制造方法
US20090001477A1 (en) Hybrid Fully-Silicided (FUSI)/Partially-Silicided (PASI) Structures
CN100499166C (zh) 半导体结构及金属氧化物半导体元件的制作方法
CN111863967A (zh) 一种具有埋层结构的新型低阈值jlfet器件及其制备方法
CN1934686A (zh) 场效应晶体管及场效应晶体管的制造方法
US20090286375A1 (en) Method of forming sidewall spacers to reduce formation of recesses in the substrate and increase dopant retention in a semiconductor device
CN102446761A (zh) 半导体结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171121

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171121

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.