CN102446761A - 半导体结构的制造方法 - Google Patents
半导体结构的制造方法 Download PDFInfo
- Publication number
- CN102446761A CN102446761A CN2010105017123A CN201010501712A CN102446761A CN 102446761 A CN102446761 A CN 102446761A CN 2010105017123 A CN2010105017123 A CN 2010105017123A CN 201010501712 A CN201010501712 A CN 201010501712A CN 102446761 A CN102446761 A CN 102446761A
- Authority
- CN
- China
- Prior art keywords
- tension stress
- stress layer
- layer
- semiconductor structure
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 230000005669 field effect Effects 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 239000004020 conductor Substances 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 21
- 230000006835 compression Effects 0.000 claims description 16
- 238000007906 compression Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 238000013459 approach Methods 0.000 claims description 6
- 229910020177 SiOF Inorganic materials 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 10
- 238000000137 annealing Methods 0.000 abstract description 6
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 52
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 125000001475 halogen functional group Chemical group 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- WOIHABYNKOEWFG-UHFFFAOYSA-N [Sr].[Ba] Chemical compound [Sr].[Ba] WOIHABYNKOEWFG-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011221 initial treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 210000004483 pasc Anatomy 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7847—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate using a memorization technique, e.g. re-crystallization under strain, bonding on a substrate having a thermal expansion coefficient different from the one of the region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
Abstract
本发明公开了一种半导体结构的制造方法，包括：提供p型场效应晶体管，所述晶体管在衬底上包括栅极；在所述晶体管上形成拉应力层；对所述拉应力层进行图案化，从而在晶体管沟道内产生压应力；以及进行退火，以记忆晶体管沟道内的压应力和达到增强晶体管性能的目的。本发明的方法利用应力记忆技术来记忆晶体管沟道内的压应力，从而改进空穴的迁移率，提高半导体结构的整体性能。
Description
技术领域
本发明一般地涉及一种半导体结构的制造方法，更具体地，涉及一种利用应力记忆技术来制造高性能半导体结构的方法。
背景技术
已知将应力施加于场效应晶体管(FET：field effect transistor)可以改进它们的性能。当向场效应晶体管施加应力时，拉应力可以提高电子迁移率(或nFET驱动电流)，而压应力可以提高空穴迁移率(或pFET驱动电流)。
一种提供这种应力的方式被称为应力记忆技术(SMT：stressmemorization technique)，其包括在半导体结构的各个部位，例如沟道区上方，形成固有应力材料(例如，氮化硅)并进行退火以使应力被记忆在相应的部位(例如栅极区或延伸区)中，然后去除应力材料。这样，应力得以保留并可以改进空穴的迁移率，从而提高半导体结构的整体性能。
SMT存在的一个问题是其只能用于n型场效应晶体管。具体而言，为了将应力记忆在半导体结构中，必须进行退火操作，而退火操作往往需要在高温下进行。但是，常用于向场效应晶体管施加应力的材料，例如氮化物材料，在高温下只能提供拉应力，这就将SMT技术的应用局限于n型场效应晶体管。
鉴于上述问题，需要提供一种可以用于pFET的SMT技术。
发明内容
本发明的目的是提供一种可以用于pFET的SMT技术，该方法能够利用常用的应力材料在pFET的沟道中施加压应力，并且在经历高温退火操作之后，能够将来自p型晶体管上方的应力层的压应力记忆到沟道中，从而改进空穴的迁移率，提高半导体结构的整体性能。
此外，本发明的方法操作简单，工业可应用性强。
本发明提供一种半导体结构的制造方法，包括以下步骤：
a)提供p型场效应晶体管，
b)在所述p型场效应晶体管上形成拉应力层，
c)去除一部分拉应力层，使得保留的拉应力层在沟道中产生压应力，以及
d)进行退火。
优选地，所述拉应力层包括选自Si3N4、SiO2、SiOF、SiCOH、SiCO、SiCON、SiON、PSG和BPSG中的至少一种材料。
优选地，在步骤b)中，通过淀积工艺形成所述拉应力层。
优选地，在步骤c)中，通过选择性刻蚀来去除一部分拉应力层。
优选地，其中，在步骤a)之后和步骤b)之前，通过淀积工艺形成刻蚀停止层。进一步优选地，所述刻蚀停止层的材料不同于所述拉应力层的材料。更进一步优选地，所述刻蚀停止层包括SiO2。
优选地，步骤c)包括：光刻，以形成预定图案的光刻胶；以及以图案化的光刻胶为掩膜对所述拉应力层进行刻蚀。进一步优选地，在进行步骤c)之后，在栅极方向上，保留的拉应力层的边缘与栅极外侧之间的距离为0.02-0.2μm。
优选地，所述p型场效应晶体管包括伪栅极，所述伪栅极包括伪栅极导体和栅介质。进一步优选地，在步骤d)之后，还包括步骤e)：去除所述伪栅极导体以形成开口，以及在所述开口中形成栅极。更进一步优选地，在步骤e)中，通过刻蚀工艺去除所述伪栅极导体，以暴露所述伪栅极导体下面的栅介质。可选地，在步骤e)中，通过刻蚀工艺去除所述伪栅极导体和栅介质，以暴露所述栅介质下面的衬底。
在本发明的半导体结构的制造方法中，通过将光刻刻蚀工艺与应力记忆技术相结合，能够记忆晶体管沟道内的压应力，从而改进空穴的迁移率，提高半导体结构的整体性能；并且，本发明的方法操作简单，工业可应用性强。
参照以下的说明书和权利要求书，将更容易理解本发明的这些和其他特征、方面和优点。
附图说明
图1示出用于本发明方法的一个实施例的初步结构。
图2-7示出根据本发明的一个实施例的制作方法流程的中间结构。
图8示出根据本发明方法的一个实施例制作的半导体结构。
具体实施方式
以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的半导体结构的各种结构的俯视图、截面图及透视图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
根据本发明的实施例，提供了一种利用应力记忆技术来制造高性能半导体结构的方法，能够记忆晶体管沟道内的压应力，从而改进空穴的迁移率，提高半导体结构的整体性能。
图1示出用于本发明方法的一个实施例的初步结构。
该初步结构为p型场效应应晶体管(pFET)100。图1所示的pFET100已经对衬底10完成了初始处理，诸如常规浅沟槽隔离(STI)12的形成、阱注入、栅介质14的形成、栅极导体16的形成、以及第一侧墙18的形成。
图2-7示出根据本发明的一个实施例的制作方法流程的中间结构。
参考图2，在根据本发明方法的一个实施例中，优选地，对初始结构pFET 100进行延伸注入(extension implantation)。可选地，还可以进行晕圈注入(halo implantation)。
采用栅极导体16和第一侧墙18为掩膜，沿着箭头202所示的方向进行延伸注入，在栅极导体16和第一侧墙18的两侧，于衬底10的暴露部分形成延伸区20。对于根据本发明实施例的pFET，可以采用p-型掺杂剂例如硼(B或BF2)、铟(In)或其组合进行延伸注入。延伸区20用于降低电场峰值，控制短沟道效应。
可选地，可以再次采用栅极导体16和第一侧墙18为掩膜，沿着箭头204所示的方向以一定的倾角进行晕圈注入，从而在衬底10中栅介质14下方的相应位置形成晕圈区21。对于根据本发明实施例的pFET，可以采用n-型掺杂剂例如砷(As)、磷(P)或其组合进行晕圈注入。这里，晕圈区21主要用于阻挡后面形成源/漏区24(如后面图3所示)向沟道区扩散，从而控制短沟道效应。
参考图3，在栅极导体16和第一侧墙18的两侧形成第二侧墙22，并且形成源/漏区24。
例如，通过常规的淀积工艺，如物理气相淀积(PVD)、化学气相淀积(CVD)、原子层淀积(ALD)或溅射等，在整个半导体结构上形成第二侧墙材料，然后进行各向异性刻蚀，优选反应离子刻蚀(RIE)，来形成如图3所示的第二侧墙22。所述第二侧墙22的材料与第一侧墙18的材料可以相同，也可以不同。优选地，所述第二侧墙22可以包括Si3N4。在后续步骤中，第二侧墙22可以起到掩膜和/或刻蚀保护层的作用。
采用栅极导体16和第二侧墙22为掩膜，沿着箭头206所示的方向进行离子注入，在栅极导体16和第二侧墙22组成的栅极区的两侧，衬底10的暴露部分形成源/漏区24。对于根据本发明实施例的pFET，可以采用p-型掺杂剂例如硼(B或BF2)、铟(In)或其组合进行源/漏区注入。典型地，源/漏区24与延伸区20所用掺杂剂的极性相同，但是所选用的具体掺杂剂的种类以及掺杂浓度可以相同也可以不同。
参照图4，在图3所示的半导体结构上依次形成刻蚀停止层26和拉应力层28。这里，例如，可以通过前面所述的淀积工艺形成所述各层。这里，刻蚀停止层26的材料不同于拉应力层28的材料。典型地，刻蚀停止层26可以包括SiO2，所述拉应力层28可以包括选自Si3N4、SiO2、SiOF、SiCOH、SiCO、SiCON、SiON、PSG和BPSG中的至少一种材料。可选地，也可以采用热氧化方法形成刻蚀停止层26。
参照图5和图6，对拉应力层28进行选择性刻蚀。
参照图5，进行光刻，以形成预定图案的光刻胶。例如，在图4所示的半导体结构上涂覆光刻胶30(例如通过旋转涂胶的方法)，光刻胶30覆盖整个半导体结构的表面。对光刻胶30进行构图(patterning)。典型地，可以通过曝光、显影、坚膜烘焙等一系列步骤来实现对光刻胶30的构图，得到预定图案的光刻胶。
参照图6，以图案化的光刻胶为掩膜，去除一部分拉应力层28，使得保留的拉应力层在沟道中产生压应力，例如进行选择性刻蚀(例如RIE)，并停止在刻蚀停止层26上，去除光刻胶。这里，经过刻蚀操作之后，压应力集中在沟道区。具体地说，在图5所示的半导体结构中，拉应力层28对沟道产生沿着箭头方向的拉应力(T)。在图6所示的半导体结构中，经过刻蚀操作之后，拉应力层中又产生了沿着箭头方向的压应力(C)。这样，固有的拉应力(T)与新产生的压应力(C)的合力作用于沟道。本领域技术人员可以理解的是，在新产生的压应力(C)大于固有的压应力(T)的时候，对沟道产生压应力作用。如果刻蚀掉的应力层太少，在沟道位置产生的应力仍然为不希望的拉应力。但是，如果刻蚀掉的应力层太多，保留下来的应力材料难以产生足够大的压应力。
为了确保经刻蚀后的拉应力层28对沟道产生的应力效果为压应力作用，优选地，在栅极方向上，保留的拉应力层的边缘与栅极外侧之间的距离L为0.02-0.2μm。
参照图7，进行退火，使得半导体结构能够记忆来自拉应力层28的应力，并且激活延伸区20和源/漏区24(以及晕圈区21，如果有的话)中的杂质，同时修复半导体材料体内和表面的缺陷。在本发明的一个实施例中，可以在例如约1000℃进行快速热退火(RTA)，热退火过程持续0-约1秒。
根据本发明的制造半导体的方法，通过淀积拉应力层，刻蚀，继而退火，可以记忆沟道中的压应力，实现良好的应力记忆效果。
从图7可以看出，经过退火之后，延伸区20向栅介质14下方的沟道区发生扩散。
参考图8，去除拉应力层28和刻蚀停止层26(例如通过湿法刻蚀或反应离子刻蚀RIE)；并且对半导体结构进行常规的硅化物形成工艺。
可选地，在去除拉应力层28和刻蚀停止层26之后，可以进行替代栅工艺操作。具体地说，在去除拉应力层28和刻蚀停止层26之后，可以进一步刻蚀，从而去除伪栅极导体16，以暴露栅介质14。进而，可以采用替代栅工艺来形成新的栅极导体(图中未示出)。例如，可以通过沉积工艺在整个半导体结构的表面形成新的栅极导体层，进而刻蚀(例如RIE)，以去除覆盖在衬底和侧墙表面的新的栅极导体材料。
可选地，在去除栅极导体16时，可以进一步刻蚀，去除栅介质14，以暴露栅介质14下面的衬底。进而，可以采用替代栅工艺来形成新的栅介质和新的栅极导体。例如，通过沉积工艺形成覆盖整个半导体结构表面的新的栅介质和新的栅极导体层，刻蚀(例如RIE)，以去除覆盖在衬底和侧墙表面的新的栅介质和新的栅极导体层。
这里，新的栅介质材料可以包括高K材料。高K材料的非限制性的例子包括铪基材料(如HfO2、HfSiO、HfSiON、HfTaO、HfTiO或HfZrO)、氧化锆、氧化镧、氧化钛、BST(钛酸钡锶)或PZT(锆钛酸铅)。
新的栅极导体材料可以包括但不限于金属、金属合金、金属氮化物和金属硅化物，以及它们的层叠物和组合物。这里，栅极导体层36优选包括功函数金属层和栅极金属层的层叠物；所述功函数金属层的非限制的例子包括TiN、TiAlN、TaN或TaAlN中的一种或其组合。
如图8所示，对半导体结构进行常规的硅化物形成工艺。通过淀积工艺在半导体结构上形成金属层(图中未示出)，所述金属层覆盖整个半导体器件，所述金属优选包括NiPt。进行退火工艺，例如在约250℃-约500℃进行，以使所淀积的金属与其下方的硅反应，形成硅化物层32。这里，硅化物层32优选包括NiPtSi。
在本发明的实施例中，在源/漏区24和栅极导体16表面都包括硅(先栅工艺，当然，如果采用替代栅工艺的话，在栅极导体的表面可能包括硅，也可能不包括硅)，在后面形成的互连结构中，硅化物层32可以降低接触孔中的金属插头与源/漏区24和栅极导体16之间的欧姆接触。然后，例如通过湿法刻蚀(例如采用含有硫酸的溶液)，选择性去除未反应的金属。
在本发明的半导体结构的制造方法中，通过将光刻刻蚀工艺与应力记忆技术相结合，能够记忆晶体管沟道内的压应力，从而改进空穴的迁移率，提高半导体结构的整体性能；并且，本发明的方法操作简单，工业可应用性强。
尽管以上实施例中以图8所示的半导体结构为例来进行说明，但是本领域技术人员应当认识到，可以根据对本发明的半导体结构进行各种常规的操作，申请人意图包含任何现在已经存在的结构和将来可能开发的实现相同功能的结构。
在以上的描述中，对于一些常规操作的技术细节并没有作出详细的说明。但是本领域技术人员应当理解，可以通过现有技术中的各种手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。
以上描述只是为了示例说明和描述本发明，而非意图穷举和限制本发明。因此，本发明不局限于所描述的实施例。本发明的范围由所附权利要求书及其等价物限定。在不脱离本发明范围的前提下，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本发明的范围内。
Claims (13)
1.一种半导体结构的制造方法，包括以下步骤：
a)提供p型场效应晶体管，
b)在所述p型场效应晶体管上形成拉应力层，
c)去除一部分拉应力层，使得保留的拉应力层在沟道中产生压应力，以及
d)进行退火。
2.如权利要求1所述的方法，其中，所述拉应力层包括选自Si3N4、SiO2、SiOF、SiCOH、SiCO、SiCON、SiON、PSG和BPSG中的至少一种材料。
3.如权利要求1所述的方法，其中，在步骤b)中，通过淀积工艺形成所述拉应力层。
4.如权利要求1所述的方法，其中，在步骤c)中，通过选择性刻蚀来去除一部分拉应力层。
5.如权利要求1所述的方法，其中，在步骤a)之后和步骤b)之前，通过淀积工艺形成刻蚀停止层。
6.如权利要求5所述的方法，其中，所述刻蚀停止层的材料不同于所述拉应力层的材料。
7.如权利要求6所述的方法，其中，所述刻蚀停止层包括SiO2。
8.如权利要求4所述的方法，其中，步骤c)包括：
光刻，以形成预定图案的光刻胶；以及
以图案化的光刻胶为掩膜对所述拉应力层进行刻蚀。
9.如权利要求8所述的方法，其中，在进行步骤c)之后，在栅极方向上，保留的拉应力层的边缘与栅极外侧之间的距离为0.02-0.2μm。
10.如权利要求1所述的方法，其中，所述p型场效应晶体管包括伪栅极，所述伪栅极包括伪栅极导体和栅介质。
11.如权利要求10所述的方法，其中，在步骤d)之后，还包括步骤e)：
去除所述伪栅极导体以形成开口，以及在所述开口中形成栅极。
12.如权利要求11所述的方法，其中，在步骤e)中，通过刻蚀工艺去除所述伪栅极导体，以暴露所述伪栅极导体下面的栅介质。
13.如权利要求11所述的方法，其中，在步骤e)中，通过刻蚀工艺去除所述伪栅极导体和栅介质，以暴露所述栅介质下面的衬底。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010501712.3A CN102446761B (zh) | 2010-09-30 | 2010-09-30 | 半导体结构的制造方法 |
| US13/133,120 US9202913B2 (en) | 2010-09-30 | 2011-02-25 | Method for manufacturing semiconductor structure |
| PCT/CN2011/071309 WO2012041037A1 (zh) | 2010-09-30 | 2011-02-25 | 半导体结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010501712.3A CN102446761B (zh) | 2010-09-30 | 2010-09-30 | 半导体结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102446761A true CN102446761A (zh) | 2012-05-09 |
| CN102446761B CN102446761B (zh) | 2015-07-15 |
Family
ID=45891868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010501712.3A Active CN102446761B (zh) | 2010-09-30 | 2010-09-30 | 半导体结构的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102446761B (zh) |
| WO (1) | WO2012041037A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103545211A (zh) * | 2012-07-13 | 2014-01-29 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN105225937A (zh) * | 2014-06-30 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN111653623A (zh) * | 2020-06-19 | 2020-09-11 | 上海华力集成电路制造有限公司 | 鳍式晶体管结构 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158630B (zh) * | 2015-03-24 | 2019-07-02 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1971882A (zh) * | 2005-11-10 | 2007-05-30 | 国际商业机器公司 | 双应力记忆技术方法和相关半导体器件 |
| CN101226900A (zh) * | 2007-01-18 | 2008-07-23 | 国际商业机器公司 | 具有改善的电荷迁移率的电结构的结构及其制造方法 |
| US20090242944A1 (en) * | 2008-03-31 | 2009-10-01 | Da Zhang | Method of forming a semiconductor device using stress memorization |
| CN101840862A (zh) * | 2009-10-15 | 2010-09-22 | 中国科学院微电子研究所 | 高性能半导体器件的形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7388267B1 (en) * | 2006-12-19 | 2008-06-17 | International Business Machines Corporation | Selective stress engineering for SRAM stability improvement |
| US7795644B2 (en) * | 2007-01-04 | 2010-09-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuits with stress memory effect and fabrication methods thereof |
-
2010
- 2010-09-30 CN CN201010501712.3A patent/CN102446761B/zh active Active
-
2011
- 2011-02-25 WO PCT/CN2011/071309 patent/WO2012041037A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1971882A (zh) * | 2005-11-10 | 2007-05-30 | 国际商业机器公司 | 双应力记忆技术方法和相关半导体器件 |
| CN101226900A (zh) * | 2007-01-18 | 2008-07-23 | 国际商业机器公司 | 具有改善的电荷迁移率的电结构的结构及其制造方法 |
| US20090242944A1 (en) * | 2008-03-31 | 2009-10-01 | Da Zhang | Method of forming a semiconductor device using stress memorization |
| CN101840862A (zh) * | 2009-10-15 | 2010-09-22 | 中国科学院微电子研究所 | 高性能半导体器件的形成方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103545211A (zh) * | 2012-07-13 | 2014-01-29 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN105225937A (zh) * | 2014-06-30 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN105225937B (zh) * | 2014-06-30 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN111653623A (zh) * | 2020-06-19 | 2020-09-11 | 上海华力集成电路制造有限公司 | 鳍式晶体管结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102446761B (zh) | 2015-07-15 |
| WO2012041037A1 (zh) | 2012-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101908854B1 (ko) | 반도체 디바이스 및 이의 제조 방법 | |
| CN102386095B (zh) | 半导体结构的制造方法 | |
| US7875520B2 (en) | Method of forming CMOS transistor | |
| US10546922B2 (en) | Method for fabricating cap layer on an epitaxial layer | |
| CN100378901C (zh) | 应变鳍型场效应晶体管互补金属氧化物半导体器件结构 | |
| US7629655B2 (en) | Semiconductor device with multiple silicide regions | |
| US8664054B2 (en) | Method for forming semiconductor structure | |
| CN100477269C (zh) | 半导体装置及其制作方法 | |
| CN102456691A (zh) | 半导体装置和半导体装置制造方法 | |
| CN103311247A (zh) | 半导体器件及其制造方法 | |
| US20120146142A1 (en) | Mos transistor and method for manufacturing the same | |
| US10978398B2 (en) | Semiconductor device and method for fabricating the same | |
| US20120238088A1 (en) | Fabrication method of metal gates for gate-last process | |
| US8669160B2 (en) | Method for manufacturing a semiconductor device | |
| US20080206943A1 (en) | Method of forming strained cmos transistor | |
| CN103579111A (zh) | 一种金属栅半导体器件的制造方法 | |
| US10446667B2 (en) | Method for fabricating semiconductor device | |
| CN102446761B (zh) | 半导体结构的制造方法 | |
| US20130026565A1 (en) | Low rdson resistance ldmos | |
| JP2006196646A (ja) | 半導体装置及びその製造方法 | |
| US7307315B2 (en) | Scalable planar DMOS transistor structure and its fabricating methods | |
| US9202913B2 (en) | Method for manufacturing semiconductor structure | |
| CN102737996A (zh) | 一种制作晶体管和半导体器件的方法 | |
| CN103094217B (zh) | 晶体管制作方法 | |
| US10978556B2 (en) | Semiconductor device and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |