CN111863967A - 一种具有埋层结构的新型低阈值jlfet器件及其制备方法 - Google Patents
一种具有埋层结构的新型低阈值jlfet器件及其制备方法 Download PDFInfo
- Publication number
- CN111863967A CN111863967A CN202010537128.7A CN202010537128A CN111863967A CN 111863967 A CN111863967 A CN 111863967A CN 202010537128 A CN202010537128 A CN 202010537128A CN 111863967 A CN111863967 A CN 111863967A
- Authority
- CN
- China
- Prior art keywords
- region
- channel
- drain
- source
- jlfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 238000002955 isolation Methods 0.000 claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 description 15
- 238000005468 ion implantation Methods 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种具有埋层结构的新型低阈值JLFET器件及其制备方法，JLFET器件包括：衬底；衬底表面设有源区、漏区以及沟道区；其中，源区和漏区分别位于沟道区的两端；沟道区下方设置有埋层，埋层起始于沟道区与源区的交界处，且埋层的长度小于沟道区的长度；沟道区上方设有栅极结构；JLFET器件的有源区周围环绕有重掺杂隔离区，重掺杂隔离区上设有衬底电极。不同于常规JLFET，本发明所提供的JLFET器件通过在沟道底下引入重掺杂埋层，利用重掺杂埋层与沟道区之间的衬底PN结的耗尽区，实现关态时对沟道的夹断，降低了对栅极金属功函数的要求，使得器件阈值电压得到降低，提高了器件性能。
Description
技术领域
本发明属于半导体集成电路技术领域，具体涉及一种具有埋层结构的新型低阈值JLFET器件及其制备方法。
背景技术
随着半导体技术的不断发展，常规MOSFET特征尺寸不断按比例缩小以提高集成电路集成度，目前器件特征尺寸已经缩短到十几纳米甚至几纳米的长度。特征尺寸的不断缩小使得常规MOSFET面临的挑战日益严峻：短沟道效应，窄沟道效应，栅控能力变差，器件性能和可靠性下降等；尤其是为了防止器件源漏穿通，器件内部需要采用超陡峭掺杂浓度梯度，对半导体工艺技术带来了极大的挑战性。同时，常规MOSFET采用反型工作模式，载流子在沟道区会受到离化杂质及表面的散射，载流子迁移率损失严重，严重影响了器件的性能。
为了解决上述常规MOSFET在纳米时代所面临的难题，近年来，无结场效应晶体管(JLFET)获得了各大研究机构的极大关注。不同与常规 MOSFET采用PN结关断器件，JLFET在器件内部采同一掺杂(N型或者P 型)，利用栅极功函数实现对沟道区载流子的耗尽，进而关断器件；在栅极电压的控制下，沟道区可退出耗尽状态，实现器件的导通。JLFET由于在载流子运动方向没有PN结，对工艺要求低；且采用平带工作模式或者积累工作模式，沟道区没有离化杂质散射，载流子迁移率高，是纳米时代替代 MOSFET的潜在优势器件之一。
然而，为了有效的耗尽沟道，JLFET器件的沟道区往往很薄(厚度小于 10nm)，而栅金属与半导体的功函数差必须足够大，以便于实现整个沟道的耗尽。功函数差的增大，意味着器件平带所需要的电压增大，导致器件的阈值电压高，同时，关态时的栅致泄漏电流(GIDL效应)也随着功函数差的增大而增大。另一方面，由于源漏区需采用低功函数金属以形成欧姆接触，大功函数的栅极金属的引入也造成了工艺复杂度的增加。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种具有埋层结构的新型低阈值JLFET器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
一种具有埋层结构的新型低阈值JLFET器件，包括：
衬底；
所述衬底表面设有源区、漏区以及沟道区；其中，所述源区和所述漏区分别位于所述沟道区的两端；
所述沟道区下方设置有埋层，所述埋层起始于所述沟道区与所述源区的交界处，且所述埋层的长度小于所述沟道区的长度；
所述沟道区上方设有栅极结构；所述栅极结构包括栅电极以及位于所述栅电极和所述沟道区之间的栅介质层；
所述源区和所述漏区上分别对应设有源电极和漏电极；
所述JLFET器件的有源区周围环绕有重掺杂隔离区，所述重掺杂隔离区上设有衬底电极。
在本发明的一个实施例中，所述埋层距所述漏区的距离为L，且L大于50nm。
在本发明的一个实施例中，所述埋层为重掺杂区域，且掺杂浓度高于所述沟道区掺杂浓度。
在本发明的一个实施例中，所述埋层与所述沟道区异型掺杂以形成衬底PN结。
在本发明的一个实施例中，所述源电极、所述漏电极和所述栅电极采用同种金属，且所述金属为低功函数金属。
在本发明的一个实施例中，所述源区内设有源区欧姆区，所述漏区包括漏区欧姆区以及LDD区，且所述LDD区与所述沟道区相邻，所述源区欧姆区与所述漏区欧姆区均远离所述沟道区；其中，
所述源电极位于所述源区欧姆区上方，所述漏电极位于所述漏区欧姆区上方。
在本发明的一个实施例中，所述源区与所述漏区的掺杂浓度相同；所述源区欧姆区与所述漏区欧姆区重掺杂且掺杂浓度相同，所述源区欧姆区与所述漏区欧姆区掺杂浓度高于所述源区与所述漏区的掺杂浓度；所述LDD 区的掺杂浓度与所述漏区的掺杂浓度相同。
在本发明的一个实施例中，所述源区、所述漏区以及所述沟道区为同种类型掺杂；所述重掺杂隔离区、所述衬底以及所述埋层为同种类型掺杂。
在本发明的一个实施例中，所述沟道区厚度小于所述衬底PN结在所述沟道区里的空间电荷区宽度，以保证无外加栅压时沟道的有效夹断。
本发明的另一个实施例提供了一种具有埋层结构的新型低阈值JLFET 器件的制备方法，包括以下步骤：
获取具有一定掺杂浓度的衬底；
在所述衬底上形成重掺杂的埋层；
在整个衬底表面生长具有一定掺杂浓度的外延层，并进行减薄调整，以使所述外延层厚度与预设沟道厚度相同；其中，外延层掺杂浓度设置为沟道区的掺杂浓度；
在所述外延层上形成沟道区、源区和漏区；其中，所述沟道区位于所述源区和所述漏区之间，所述源区和所述漏区的掺杂浓度相同；
在所述源区远离沟道一侧形成源区欧姆区，并在所述漏区远离沟道一侧形成漏区欧姆区；其中，位于漏区欧姆区和沟道区之间的区域为LDD区，所述源区欧姆区和所述漏区欧姆区的掺杂浓度相同；
在整个器件有源区周围形成重掺杂隔离区；
在所述沟道区上制备栅介质层；
在所述源区欧姆区、所述漏区欧姆区、所述栅介质层以及所述重掺杂隔离区上面形成金属电极，以完成器件的制作。
本发明的有益效果：
1、本发明提供的JLFET器件利用重掺杂埋层与沟道之间的衬底PN结，实现关态时对沟道区的夹断，降低了对栅极金属功函数的要求，使得器件阈值电压得到降低，提高了器件性能；
2、本发明提供的JLFET器件，通过增大沟道的厚度，可以降低器件阈值电压，并提升开态电流，实现低阈值、大开态电流的JLFET器件；
3、本发明提供的JLFET器件的源极、漏极和栅极电极可使用同种功函数金属实现，降低了工艺复杂度；
4、本发明提供的JLFET器件可以抑制GIDL效应，降低器件泄露电流，进一步提高了器件性能。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种具有埋层结构的新型低阈值JLFET器件结构示意图；
图2是本发明实施例提供的一种具有埋层结构的新型低阈值n沟道 JLFET器件与传统n沟道JLFET器件转移特性曲线比较图；
图3是本发明实施例提供的一种具有埋层结构的新型低阈值JLFET器件的制备方法示意图；
图4a～4h是本发明实施例提供的一种具有埋层结构的新型低阈值n沟道JLFET器件的制备流程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1是本发明实施例提供的一种具有埋层结构的新型低阈值JLFET器件结构示意图，包括：
衬底10；
衬底10表面设有源区20、漏区30以及沟道区40；其中，源区20和漏区30 分别位于沟道区40的两端；
沟道区40下方设置有埋层11，埋层11起始于沟道区40与源区20的交界处，且埋层11的长度小于沟道区40的长度；
沟道区40上方设有栅极结构50；栅极结构50包括栅电极51以及位于栅电极51和沟道区40之间的栅介质层52；其中，栅介质层52采用高K介质材料制成。在本实施例中，栅介质层52采用二氧化铪。
源区20和漏区30上分别对应设有源电极23和漏电极33；
JLFET器件的有源区周围环绕有重掺杂隔离区12，重掺杂隔离区12上设有衬底电极13。其中，重掺杂隔离区12、衬底10以及埋层11为同种类型掺杂。
在本实施例中，衬底材料可以是Ge或者Si等半导体材料，并采用轻掺杂。在本实施例中，衬底10是掺杂浓度为1×1017cm-3的p型Ge衬底。
衬底表面的一个薄层内可以依次划分为源区、沟道区和漏区。沟道区正上方设有栅极结构。在本实施例中，源区、沟道区和漏区为n型掺杂。
在本实施例中，埋层11距漏区30的距离为L，一般情况下，L大于50nm。在本实施例中，L取50nm。
进一步地，埋层11为重掺杂区域，且掺杂浓度高于沟道区掺杂浓度，其与沟道区40异型掺杂以形成衬底PN结。在本实施例中，埋层为p型重掺杂，掺杂浓度为1×1020cm-3，埋层厚度取10nm。
具体地，埋层于沟道区底下引入，要求重掺杂以耗尽沟道，起始于沟道区与源区交界点处，结束于沟道区的某一点处，且离漏区距离为L，L一般大于50nm。此外，沟道区40的厚度必须小于衬底PN结在沟道里的空间电荷区宽度，以保证在无外加偏压时沟道的有效夹断。在本实施例中，沟道厚度取10-30nm时，衬底PN结都能有效夹断沟道，具体的，沟道厚度取10nm。
本实施例提供的新型低阈值JLFET器件通过在沟道底下引入重掺杂埋层，重掺杂埋层与沟道异型掺杂形成PN结，利用此衬底结的耗尽区，实现关态时对沟道的夹断，降低了对栅极金属功函数的要求，使得器件阈值电压得到降低，提高了器件性能。
进一步地，源电极23、漏电极33和栅电极51采用同种金属，且金属为低功函数金属。
本实施例通过重掺杂埋层的引入降低了对栅金属功函数的要求，使得源电极、漏电极和栅电极可使用同种低功函数金属，降低了工艺复杂度。在本实施例中，采用金属Al。
进一步地，源区20内含有源区欧姆区21，漏区30包括漏区欧姆区31以及 LDD(Light Doped Drain，轻掺杂漏极)区32，且LDD区32与沟道区40相邻，源区欧姆区21与漏区欧姆区31均远离沟道区40；其中，
源电极23位于源区欧姆区21上方，漏电极33位于漏区欧姆区31上方。
其中，源区20与漏区30的掺杂浓度相同；源区欧姆区21与漏区欧姆区31 重掺杂且掺杂浓度相同，源区欧姆区21与漏区欧姆区31掺杂浓度高于源区 20与漏区30的掺杂浓度；LDD区32的掺杂浓度与漏区30的掺杂浓度相同。
具体地，源区和漏区远离沟道区一侧重掺杂，称为源区欧姆区和漏区欧姆区，用于形成欧姆接触。靠近沟道区部分掺杂浓度较远离沟道那部分稍低，且源区、漏区以及沟道区为同种类型掺杂，在本实施例中，源区、漏区以及沟道区均为n型掺杂，源区、漏区掺杂浓度为1×1019cm-3，源区欧姆区和漏区欧姆区掺杂浓度为1×1020cm-3，沟道掺杂浓度为1×1018cm-3。
进一步地，本实施例在器件有源区的周围设置一重掺杂隔离区，可将器件的整个有源区包围起来，用于引出衬底电极，且该重掺杂隔离区与沟道区为异型掺杂，在本实施例中，重掺杂隔离区为P型掺杂。
本实施例提供的新型低阈值JLFET器件的源区、漏区、沟道区与传统 JLFET器件的源区、漏区、沟道区均采用同类型掺杂，且所使用的栅介质也相同，但是传统源区、漏区采用均匀掺杂，而本实施例的源漏区采用非均匀掺杂；传统JLFET器件的栅极使用高功函数金属，源极和漏极使用低功函数金属，而本实施例的源极、栅极和漏极均采用低功函数金属。相比传统JLFET 器件，本实施例提供的新型低阈值JLFET器件具有更优的性能。
具体地，请参见图2，图2是本发明实施例提供的一种具有埋层结构的新型低阈值n沟道JLFET器件与传统n沟道JLFET器件在沟道厚度为10nm、沟道掺杂为1×1018cm-3时的转移特性曲线比较图，其中，传统n沟道JLFET 器件的栅极金属为Au，源极金属和漏极金属为Al。其中，漏极电压为1V。从图2可以看出，本实施例提供的具有埋层结构的新型低阈值n沟道JLFET 器件的泄露电流相比传统n沟道JLLFET有所降低，并且开启电流有所提升，表明了本实施例提供的具有埋层结构的新型低阈值n沟道JLFET器件有更优秀的电流开关比；同时，从图2中可以看出，传统n沟道JLFET结构有明显的GIDL效应，而本发明则避免了此效应。
另外，在同样沟道厚度与浓度的前提下，采用线性外延法可以得到本实施例提供的具有埋层结构的新型低阈值n沟道JLFET器件阈值电压为0.32V，远远小于传统n沟道JLFET器件的0.86V。这些均表明了具有埋层结构的新型低阈值n沟道JLFET器件性能优于传统n沟道JLFET器件。
此外，本实施例提供的具有埋层结构的新型低阈值n沟道JLFET器件还可以通过增大沟道的厚度，降低器件阈值电压，并提升开态电流，实现低阈值、大开态电流的JLFET器件。
实施例二
在上述实施例一的基础上，本实施例提供了一种具有埋层结构的新型低阈值JLFET器件的制备方法，请参见图3，图3是本发明实施例提供的一种具有埋层结构的新型低阈值JLFET器件的制备方法示意图，包括：
S1：获取具有一定掺杂浓度的衬底。
在本实施例中，衬底材料为轻掺杂型，掺杂浓度可以是1×1017cm-3，具体地，其可以是单晶p型Ge衬底，也可以是Si衬底或其他衬底材料。
S2：在衬底上形成重掺杂的埋层。
具体地，可以选择单晶p型Ge衬底，并进行光刻以形成埋层离子注入窗口；在埋层对应的位置进行离子掺杂形成p型埋层；其中，埋层与衬底为同类型掺杂，且埋层为重掺杂。
S3：在整个衬底表面生长具有一定掺杂浓度的外延层，并进行减薄调整，以使外延层厚度与预设沟道厚度相同；其中，外延层掺杂浓度设置为沟道区的掺杂浓度。
具体地，在步骤S2中形成埋层的衬底上，外延生长一层n型Ge外延层，其中，掺杂浓度设置为所设计沟道区的掺杂浓度。
在本实施例中，由于后续要在Ge外延层中形成沟道区，因此，此处将 Ge外延层掺杂浓度设定为沟道区浓度。此外，沟道区与埋层为异型掺杂，所以Ge外延层与埋层异型掺杂。
在形成外延层后，还需对外延层的厚度进行减薄调整，以使外延层厚度为所设计沟道的厚度。
S4：在外延层上形成沟道区、源区和漏区；其中，沟道区位于源区和漏区之间，源区和漏区的掺杂浓度相同。
具体地，光刻Ge外延层，以在定好的源区位置和漏区位置分别形成离子注入窗口；在对应位置分别进行n型掺杂，以得到源区和漏区，并同时得到沟道区。
S5：在源区远离沟道一侧形成源区欧姆区，并在漏区远离沟道一侧形成漏区欧姆区；其中，位于沟道区与漏区欧姆区之间的区域为LDD区，源区欧姆区和漏区欧姆区的掺杂浓度相同。
具体地，光刻Ge外延层，以在定好的源区欧姆区位置和漏区欧姆区位置分别形成离子注入窗口，并对其进行n型重掺杂，以在源区形成源区欧姆区，并在漏区形成漏区欧姆区用于后续形成欧姆接触。其中，位于漏区欧姆区和沟道区之间的区域为LDD区。
S6：在整个器件有源区周围形成重掺杂隔离区。
具体地，光刻Ge外延层，以在定好的重掺杂隔离区区域形成离子注入窗口，并在此区域进行离子注入，然后进行退火激活，形成p型重掺杂隔离区。
S7：在沟道区上制备栅介质层。
具体地，光刻Ge外延层，露出沟道区位置的外延层，并在该区域溅射一层栅介质材料，以形成栅介质层。其中，栅介质层材料可采用高K介质材料，例如二氧化铪等。
S8：在源区欧姆区、漏区欧姆区、栅介质层以及重掺杂隔离区上面形成金属电极，以完成器件的制作。
具体地，对整个衬底进行光刻，露出在源区欧姆区、漏区欧姆区、栅介质层以及重掺杂隔离区上定好的金属接触孔区域；其中，重掺杂隔离区用于引出衬底电极。
然后，在整个外延层上淀积一层金属层。
最后对整个衬底再次进行光刻，去除接触孔以外的金属，形成源电极、栅电极、漏电极和衬底电极，至此，完成JLFET器件的制作。
实施例三
下面具体取实施例一中的器件仿真参数，对本发明的制作方法进行详细说明。
请参见图4a～4h，图4a～4h是本发明实施例提供的一种具有埋层结构的新型低阈值n沟道JLFET器件的制备流程示意图，包括：
步骤1：选取掺杂浓度为1×1017cm-3的p型单晶Ge为初始材料，将其作为衬底101，如图4a所示；
步骤2：进行第一次光刻，在衬底101的特定区域形成埋层离子注入窗口；对衬底101的特定区域进行选择性离子注入，并退火激活杂质，以在单晶Ge衬底上形成掺杂浓度为1×1020cm-3、厚度为10nm的p型埋层102，如图4b所示；
步骤3：在步骤2中形成的带埋层的衬底上，外延生长掺杂浓度为1× 1018cm-3的n型Ge外延层103，如图4c所示；
步骤4：减薄外延层，使Ge外延层103的厚度为所设计沟道区104的厚度10nm；
步骤5：进行第二次光刻，在Ge外延层103上露出定好的源区部分和漏区部分的外延层，并对其进行离子注入，以在Ge外延层103内形成掺杂浓度均为1×1019cm-3的n型源区105和n型漏区106，位于n型源区105 和n型漏区106之间的区域为沟道区104，如图4d所示。
步骤6：进行第三次光刻，在Ge外延层103上露出n型源区105远离沟道区104部分和n型漏区106远离沟道区104部分的外延层，并对其进行离子注入，在n型源区105和n型漏区106内分别形成掺杂浓度均为1× 1020cm-3的n型源区欧姆区107和n型漏区欧姆区108，位于n型漏区欧姆区108和沟道区104之间的区域为LDD区109，如图4e所示。
步骤7：进行第四次光刻，在JLFET器件有源区周围露出衬底电极引出区；在此区域进行离子注入并退火激活，形成p型重掺杂隔离区110，如图4f所示。
步骤8：进行第五次光刻，露出沟道区104所在区域，并在沟道区104 上方溅射一层二氧化铪作为栅介质层，形成栅氧化层111，如图4g所示。
步骤9：进行第六次光刻，露出在栅氧化层111、n型源区欧姆区107、 n型漏区欧姆区108以及p型重掺杂隔离区110上定好的金属接触孔区域，并在整个外延层上淀积一层金属。
步骤10：进行第七次光刻，把除了接触孔以外的金属都去掉，形成栅电极112、源电极113、漏电极114以及衬底电极115，如图4h所示。
至此，完成具有埋层结构的新型低阈值n沟道JLFET器件的制备。
在本实施例中的JLFET器件的制备方法中，各区域掺杂类型不做限定，p型掺杂区与n型掺杂区掺杂类型可以互换，相关工艺过程也根据实际情况做适当调整。但无论具体实现方式如何，所有基于本发明所提出的器件结构所进行的结构、方法或功能上的变换均应包含在本发明的保护范围内。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种具有埋层结构的新型低阈值JLFET器件，其特征在于，包括：
衬底(10)；
所述衬底(10)表面设有源区(20)、漏区(30)以及沟道区(40)；其中，所述源区(20)和所述漏区(30)分别位于所述沟道区(40)的两端；
所述沟道区(40)下方设置有埋层(11)，所述埋层(11)起始于所述沟道区(40)与所述源区(20)的交界处，且所述埋层(11)的长度小于所述沟道区(40)的长度；
所述沟道区(40)上方设有栅极结构(50)；所述栅极结构(50)包括栅电极(51)以及位于所述栅电极(51)和所述沟道区(40)之间的栅介质层(52)；
所述源区(20)和所述漏区(30)上分别对应设有源电极(23)和漏电极(33)；
所述JLFET器件的有源区周围环绕有重掺杂隔离区(12)，所述重掺杂隔离区(12)上设有衬底电极(13)。
2.根据权利要求1所述的新型低阈值JLFET器件，其特征在于，所述埋层(11)距所述漏区(30)的距离为L，且L大于50nm。
3.根据权利要求1所述的新型低阈值JLFET器件，其特征在于，所述埋层(11)为重掺杂区域，且掺杂浓度高于所述沟道区掺杂浓度。
4.根据权利要求1所述的新型低阈值JLFET器件，其特征在于，所述埋层(11)与所述沟道区(40)异型掺杂以形成衬底PN结。
5.根据权利要求1所述的新型低阈值JLFET器件，其特征在于，所述源电极(23)、所述漏电极(33)和所述栅电极(51)采用同种金属，且所述金属为低功函数金属。
6.根据权利要求1所述的新型低阈值JLFET器件，其特征在于，所述源区(20)内设有源区欧姆区(21)，所述漏区(30)包括漏区欧姆区(31)以及LDD区(32)，且所述LDD区(32)与所述沟道区(40)相邻，所述源区欧姆区(21)与所述漏区欧姆区(31)均远离所述沟道区(40)；其中，
所述源电极(23)位于所述源区欧姆区(21)上方，所述漏电极(33)位于所述漏区欧姆区(31)上方。
7.根据权利要求6所述的新型低阈值JLFET器件，其特征在于，所述源区(20)与所述漏区(30)的掺杂浓度相同；所述源区欧姆区(21)与所述漏区欧姆区(31)重掺杂且掺杂浓度相同，所述源区欧姆区(21)与所述漏区欧姆区(31)掺杂浓度高于所述源区(20)与所述漏区(30)的掺杂浓度；所述LDD区(32)的掺杂浓度与所述漏区(30)的掺杂浓度相同。
8.根据权利要求1所述的新型低阈值JLFET器件，其特征在于，所述源区(20)、所述漏区(30)以及所述沟道区(40)为同种类型掺杂；所述重掺杂隔离区(12)、所述衬底(10)以及所述埋层(11)为同种类型掺杂。
9.根据权利要求4所述的新型低阈值JLFET器件，其特征在于，所述沟道区(40)厚度小于所述衬底PN结在所述沟道区(40)里的空间电荷区宽度，以保证无外加栅压时沟道的有效夹断。
10.一种具有埋层结构的新型低阈值JLFET器件的制备方法，其特征在于，包括以下步骤：
获取具有一定掺杂浓度的衬底；
在所述衬底上形成重掺杂的埋层；
在整个衬底表面生长具有一定掺杂浓度的外延层，并进行减薄调整，以使所述外延层厚度与预设沟道厚度相同；其中，外延层掺杂浓度设置为沟道区的掺杂浓度；
在所述外延层上形成沟道区、源区和漏区；其中，所述沟道区位于所述源区和所述漏区之间，所述源区和所述漏区的掺杂浓度相同；
在所述源区远离沟道一侧形成源区欧姆区，并在所述漏区远离沟道一侧形成漏区欧姆区；其中，位于所述漏区欧姆区和所述沟道区之间的区域为LDD区，所述源区欧姆区和所述漏区欧姆区的掺杂浓度相同；
在整个器件有源区周围形成重掺杂隔离区；
在所述沟道区上制备栅介质层；
在所述源区欧姆区、所述漏区欧姆区、所述栅介质层以及所述重掺杂隔离区上面形成金属电极，以完成器件的制作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010537128.7A CN111863967A (zh) | 2020-06-12 | 2020-06-12 | 一种具有埋层结构的新型低阈值jlfet器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010537128.7A CN111863967A (zh) | 2020-06-12 | 2020-06-12 | 一种具有埋层结构的新型低阈值jlfet器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111863967A true CN111863967A (zh) | 2020-10-30 |
Family
ID=72987936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010537128.7A Pending CN111863967A (zh) | 2020-06-12 | 2020-06-12 | 一种具有埋层结构的新型低阈值jlfet器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111863967A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113644070A (zh) * | 2021-06-21 | 2021-11-12 | 西安电子科技大学 | 一种基于FD GeOI工艺的新型CMOS反相器及其制备方法 |
| CN113644069A (zh) * | 2021-06-21 | 2021-11-12 | 西安电子科技大学 | 一种具有同质栅极金属的新型cmos反相器及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610642A (zh) * | 2011-01-21 | 2012-07-25 | 台湾积体电路制造股份有限公司 | 非均匀沟道无结晶体管 |
| CN103545375A (zh) * | 2013-10-29 | 2014-01-29 | 沈阳工业大学 | 近源栅近漏栅分立控制型无掺杂场效应晶体管 |
| CN104009078A (zh) * | 2013-02-26 | 2014-08-27 | 中芯国际集成电路制造(上海)有限公司 | 无结晶体管及其制造方法 |
| US20170263770A1 (en) * | 2016-03-08 | 2017-09-14 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of the same |
| CN109935631A (zh) * | 2019-03-24 | 2019-06-25 | 西安电子科技大学 | 无掺杂的l形隧穿场效应晶体管及其制备方法 |
-
2020
- 2020-06-12 CN CN202010537128.7A patent/CN111863967A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610642A (zh) * | 2011-01-21 | 2012-07-25 | 台湾积体电路制造股份有限公司 | 非均匀沟道无结晶体管 |
| CN104009078A (zh) * | 2013-02-26 | 2014-08-27 | 中芯国际集成电路制造(上海)有限公司 | 无结晶体管及其制造方法 |
| CN103545375A (zh) * | 2013-10-29 | 2014-01-29 | 沈阳工业大学 | 近源栅近漏栅分立控制型无掺杂场效应晶体管 |
| US20170263770A1 (en) * | 2016-03-08 | 2017-09-14 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of the same |
| CN109935631A (zh) * | 2019-03-24 | 2019-06-25 | 西安电子科技大学 | 无掺杂的l形隧穿场效应晶体管及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| SEONGJAE CHO等: "Silicon-Compatible Bulk-Type Compound Junctionless Field-Effect Transistor", 《2011 INTERNATIONAL SEMICONDUCTOR DEVICE RESEARCH SYMPOSIUM (ISDRS)》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113644070A (zh) * | 2021-06-21 | 2021-11-12 | 西安电子科技大学 | 一种基于FD GeOI工艺的新型CMOS反相器及其制备方法 |
| CN113644069A (zh) * | 2021-06-21 | 2021-11-12 | 西安电子科技大学 | 一种具有同质栅极金属的新型cmos反相器及其制备方法 |
| CN113644069B (zh) * | 2021-06-21 | 2024-04-02 | 西安电子科技大学 | 一种具有同质栅极金属的新型cmos反相器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7172943B2 (en) | Multiple-gate transistors formed on bulk substrates | |
| US6319799B1 (en) | High mobility heterojunction transistor and method | |
| US7863674B2 (en) | Multiple-gate transistors formed on bulk substrates | |
| US7423323B2 (en) | Semiconductor device with raised segment | |
| US7824969B2 (en) | Finfet devices and methods for manufacturing the same | |
| EP1519421A1 (en) | Multiple gate semiconductor device and method for forming same | |
| US8637375B2 (en) | Method of manufacturing a tunnel transistor and IC comprising the same | |
| US8860140B2 (en) | Tunneling field effect transistor and method for forming the same | |
| US8815690B2 (en) | Tunneling device and method for forming the same | |
| WO2012116529A1 (en) | Tunneling device and method for forming the same | |
| WO2010036942A2 (en) | Power mosfet having a strained channel in a semiconductor heterostructure on metal substrate | |
| WO2012116528A1 (en) | Tunneling field effect transistor and method for forming the same | |
| US8981421B2 (en) | Strip-shaped gate-modulated tunneling field effect transistor and a preparation method thereof | |
| WO2012068928A1 (zh) | 一种低功耗复合源结构mos晶体管及其制备方法 | |
| US5432366A (en) | P-I-N MOSFET for ULSI applications | |
| WO2008137304A1 (en) | Jfet device with improved off-state leakage current and method of fabrication | |
| CN111863967A (zh) | 一种具有埋层结构的新型低阈值jlfet器件及其制备方法 | |
| US10714477B2 (en) | SiGe p-channel tri-gate transistor based on bulk silicon and fabrication method thereof | |
| US20230014586A1 (en) | Horizontal gaa nano-wire and nano-slab transistors | |
| CN114664934B (zh) | 一种含有场板的dmos晶体管及其制作方法 | |
| CN103123899A (zh) | FinFET器件制造方法 | |
| CN111863937B (zh) | 一种具有埋层结构的n型TFET器件及其制备方法 | |
| US20040256672A1 (en) | Ultra-small MOSFET | |
| US6905932B2 (en) | Method for constructing a metal oxide semiconductor field effect transistor | |
| CN116525651A (zh) | 埋置绝缘层异质工程及源工程双栅隧道场效应晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201030 |