CN102054678A - 氧化方法 - Google Patents

氧化方法 Download PDF

Info

Publication number
CN102054678A
CN102054678A CN2009101987857A CN200910198785A CN102054678A CN 102054678 A CN102054678 A CN 102054678A CN 2009101987857 A CN2009101987857 A CN 2009101987857A CN 200910198785 A CN200910198785 A CN 200910198785A CN 102054678 A CN102054678 A CN 102054678A
Authority
CN
China
Prior art keywords
trap
substrate
chlorine
gate oxide
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009101987857A
Other languages
English (en)
Inventor
唐兆云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009101987857A priority Critical patent/CN102054678A/zh
Publication of CN102054678A publication Critical patent/CN102054678A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种氧化方法，提供一衬底，在衬底上形成N阱、隔离区和P阱，该方法还包括：采用离子注入工艺对P阱注入氯元素；采用能够与衬底表面发生化学反应的反应物，在衬底表面形成栅氧化层。采用该方法能够提高半导体器件的工作电流的均匀性。

Description

氧化方法
技术领域
本发明涉及半导体制造领域，特别涉及一种氧化方法。
背景技术
随着电子设备的广泛应用，半导体的制造工艺得到了飞速的发展，在半导体的制造工艺中，需要在同一片晶圆上形成外围电路和核心电路，其中，外围电路包括P型晶体管和N型晶体管，核心电路也包括P型晶体管和N型晶体。
简单地说，P型晶体管和N型晶体管的形成方法为：在衬底上形成N阱和P阱后，向N阱上方的多晶硅层掺杂P型元素，用于形成P型晶体管的栅极，向P阱上方的多晶硅层掺杂N型元素，用于形成N型晶体管的栅极，然后分别对P型晶体管栅极两侧的衬底进行离子注入，形成P型晶体管的漏源极，对N型晶体管栅极两侧的衬底进行离子注入，形成N型晶体管的漏源极。
其中，在多晶硅层下方还有一氧化栅层，作为栅极和漏源极之间的介质，这就涉及到氧化工艺。图1～图2为现有技术中氧化方法的过程剖面结构图，如图1～图2所示，现有技术中的氧化方法包括以下步骤：
步骤一，参见图1，提供一衬底101，在衬底101上形成P阱102、隔离区103和N阱104。
步骤二，参见图2，在衬底101表面形成栅氧化层105。
反应气体与衬底表面发生化学反应，从而在衬底表面生成栅氧化层。
在上述步骤中，当在衬底表面形成栅氧化层时，由于N阱和P阱的特性差异，反应气体与N阱发生化学反应的速率要大于反应气体与P阱发生化学反应的速率，因此，最终位于P阱表面的栅氧化层的厚度小于位于N阱表面的栅氧化层的厚度，而在半导体器件中，为了保证工作电流的均匀性(IDU)，要求设置于同一层电路结构中的N型晶体管和P型晶体管的介电层厚度是一致的，可见，采用现有的氧化方法会降低半导体器件的工作电流的均匀性。
发明内容
有鉴于此，本发明提供一种氧化方法，能够提高半导体器件的工作电流的均匀性。
为达到上述目的，本发明的技术方案具体是这样实现的：
一种氧化方法，提供一衬底，在衬底上形成N阱、隔离区和P阱，该方法还包括：
采用离子注入工艺对P阱注入氯元素；
采用能够与衬底表面发生化学反应的反应物，在衬底表面形成栅氧化层。
离子注入的能量为500电子伏特至50000电子伏特，离子注入的剂量为1×1012个原子/cm2至1×1016个原子/cm2。
所述栅氧化层为二氧化硅或氮化硅。
所述氯元素为氯原子或氯的化合物。
由上述的技术方案可见，首先提供一衬底，在衬底上形成N阱、隔离区和P阱，并采用离子注入工艺对P阱注入氯元素，然后采用能够与衬底表面发生化学反应的反应物，在衬底表面形成栅氧化层，由于氯元素可加快P阱与反应气体的反应速率，弥补了反应气体与N阱发生化学反应的速率大于反应气体与P阱发生化学反应的速率的缺陷，从而使得P阱表面的栅氧化层和N阱表面的栅氧化层的厚度相等，保证了在后续步骤中同一层电路结构中的N型晶体管和P型晶体管的介电层厚度是一致的，提高了半导体器件的工作电流的均匀性。并且这种通过注入氯元素的方法，可以进一步应用到其他需要控制氧化速度的半导体器件中。可以在晶圆表面区域有选择地注入，从而达到控制整个晶圆表面的厚度的均匀性，例如：在晶圆表面生长氧化层的时候，由于反应腔的特性不一样，有可能氧化层的厚度从里到外是呈环型分布的，这时候就可以根据需要在氧化层较薄的区域注入氯来控制其厚度的均匀性。尤其在300mm的晶圆和更先进的工艺条件如65nm，45nm，32nm等等需要高度均匀性的苛刻条件下更需要这种方法来控制。
附图说明
图1～图2为现有技术中氧化方法的过程剖面结构图。
图3为本发明所提供的氧化方法的流程图。
图4-图6为本发明所提供的氧化方法的第一较佳实施例的过程剖面结构图。
图7-图9为本发明所提供的氧化方法的第二较佳实施例的过程剖面结构图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明的核心思想为：在栅氧化层生成之前，采用离子注入工艺对P阱注入氯元素，由于氯元素可加快P阱与反应气体的反应速率，因此使得N阱表面的栅氧化层和P阱表面的栅氧化层的厚度相等，有利于提高半导体器件的工作电流的均匀性。
图3为本发明所提供的氧化方法的流程图，如图3所示，该方法包括以下步骤：
步骤301，提供一衬底，在衬底上形成N阱、隔离区和P阱。
步骤302，采用离子注入工艺对P阱注入氯元素。
步骤303，采用能够与衬底表面发生化学反应的反应物，在衬底表面形成栅氧化层。
至此，本流程结束，可进入后续的工艺流程。
下面，通过两个实施例对本发明进行详细说明。
图4-图6为本发明所提供的氧化方法的第一较佳实施例的过程剖面结构图，如图4-图6所示，所本发明所提供的氧化方法的第一较佳实施例包括以下步骤：
步骤一，参见图4，提供一衬底101，在衬底101上形成P阱102、隔离区103和N阱104。
步骤二，参见图5，采用离子注入工艺对P阱102注入氯原子。
需要说明的是，在本发明中，氯元素的存在方式可为氯的化合物或氯原子，本步骤仅以氯原子的注入为例进行说明。
在本步骤中，对N阱104和隔离区103施加掩膜，仅对P阱进行离子注入。
其中，离子注入的能量为500电子伏特(eV)至50000电子伏特(eV)，离子注入的剂量为1×1012个原子/cm2至1×1016个原子/cm2。
步骤三，参见图6，将晶圆放置于炉管中，并向炉管的反应腔中通入氧气(O2)，氧气与衬底101表面发生化学反应，从而在衬底101表面生成二氧化硅(SiO2)。
由于在步骤二中，对P阱102进行了氯原子的注入，从而可加快P阱102表面和氧气的化学反应速率，弥补了氧气与N阱104发生化学反应的速率大于氧气与P阱102发生化学反应的速率的缺陷，从而使得P阱102表面的二氧化硅和N阱104表面的二氧化硅的厚度相等。
需要说明的是，离子注入的能量和剂量的具体数值根据欲生成的二氧化硅的类型和厚度而定，欲生成的二氧化硅的类型或厚度不同，则离子注入的能量和剂量的具体数值也会不同。
至此，本流程结束。
图7-图9为本发明所提供的氧化方法的第二较佳实施例的过程剖面结构图，如图7-图9所示，所本发明所提供的氧化方法的第二较佳实施例包括以下步骤：
步骤一，参见图7，提供一衬底101，在衬底101上形成P阱102、隔离区103和N阱104。
步骤二，参见图8，采用离子注入工艺对P阱102注入氯的化合物。
需要说明的是，在本发明中，氯元素的存在方式可为氯的化合物或氯原子，本步骤仅以氯的化合物的注入为例进行说明。
在本步骤中，对N阱104和隔离区103施加掩膜，仅对P阱102进行离子注入。
其中，离子注入的能量为500电子伏特(eV)至50000电子伏特(eV)，离子注入的剂量为1×1012个原子/cm2至1×1016个原子/cm2。
步骤三，参见图9，将晶圆放置于炉管中，并向炉管的反应腔中通入氢气(H2)和氧化氮(N2O)，氢气、氧化氮与衬底表面发生化学反应，从而在衬底表面生成二氧化硅。
由于在步骤二中，对P阱102进行了氯的化合物的注入，从而可加快P阱102表面和氢气、氧化氮的化学反应速率，弥补了氢气、氧化氮与N阱104发生化学反应的速率大于氢气、氧化氮与P阱102发生化学反应的速率的缺陷，从而使得P阱102表面的二氧化硅和N阱104表面的二氧化硅的厚度相等。
需要说明的是，离子注入的能量和剂量的具体数值根据欲生成的二氧化硅的类型和厚度而定，欲生成的二氧化硅的类型或厚度不同，则离子注入的能量和剂量的具体数值也会不同。
至此，本流程结束。
需要说明的是：第一，上述两个实施例仅以栅氧化层为二氧化硅为例对本发明所提供的一种氧化方法进行说明，在实际应用中，栅氧化层也可能为其他材料，例如，氮氧化硅(SiON)，因此，本发明所述的方法并不仅限于二氧化硅的氧化方法；第二，由于氯元素具有加快化学反应速率的特性，也就是说，氯元素相当于化学反应中的催化剂，因此，还可将氯元素的这个特性应用于半导体制造的其他方面，用于提高化学反应的速率。
可见，首先提供一衬底，在衬底上形成N阱、隔离区和P阱，并采用离子注入工艺对P阱注入氯元素，然后采用能够与衬底表面发生化学反应的反应物，在衬底表面形成栅氧化层，由于氯元素可加快P阱与反应气体的反应速率，因此，N阱表面的栅氧化层和P阱表面的栅氧化层的厚度相等，提高了半导体器件的工作电流的均匀性。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换以及改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种氧化方法，提供一衬底，在衬底上形成N阱、隔离区和P阱，其特征在于，该方法还包括：
采用离子注入工艺对P阱注入氯元素；
采用能够与衬底表面发生化学反应的反应物，在衬底表面形成栅氧化层。
2.根据权利要求1所述的方法，其特征在于，离子注入的能量为500电子伏特至50000电子伏特，离子注入的剂量为1×1012个原子/cm2至1×1016个原子/cm2。
3.根据权利要求2所述的方法，其特征在于，所述栅氧化层为二氧化硅或氮化硅。
4.根据权利要求3所述的方法，其特征在于，所述氯元素为氯原子或氯的化合物。
CN2009101987857A 2009-11-09 2009-11-09 氧化方法 Pending CN102054678A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101987857A CN102054678A (zh) 2009-11-09 2009-11-09 氧化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101987857A CN102054678A (zh) 2009-11-09 2009-11-09 氧化方法

Publications (1)

Publication Number Publication Date
CN102054678A true CN102054678A (zh) 2011-05-11

Family

ID=43958873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101987857A Pending CN102054678A (zh) 2009-11-09 2009-11-09 氧化方法

Country Status (1)

Country Link
CN (1) CN102054678A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165432A (zh) * 2013-03-15 2013-06-19 上海华力微电子有限公司 一种栅氧化层的制备方法
WO2023123762A1 (zh) * 2021-12-28 2023-07-06 长鑫存储技术有限公司 一种半导体结构及其形成方法
US11862461B2 (en) 2021-12-28 2024-01-02 Changxin Memory Technologies, Inc. Method of forming oxide layer on a doped substrate using nitridation and oxidation process
CN117747669A (zh) * 2024-02-19 2024-03-22 中国科学院长春光学精密机械与物理研究所 一种沟槽栅mos半导体器件及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165432A (zh) * 2013-03-15 2013-06-19 上海华力微电子有限公司 一种栅氧化层的制备方法
CN103165432B (zh) * 2013-03-15 2016-08-03 上海华力微电子有限公司 一种栅氧化层的制备方法
WO2023123762A1 (zh) * 2021-12-28 2023-07-06 长鑫存储技术有限公司 一种半导体结构及其形成方法
US11862461B2 (en) 2021-12-28 2024-01-02 Changxin Memory Technologies, Inc. Method of forming oxide layer on a doped substrate using nitridation and oxidation process
CN117747669A (zh) * 2024-02-19 2024-03-22 中国科学院长春光学精密机械与物理研究所 一种沟槽栅mos半导体器件及其制造方法
CN117747669B (zh) * 2024-02-19 2024-04-30 中国科学院长春光学精密机械与物理研究所 一种沟槽栅mos半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
JP5331703B2 (ja) プラズマ浸漬イオン注入プロセス
US8193080B2 (en) Method for fabricating semiconductor device and plasma doping system
KR101863330B1 (ko) 반도체 디바이스들에서 임계 전압을 조정하기 위한 방법들
CN102203946A (zh) P3i工艺中掺杂分布的修正
CN102054678A (zh) 氧化方法
CN103021849A (zh) 一种采用应力记忆技术的nmos器件制作方法
CN101399191B (zh) 栅层的制造方法及半导体器件的制造方法
CN100449714C (zh) 制造半导体器件的方法
CN102856177A (zh) 半导体器件和用于制造半导体器件的方法
KR100752201B1 (ko) 반도체 소자의 제조 방법
CN103390548A (zh) 栅氧化硅层的制备方法及半导体衬底处理方法
CN101364539B (zh) 栅层的制造方法、半导体器件的制造方法和半导体结构
CN104009037B (zh) 半导体器件及其制造方法
CN102097376A (zh) 半导体器件的制作方法
CN103295913A (zh) 改善半导体器件负偏压温度不稳定性的方法
KR100870324B1 (ko) 반도체 소자의 제조방법
CN102110652B (zh) 嵌入式半导体器件的制作方法
KR20080110119A (ko) 반도체 소자 및 그의 제조 방법
KR100613286B1 (ko) 에피택셜 공정을 이용한 반도체 소자의 제조 방법
KR100466193B1 (ko) 반도체 메모리 소자의 제조 방법
KR20090066936A (ko) 반도체 소자의 절연막 형성방법
US20020102827A1 (en) Method for controlling multiple gate oxide growing by argon plasma doping
KR20020002808A (ko) 반도체 소자의 폴리실리콘층 형성방법
US20080176387A1 (en) Plasma doping methods using multiple source gases
KR101132298B1 (ko) 반도체 소자의 게이트 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110511