CN103943485A - 形成水平方向功函数可变的栅极的方法 - Google Patents

形成水平方向功函数可变的栅极的方法 Download PDF

Info

Publication number
CN103943485A
CN103943485A CN201410174782.0A CN201410174782A CN103943485A CN 103943485 A CN103943485 A CN 103943485A CN 201410174782 A CN201410174782 A CN 201410174782A CN 103943485 A CN103943485 A CN 103943485A
Authority
CN
China
Prior art keywords
material layers
gate material
etching
work function
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410174782.0A
Other languages
English (en)
Other versions
CN103943485B (zh
Inventor
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410174782.0A priority Critical patent/CN103943485B/zh
Publication of CN103943485A publication Critical patent/CN103943485A/zh
Application granted granted Critical
Publication of CN103943485B publication Critical patent/CN103943485B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Abstract

本发明公开了一种形成水平方向功函数可变的栅极的方法，属于半导体技术领域。方法包括：在衬底上从下到上依次形成栅极介质层、栅极材料层、硬介质掩膜层；通过光刻和刻蚀，图案化所述栅极材料层上的硬介质掩膜层，形成用于刻蚀所述栅极材料层的图形；对位于刻蚀所述栅极材料层的图形两侧的栅极材料层按照设定的倾斜角度进行离子注入，以调整所述栅极材料层水平方向的功函数，形成离子掺杂区。本发明中，对位于刻蚀所述栅极材料层的图形两侧的栅极材料层按照设定的倾斜角度进行离子注入，以调整所述栅极材料层水平方向的功函数，形成离子掺杂区，从而避免了段沟道效应，消除了阈值电压的漂移，以及漏电流的增大。

Description

形成水平方向功函数可变的栅极的方法
技术领域
本发明属于半导体技术领域，具体地说，涉及一种形成水平方向功函数可变的栅极的方法。
背景技术
包括半导体在内的所有导电材料的特征在于对施加的能量有某种响应度。该响应度称为材料的“功函数”，且通常用电子伏(eV)表示。材料的该属性由在真空中从材料的费米能级移除一个电子所需的最小能量的大小来定义。不同的材料具有不同的费米能级、不同的电子结构，因此需要不同大小的施加能量来移除一个电子。
对于许多未掺杂的半导体材料如多晶硅，费米能级以及相应的功函数通常处于所谓的硅的导带(约4.1eV)和硅的价带(约5.2eV)之间的中间位置，该类型的功函数在下文中称为“中间带隙型(mid-bandgap)”。相反，常规半导体材料已经被选择性掺杂从而产生N型或P型材料。N型半导体材料具有与硅的价带相比更靠近硅的导带的费米能级，而P型半导体材料具有相反的特性。
在当代半导体器件中大量形成诸如晶体管的PMOS和NMOS型器件。这些器件类型的每种在运行上受益于栅极电极，其分别具有包括P型和N型功函数的P型和N型性能特征。因此，常规多晶硅CMOS栅极电极通常被掺杂有选定的P型和N型杂质，从而将未掺杂多晶硅的中间带隙型功函数分别修改或者调节)到更恰当地适合PMOS和NMOS器件的水平。
但是随着半导体工艺技术的发展，半导体器件的尺寸逐渐变小，栅极尺寸的进一步减小，当栅极的长度减小到与沟道的深度在一个数量级的时候，就会产生短沟道效应，阈值电压漂移，漏电流增大。
发明内容
本发明所要解决的技术问题是提供一种形成水平方向功函数可变的栅极的方法，用以避免短沟道效应，以及进一步的阈值电压漂移，漏电流增大等问题。
为了解决上述技术问题，本发明提供了一种形成水平方向功函数可变的栅极的方法，其包括：
在衬底上从下到上依次形成栅极介质层、栅极材料层、硬介质掩膜层；
通过光刻和刻蚀，图案化所述栅极材料层上的硬介质掩膜层，形成用于刻蚀所述栅极材料层的图形；
对位于刻蚀所述栅极材料层的图形两侧的栅极材料层按照设定的倾斜角度进行离子注入，以调整所述栅极材料层水平方向的功函数，形成离子掺杂区。
优选地，在本发明的一实施例中，所述栅极介质层的材料为氧化物。
优选地，在本发明的一实施例中，所述栅极材料层的材料为多晶硅、金属、导电性金属氮化物、导电性金属氧化物、金属硅化物中的一种或多种的组合。
优选地，在本发明的一实施例中，根据化学气相沉积或者物理气相沉积形成所述栅极介质层、栅极材料层。
优选地，在本发明的一实施例中，所述硬介质掩膜层的材料为氮化物。
优选地，在本发明的一实施例中，根据化学气相沉积形成所述硬介质掩膜层。
优选地，在本发明的一实施例中，所述离子注入的倾斜角度10度-45度。
优选地，在本发明的一实施例中，所述对位于刻蚀所述栅极材料层的图形两侧的栅极材料层按照设定的倾斜角度进行离子注入时，位于刻蚀所述栅极材料层的图形正下方的部分栅极材料层不形成离子掺杂区。
优选地，在本发明的一实施例中，所述对位于刻蚀所述栅极材料层的图形两侧的栅极材料层进行倾斜角度的离子注入时，注入的离子包括元素周期表中III簇和V簇范围内的任一元素的离子。
优选地，在本发明的一实施例中，在上述技术方案的基础上，所述方法还包括：以所述图形作为掩膜，去除离子注入后的所述栅极材料层和栅极介质层，形成水平方向的功函数可变的栅极。
与现有的方案相比，本发明中，对位于刻蚀所述栅极材料层的图形两侧的栅极材料层按照设定的倾斜角度进行离子注入，以调整所述栅极材料层水平方向的功函数，形成离子掺杂区，从而避免了段沟道效应，消除了阈值电压的漂移，以及漏电流的增大。
附图说明
图1为本发明实施例形成水平方向功函数可变的栅极的方法流程示意图；
图2为步骤S101处理半成品结构示意图；
图3为步骤S102处理之后的半成品结构示意图；
图4为经过步骤S103处理之后的半成品结构示意图；
图5为经过步骤S104处理之后的半成品结构示意图。
具体实施方式
以下结合附图和优选实施例对本发明的技术方案进行详细地阐述。应该理解，以下列举的实施例仅用于说明和解释本发明，而不构成对本发明技术方案的限制。
本发明的核心思想：
本发明下述实施例中提供了一种形成水平方向功函数可变的栅极的方法，其核心思想包括：
在衬底上从下到上依次形成栅极介质层、栅极材料层、硬介质掩膜层；
通过光刻和刻蚀，图案化所述栅极材料层上的硬介质掩膜层，形成用于刻蚀所述栅极材料层的图形；
对位于刻蚀所述栅极材料层的图形两侧的栅极材料层按照设定的倾斜角度进行离子注入，以调整所述栅极材料层水平方向的功函数，形成离子掺杂区。
需要说明的是：本发明上述核心思想可以运用于MOSFET、CMOS和finFET器件中的栅极，具体可应用于前栅极(gate-first)工艺。对于本领域普通技术人员来说，在本发明下述实施例的启发下，无须创造性劳动即可将本发明的上述核心思想运用于具体的半导体器件，详细本发明下述实施例将逐一进行实施例说明。
图1为本发明实施例形成水平方向功函数可变的栅极的方法流程示意图；如图1所示，本实施例中，其可以包括如下步骤：
步骤S101、在衬底上从下到上依次形成栅极介质层、栅极材料层、硬介质掩膜层；
本实施例中，衬底的材料可以选用单晶硅、掺有杂质的单晶硅、绝缘体上硅等。需要说明的是，在衬底中还形成有隔离结构，该隔离结构可以为浅沟槽隔离或者局部氧化硅隔离结构。
本实施例中，所述栅极介质层的材料为氧化物，如二氧化硅等。所述栅极材料层的材料为多晶硅、金属、导电性金属氮化物、导电性金属氧化物、金属硅化物中的一种或多种的组合。金属可以是钨、镍或者钛；导电性金属氧化物可包括氮化钛；导电性金属氧化物可以为氧化铱；金属硅化物可以为硅化钛。多晶硅栅极电极已经使用了很长时间。由于多晶硅易于沉积和图案化，不会受到随后施加的高温工艺的负面影响，并且通过选择性掺杂多晶硅能容易地修改它的“功函数”。因此，本实施例中，优选多晶硅作为栅极材料层。
本实施例中，可以根据化学气相沉积(chemical vapor deposition，简称CVD)或者物理气相沉积(physical vapor deposition，PVD)形成所述栅极介质层、栅极材料层，所述栅极介质层、栅极材料层的具体厚度以及工艺参数不做特别限定，本领域普通技术人员可以根据具体的沉积设备以及形成的具体半导体器件灵活设置。
所述硬介质掩膜层的材料为氮化物如氮化硅。具体地，可以根据化学气相沉积CVD氮化物材料形成所述硬介质掩膜层。硬介质掩膜层的具体厚度以及工艺参数不做特别限定，本领域普通技术人员可以根据具体的沉积设备以及形成的具体半导体器件灵活设置。
图2为步骤S101处理半成品结构示意图；如图1所示，该结构从上到下依次包括衬底201、栅极介质层202、栅极材料层203、硬介质掩膜层204，衬底201中还设置有隔离结构211。
步骤S102、通过光刻和刻蚀，图案化所述栅极材料层上的硬介质掩膜层，形成用于刻蚀所述栅极材料层的图形；
本实施例中，光刻和刻蚀的工艺参数不做特别限定，本领域普通技术人员可以根据具体的设备以及形成的具体半导体器件灵活设置。
图3为步骤S102处理之后的半成品结构示意图；如图3所示，对硬介质掩膜层204进行了光刻和刻蚀处理，形成了用于刻蚀所述栅极材料层203的图形214。
步骤S103、对位于刻蚀所述栅极材料层的图形两侧的栅极材料层按照设定的倾斜角度进行离子注入，以调整所述栅极材料层水平方向的功函数，形成离子掺杂区。
本实施例中，所述离子注入的倾斜角度可以为10度-45度。所述离子注入的离子注入剂量可以为10*E10-10*E20离子/平方厘米。
本实施中，所述对位于刻蚀所述栅极材料层的图形两侧的栅极材料层进行倾斜角度的离子注入，位于刻蚀所述栅极材料层的图形正下方的部分栅极材料层不形成离子掺杂区，即为原始的栅极材料层，无任何掺杂。
本实施例中，所述对位于刻蚀所述栅极材料层的图形两侧的栅极材料层进行倾斜角度的离子注入时，注入的离子包括元素周期表中III簇和V簇范围内的任一元素的离子。
本实施例中，在离子注入时，实际上是以图形214作为离子注入的掩膜层。
图4为经过步骤S103处理之后的半成品结构示意图；如图3所示，经过倾斜角度的离子注入，形成了离子注入后的栅极材料层203、栅极介质层202。
步骤S104、以图形作为掩膜，去除离子注入后的所述栅极材料层和栅极介质层，形成水平方向的功函数可变的栅极。
本实施例中，可以利用等离子干法刻蚀工艺来去除离子注入后的所述栅极材料层和栅极介质层。
图5为经过步骤S104处理之后的半成品结构示意图；如图5所示，只保留图形214正下方的具有掺杂区的栅极材料层213、无掺杂区的栅极材料层223、栅极介质层202。
在本发明的另外一实施例中，还可以在离子注入之后，去除掉图形214，具体可采用干法刻蚀或者湿法刻蚀，详细工艺参数不再赘述。
上述说明示出并描述了本发明的若干优选实施例，但如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (10)

1.一种形成水平方向功函数可变的栅极的方法，其特征在于，包括：
在衬底上从下到上依次形成栅极介质层、栅极材料层、硬介质掩膜层；
通过光刻和刻蚀，图案化所述栅极材料层上的硬介质掩膜层，形成用于刻蚀所述栅极材料层的图形；
对位于刻蚀所述栅极材料层的图形两侧的栅极材料层按照设定的倾斜角度进行离子注入，以调整所述栅极材料层水平方向的功函数，形成离子掺杂区。
2.根据权利要求1所述的方法，其特征在于，所述栅极介质层的材料为氧化物。
3.根据权利要求1所述的方法，其特征在于，所述栅极材料层的材料为多晶硅、金属、导电性金属氮化物、导电性金属氧化物、金属硅化物中的一种或多种的组合。
4.根据权利要求1所述的方法，其特征在于，根据化学气相沉积或者物理气相沉积形成所述栅极介质层、栅极材料层。
5.根据权利要求1所述的方法，其特征在于，所述硬介质掩膜层的材料为氮化物。
6.根据权利要求1所述的方法，其特征在于，根据化学气相沉积形成所述硬介质掩膜层。
7.根据权利要求1所述的方法，其特征在于，所述离子注入的倾斜角度10度-45度。
8.根据权利要求1所述的方法，其特征在于，所述对位于刻蚀所述栅极材料层的图形两侧的栅极材料层按照设定的倾斜角度进行离子注入时，位于刻蚀所述栅极材料层的图形正下方的部分栅极材料层不形成离子掺杂区。
9.根据权利要求1所述的方法，其特征在于，所述对位于刻蚀所述栅极材料层的图形两侧的栅极材料层进行倾斜角度的离子注入时，注入的离子包括元素周期表中III簇和V簇范围内的任一元素的离子。
10.根据权利要求1-9任一所述的方法，其特征在于，还包括：以所述图形作为掩膜，去除离子注入后的所述栅极材料层和栅极介质层，形成水平方向的功函数可变的栅极。
CN201410174782.0A 2014-04-28 2014-04-28 形成水平方向功函数可变的栅极的方法 Active CN103943485B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410174782.0A CN103943485B (zh) 2014-04-28 2014-04-28 形成水平方向功函数可变的栅极的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410174782.0A CN103943485B (zh) 2014-04-28 2014-04-28 形成水平方向功函数可变的栅极的方法

Publications (2)

Publication Number Publication Date
CN103943485A true CN103943485A (zh) 2014-07-23
CN103943485B CN103943485B (zh) 2016-09-07

Family

ID=51191096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410174782.0A Active CN103943485B (zh) 2014-04-28 2014-04-28 形成水平方向功函数可变的栅极的方法

Country Status (1)

Country Link
CN (1) CN103943485B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609470A (zh) * 2015-08-20 2016-05-25 中国科学院微电子研究所 具有均匀阈值电压分布的半导体器件及其制造方法
CN109148290A (zh) * 2017-06-28 2019-01-04 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101110358A (zh) * 2006-07-21 2008-01-23 东部高科股份有限公司 半导体器件及其制造方法
CN102024703A (zh) * 2009-09-17 2011-04-20 中芯国际集成电路制造(上海)有限公司 掺杂的方法
US20110307229A1 (en) * 2009-02-27 2011-12-15 Fujitsu Limited Ion implantation distribution generating method and simulator
CN103681340A (zh) * 2012-09-20 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101110358A (zh) * 2006-07-21 2008-01-23 东部高科股份有限公司 半导体器件及其制造方法
US20110307229A1 (en) * 2009-02-27 2011-12-15 Fujitsu Limited Ion implantation distribution generating method and simulator
CN102024703A (zh) * 2009-09-17 2011-04-20 中芯国际集成电路制造(上海)有限公司 掺杂的方法
CN103681340A (zh) * 2012-09-20 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609470A (zh) * 2015-08-20 2016-05-25 中国科学院微电子研究所 具有均匀阈值电压分布的半导体器件及其制造方法
CN105609470B (zh) * 2015-08-20 2019-01-18 中国科学院微电子研究所 具有均匀阈值电压分布的半导体器件及其制造方法
CN109148290A (zh) * 2017-06-28 2019-01-04 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
CN109148290B (zh) * 2017-06-28 2020-12-04 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法

Also Published As

Publication number Publication date
CN103943485B (zh) 2016-09-07

Similar Documents

Publication Publication Date Title
TWI543365B (zh) 半導體裝置及其形成方法
US20180277571A1 (en) Mechanisms for forming finfet device
US9466670B2 (en) Sandwich epi channel for device enhancement
CN103855015A (zh) FinFET及其制造方法
TWI613830B (zh) 穿隧式場效電晶體及製造此種電晶體之方法
US8518811B2 (en) Schottky diodes having metal gate electrodes and methods of formation thereof
CN103915345A (zh) 半导体器件及其制造方法
US9583572B2 (en) FinFET devices having silicon germanium channel fin structures with uniform thickness
US20150162439A1 (en) Semiconductor device including a transistor having a low doped drift region and method for the formation thereof
TW201616580A (zh) 新穎鰭結構及依斜型鰭之多臨限電壓形態及其形成方法
CN103855010A (zh) FinFET及其制造方法
US8999803B2 (en) Methods for fabricating integrated circuits with the implantation of fluorine
CN103178012A (zh) 具有金属栅极的cmos器件及其形成方法
US9312378B2 (en) Transistor device
CN104752228A (zh) 半导体器件结构及其制造方法
US11699702B2 (en) Input/output devices
CN103943485B (zh) 形成水平方向功函数可变的栅极的方法
US10593757B2 (en) Integrated circuits having converted self-aligned epitaxial etch stop
CN109285778B (zh) 半导体器件及其形成方法
CN108573910B (zh) 半导体结构及其形成方法
CN104465377B (zh) Pmos晶体管及其形成方法
CN109427675B (zh) 半导体结构及其形成方法
CN106158645A (zh) 半导体器件的形成方法
CN105632925B (zh) 鳍式场效应管及其形成方法
US8916430B2 (en) Methods for fabricating integrated circuits with the implantation of nitrogen

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant