CN103247523B - 半导体结构的制造方法 - Google Patents

半导体结构的制造方法 Download PDF

Info

Publication number
CN103247523B
CN103247523B CN201210576088.2A CN201210576088A CN103247523B CN 103247523 B CN103247523 B CN 103247523B CN 201210576088 A CN201210576088 A CN 201210576088A CN 103247523 B CN103247523 B CN 103247523B
Authority
CN
China
Prior art keywords
layer
polysilicon layer
photoresist layer
photoresist
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210576088.2A
Other languages
English (en)
Other versions
CN103247523A (zh
Inventor
解子颜
张铭庆
张家维
陈昭成
李俊鸿
吴岱霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103247523A publication Critical patent/CN103247523A/zh
Application granted granted Critical
Publication of CN103247523B publication Critical patent/CN103247523B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)

Abstract

本公开内容的实施例包括一种方法：提供衬底；将多晶硅层形成在衬底上方；将第一光刻胶层形成在多晶硅层上方；在第一光刻胶层上方制造第一图案，其中，所述多晶硅层的某些部分被第一光刻胶层覆盖并且所述多晶硅层的某些部分没有被第一光刻胶层覆盖；将离子注入到没有被第一光刻胶层覆盖的多晶硅层的部分中；从多晶硅层去除第一光刻胶层；以及使用蚀刻剂去除多晶硅层的部分。本发明还提供了半导体结构的制造方法。

Description

半导体结构的制造方法
技术领域
本公开内容一般地涉及集成电路的制造方法，更具体地来说，涉及半导体结构的制造方法。
背景技术
集成电路通常用来制造各种各样的电子器件，如存储器芯片。生产的一个目标是减小集成电路的尺寸，以增加单个元件的密度从而提高集成电路的功能。集成电路上的最小间距(相同类型的两个相邻的结构的相同点之间的最小距离，例如，两个相邻的栅极导体的相同点之间的最小距离)通常作为电路密度的典型测量方法。电路密度的增加通常受到现有光刻设备的分辨率的限制。给定的某种光刻设备能够生成的部件的最小尺寸和间距与其分辨率相关。
有人已经试图将集成电路装置的间距减小到小于光刻生成的最小间距。一般地，使用多次曝光和多次图案化方案以实现半导体结构中的间距减小。然而，基于多次曝光和多次图案化方案的光刻方法需要使用复杂的多层的叠层，并且需要多个曝光步骤和刻蚀步骤。例如，对于光刻-刻蚀-光刻-刻蚀(LELE)双重图案化工艺来说，使用复杂的三层光刻叠层。LELE方案中的曝光、蚀刻、再曝光、和再蚀刻步骤制造临界尺寸偏差并且在很大程度上增加了产生缺陷的机会。总而言之，使用多次曝光和多次图案化方案减少半导体装置中的间距的传统方法很难控制并且表现出不同的结果。因此，有必要提供可以减小半导体装置中的间距的更简单和更可靠的方法。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种制造半导体结构的方法，所述方法包括：提供衬底；将多晶硅层形成在所述衬底上方；将第一光刻胶层形成在所述多晶硅层上方；在所述第一光刻胶层上方制造第一图案，其中，所述多晶硅层的一些部分被所述第一光刻胶层覆盖并且所述多晶硅层的一些部分没有被所述第一光刻胶层覆盖；将离子注入到所述多晶硅层没有被所述第一光刻胶层覆盖的部分；从所述多晶硅层去除所述第一光刻胶层；将第二光刻胶层形成在所述多晶硅层上方；在所述第二光刻胶层上方制造第二图案，其中，所述多晶硅层的一些部分被所述第二光刻胶层覆盖并且所述多晶硅层的一些部分没有被所述第二光刻胶层覆盖；将离子注入到所述多晶硅层没有被所述第二光刻胶层覆盖的部分中；从所述多晶硅层去除所述第二光刻胶层；使用蚀刻剂去除部分所述多晶硅层。
在该方法中，图案化所述第一光刻胶层形成多个第一部件并且图案化所述第二光刻胶层形成多个第二部件。
在该方法中，相邻的所述第一部件之间的间距与相邻的所述第二部件之间的间距基本上相同。
在该方法中，第一间隔形成在相邻的所述第一部件之间并且第二间隔形成在相邻的所述第二部件之间。
在该方法中，所述第一间隔和所述第二间隔表示所述多晶硅层要进行离子注入的部分。
在该方法中，栅极介电层形成在所述衬底上方。
在该方法中，将所述离子垂直注入所述多晶硅层中。
在该方法中，所述蚀刻剂是基本蚀刻剂。
在该方法中，所述基本蚀刻剂是TMAH、NaOH、KOH、NH4OH中的至少一种。
在该方法中，所述蚀刻剂去除的所述多晶硅层的部分是所述多晶硅层被所述第一光刻胶层和所述第二光刻胶层都覆盖的部分。
在该方法中，所述多晶硅层已经注入有离子的部分彼此均匀间隔开。
根据本发明的另一方面，提供了一种制造半导体结构的方法，所述方法包括：提供衬底；将多晶硅层形成在所述衬底上方；将第一光刻胶层形成在所述多晶硅层上方，所述第一光刻胶层包括：第一顶部有机层；第一中间无机层，位于所述第一顶部有机层下方；以及第一底部有机层，位于所述第一中间无机层下方。在所述第一光刻胶层上方制造第一图案，其中，所述多晶硅层的一些部分被所述第一光刻胶层覆盖并且所述多晶硅层的一些部分没有被所述第一光刻胶层覆盖；将离子注入到所述多晶硅层没有被所述第一光刻胶层覆盖的部分；从所述多晶硅层去除所述第一光刻胶层；将第二光刻胶层形成在所述多晶硅层上方；在所述第二光刻胶层上方制造第二图案，其中，所述多晶硅层的一些部分被所述第二光刻胶层覆盖并且所述多晶硅层的一些部分没有被所述第二光刻胶层覆盖；将离子注入到所述多晶硅层没有被所述第二光刻胶层覆盖的部分；从所述多晶硅层去除所述第二光刻胶层；以及使用蚀刻剂去除部分所述多晶硅层。
在该方法中，图案化所述第一光刻胶层形成多个第一部件并且图案化所述第二光刻胶层形成多个第二部件。
在该方法中，相邻的所述第一部件之间的间距和相邻的所述第二部件之间的间距基本上相等。
在该方法中，第一间隔形成在相邻的所述第一部件之间并且第二间隔形成在相邻的所述第二部件之间。
在该方法中，所述第一间隔和所述第二间隔表示所述多晶硅层要进行离子注入的部分。
在该方法中，栅极介电层形成在所述衬底上方。
在该方法中，将所述离子垂直注入所述多晶硅层中。
在该方法中，所述第一中间有机层包括氧化物层。
在该方法中，所述第一底部有机层包括抗反射涂层材料。
附图说明
将接合附图描述示例性实施例。应该理解，附图是为了说明的目的，因此没有按比例绘制。
图1至图7是根据本公开内容的一个实施例表示的在制造结构的过程中的各个阶段的横截面图。
图8示出了多晶硅层的离子注入量和在TMAH中的湿蚀刻率之间的关系
图9至图17是根据公开内容的另一个实施例表示的在制造结构的过程中的各个阶段的横截面图。
具体实施方式
以下详细讨论了说明性实施例的制造和使用。然而，应该理解，本公开内容提供了许多可以在各种具体环境中实现的可应用的发明性概念。讨论的具体实施例仅仅是说明性的并不限定本发明的范围。
应该理解，当将元件(诸如层、区域或衬底)称作位于另一个元件上方时，该元件可以直接位于其它元件上方或还可以存在中间元件。相反，当将元件称作直接位于另一个元件上方(“directlyover”or“directlyon”)时，不存在中间元件。还应该理解，当将元件称作位于另一个元件下方(“beneath”or“under”)时，该元件可以直接位于其它元件下方，或可以存在中间元件。相反，当将元件称作直接位于另一个元件下方时，不存在中间元件。
如本文所使用的，当实施特定工艺时，如果有上层，以及此外，当实施特定工艺时，如果只有中间过渡层，只要将任何叠加层图案化为与特定层一样或比特定层更窄，则特定图案化层就用作特定工艺步骤的“掩膜”。换句话说，如本文所使用的，如果结构包括两个图案化层，则本文中将这两个图案化层中的每一个都单独地，以及这二者共同地视为用作特定工艺步骤的“掩膜”。具有与特定层相同图案或比特定层更窄图案的叠加层的存在不会防止特定层用作特定工艺步骤的掩膜。
图1至图7是根据本发明的一个实施例在各个工艺阶段过程中构造半导体的横截面图。本发明所描述的术语“衬底”指的是半导体衬底，在该半导体衬底上方形成各个层和集成电路元件。衬底可以包括硅或化合物半导体，诸如，砷化镓、磷化铟、硅/锗，或碳化硅。层的实例可以包括介电层、掺杂层、金属层、多晶硅层、以及可以将一层连接到一层或多层的通孔塞。集成电路元件的实例可以包括晶体管、电阻器和/或电容器。衬底可以是晶圆的一部分，晶圆包括在衬底表面上制造的多个半导体管芯，其中，每个管芯都包括一个或多个集成电路。半导体管芯通过相邻管芯之间的刻线进行划分。将对于衬底表面上的半导体管芯中的每一个实施以下工艺步骤。
参考附图，图1至图7描述了本发明的集成电路间距的减小方法的第一实施例。
参考图1，图1示出了第一方法的最初步骤。在图1所示的实施例中，示出了半导体晶圆100。半导体晶圆100设置有硅衬底102。本发明所描述的术语“衬底”指的是半导体衬底，在半导体衬底上形成各个层和集成电路元件。衬底可以包括硅或化合物半导体，诸如，砷化镓、磷化铟、硅/锗、或碳化硅。
栅极介电层103直接放置在硅衬底102上方。通过任何适当的工艺在衬底102上方直接形成任何厚度的栅极介电层103。在各个实施例中，栅极介电层103可以包括：氧化硅、氮氧化硅、氮化硅、其它适当的介电材料、高k介电层，该高k介电层包括：氧化铪(HfO2)、氧化铪硅(HfSiO)、氮氧化铪硅(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)、金属氧化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐、金属氮氧化物、金属铝酸盐、硅酸锆、铝酸锆、氧化锆、氧化钛、氧化铝、二氧化铪-氧化铝(HfO2-Al2O3)合金、其它适当的高K介电材料、和/或其组合。
含硅材料(诸如多晶硅层104)沉积在栅极介电层103上方。可以以任何已知的和适当的方式沉积多晶硅层104，并且通常利用CVD工艺通过前体材料(如乙硅烷)沉积多晶硅层104。
此后，形成多晶硅层104上方的掩模层。在该实施例中，掩模层包括光刻胶层105。可选地，掩模层可以包括注入离子不能渗透的其它可图案化材料。适当的可选图案化材料包括：由氮化硅或氧化硅和感光聚酰亚胺形成的图案化层。形成光刻胶层105的工艺可以包括光刻胶涂覆(例如，旋涂)、软烘、掩膜对准、曝光、曝光后烘焙、显影光刻胶、清洗、干燥(例如，硬烘)、或其它适当的工艺、和/或其组合。
以覆盖和掩蔽多晶硅层104的所选区域的方式形成光刻胶层105，多晶硅层104的所选区域具有与要形成的成形开口近似的期望水平尺寸。具体来说，图案化的第一光刻胶层105包括多晶硅层104上方的多个第一部件106。间距P1是两个相邻的第一部件106的相同点之间的最小距离。间距P1等于第一部件106的宽度W1加上相邻的第一部件106之间的间隔S1。要保留的多晶硅层104的一个或多个区域没有掩模。
图2示出了第一种方法的接下来的步骤。如图2所示，一旦多晶硅层104覆盖有光刻胶掩模105，就将离子107注入多晶硅层104中的非掩蔽区域。采用传统的离子注入方法进行离子注入操作，并且如下文中更加详细地讨论的，可以改变注入参数。可以使用传统的离子注入装置进行离子注入，传统的离子注入装置包括真空室和安装在真空室内部或安装在真空室外部的离子源。可以将离子束从各个方向对准目标区。在该实施例中，将离子107垂直注入多晶硅层104中。由于存在光刻胶掩模层105，离子注入仅影响到多晶硅层104中没有掩蔽的部分。因此，如图2所示，离子注入操作在多晶硅层104中形成间隔均匀的离子注入部件108；每一个离子注入部件108的宽度都等于S1。
参考图3，一旦实施了第一次离子注入操作，就去除光刻胶掩模层105。
此后，如图4所示，将第二光刻胶掩模层109沉积到多晶硅层104上方。此外，在各个实施例中，该沉积工艺可以包括光刻胶涂层(例如，旋涂)、软烘、掩膜对准、曝光、曝光后烘焙、显影光刻胶、清洗、干燥(例如，硬烘)、和/或其组合。
然后，以与第一光刻胶层105相类似的方式图案化第二光刻胶层109以形成多个第二部件110。图案化的第二光刻胶层109包括位于多晶硅层104上方的多个第二部件110。相邻的第二部件110中的每一个都具有间距P2、宽度W2、和间隔S2。在该实施例中，间距P2和此前光刻胶层105的第一间距P1基本上相等。在该实施例中，间距P2等于第二部件110的宽度W2加上相邻的第二部件110之间的间隔S2。此外，在该实施例中，第二光刻胶层109的间隔S2曝光多晶硅层104的部分(将要进行第二次离子注入的多晶硅层104的部分)。换句话说，间隔S2的宽度确定要进行第二次注入的多晶硅层104的部分的宽度
此外，第二部件110在第二光刻胶层109中的定位很重要，因为该第二部件可以直接影响所生成的多晶硅层部件的尺寸和间隔。在该实施例中，将第二光刻胶部件110的宽度W2设置为间隔S2的三倍，并且将光刻胶部件110设置在多晶硅层104上方，从而使得此前在第一光刻胶层105中注入的多晶硅部件106的任一侧的光刻胶部件110的宽度相同。该配置确保：在两次注入操作以后，在生成的多晶硅层104中的所有生成的注入部件都均匀间隔开。
接下来，如图5所示，进行第二次离子注入操作。第二次离子注入操作在多晶硅层104中制造了第二离子注入部件111组。由于第二部件110在第二光刻胶层中的精确定位并且适当确定上述光刻胶部件110的尺寸，第二离子注入部件111应该具有相同的宽度(S2)并且所有第一离子注入部件108和所有第二离子注入部件111都以等于W2的三分之一的距离均匀地间隔开。
接下来，如图6所示，然后去除第二光刻胶层109，在多晶硅层104上留下均匀并且交替间隔开的离子注入部件108和离子注入部件111。
最后，在该实施例中，如图7所示，进行选择性刻蚀工艺来选择性地去除多晶硅层104的非注入部分。具体地说，蚀刻工艺蚀刻掉在多晶硅层104中具有少于注入离子阈值浓度的含硅材料的体积部分。在该蚀刻工艺过程中，该蚀刻工艺基本上不去除多晶硅层104中注入的离子高于阈值浓度的部分，如离子注入部件108和离子注入部件111。然而，同时，基本上去除了多晶硅层104中没有注入离子，或注入离子低于阈值浓度的部分。
例如，使用四甲基氢氧化铵(TMAH)湿蚀刻实施注入的多晶硅层104的选择蚀刻。优选地，作为蚀刻剂溶液使用TMAH湿蚀刻，将整个半导体晶圆100都浸入该蚀刻剂溶液中。
TMAH蚀刻剂溶液由各种混合物制成，包括KOH(氢氧化钾)和其它碱性硅溶液。TMAH蚀刻剂溶液的示例性浓度包括在去离子水中的TMAH的重量百分比大约为2.38或更高。在另一个实施例中，TMAH重量百分比为大约1至大约25的浓度的溶液，并且更优选地，TMAH的重量百分比为大约20的浓度的溶液可以用作TMAH蚀刻剂溶液。优选地，TMAH湿蚀刻工艺在从大约10℃至90℃范围内的温度条件下进行，并且更优选地，在大约25℃至70℃范围内的温度条件下进行。
在一个实施例中，多晶硅层104的离子注入部分注入有多晶硅层104的离子浓度在高于1E20ions/cm3(个离子/立方厘米)的范围内的离子。更具体地说，多晶硅层104的离子注入浓度的范围高于1E21ions/cm3。多晶硅层104中的未注入部分应该基本上没有注入的离子。
图8示出了在多晶硅层中的离子注入量和使用TMAH的湿蚀刻速率之间的关系。图8中的X轴表示离子注入浓度，用每立方厘米的离子数量表示离子注入浓度。图8中的Y轴表示用每分钟的埃数表示的注入的多晶硅层的蚀刻速率。图8示出了：在多晶硅层的3E20ions/cm3浓度处或者附近，使用TMAH的湿蚀刻速率开始从8000A/min大幅度下降到150A/min。因此，显然，高注入离子浓度可以导致比低注入离子浓度或无注入离子浓度更高的湿蚀刻去除速率。
当进行TMAH湿蚀刻时，众所周知改变多晶硅层104的电特性的传统的掺杂离子可以用在离子注入操作中。例如，掺杂离子可以是硼、砷、磷、氮、氦、碳、或二氟化硼。硅离子也可以用作离子注入掺杂剂。
参考图9至图15，这些图示出了本发明的半导体结构制造方法的第二实施例。
在该实施例中，图9示出了半导体晶圆200。与之前的实施例一样，半导体晶圆200提供有硅衬底212，随后，在衬底上方形成栅极介电层213和多晶硅层214。此后，成像层215形成在多晶硅层214上方。
在该实施例中，成像层215包括至少三层，即，底层216、中间层217和上层218。底层216形成在硬掩膜层上方并且形成在中间层217下方。中间层217形成在底层216上方并且形成在上层218下方。上层218形成在中间层217上方。底层216、中间层217和上层218包括各种有机材料和/或无机材料。
在该实施例中，底层216包括有机层、中间层217包括无机层，并且上层218包括有机层。底部有机层可以包括：光刻胶材料、抗反射涂层(ARC)材料、高分子材料和/或其它适当的材料。中间无机层可以包括：氧化物层，如低温CVD氧化物、自TEOS(原硅酸四乙酯)衍生的氧化物、氧化硅、或硅烷氧化物。另一示例包括中间层，如含硅抗反射涂层(ARC)材料，如含42％硅的ARC层。上有机层可以包括有机光刻胶材料。进一步，成像层216、成像层217、成像层218可以包括任何适当厚度。在一个示例中，底层216的厚度为大约至中间层217的厚度为大约 至上层218的厚度为大约至
参考图10，通过光刻图案化工艺来图案化第一成像层215的上层218。该工艺可以包括：曝光、曝光后烘焙、显影光刻胶、清洗、干燥(例如，硬烘)、其它适当的工艺和/或其组合。图案化的上层218包括多个第一部件219，直接位于中间层217上方。第一部件219中的每一个的间距P1是两个相邻的第一部件219的相同点之间的最小距离。间距P1等于第一部件219的宽度W1加上相邻的第一部件219之间的间隔S1。
参考图11，使用上层218作为掩膜来图案化中间层217和底层216。将第一部件219转印到中间层217和底层216。在一个实施例中，将无机含硅ARC层作为中间层217。将有机底部抗反射涂层(BARC)作为底层216。利用等离子体工艺在CF4周围环境中蚀刻中间层217。然后，利用等离子体工艺在HBr/O2周围环境中蚀刻底层216。在一个实施例中，在底层216蚀刻工艺过程中，消耗和去除上层218。
接下来，如图12所示，一旦如上所述图案化这三个层，底层216、中间层217和上层218，这三个层就在图案化的第一成像层215中形成部件219。接下来，将离子207注入到多晶硅层214的未掩蔽区域中。在该实施例中，将离子207垂直注入到多晶硅层214中。通过传统的离子注入方法进行离子注入操作，如上文所讨论的，可以改变注入参数。由于存在第一三层成像层215，离子注入只影响多晶硅层214中没有掩蔽的部分。因此，如图12所示，注入操作在多晶硅层214中形成均匀间隔开的注入部件220；每个注入部件220的宽度都为S1。参考图13，一旦进行了离子注入操作，就去除了第一三层成像层215。
然后，如图14所示，将第二成像层221沉积到多晶硅层214上方。第二成像层221也包括与第一成像层215相同的三层。还以与第一成像层215大致相同的方式来图案化第二成像层221，从而在第二成像层221中形成第二部件222。
相邻的第二部件222中的每一个都具有间距P2、宽度W2和间隔S2。在该实施例中，间距P2和此前的成像层中的第一间距P1基本上相等。在该实施例中，间距P2等于第二部件222的宽度W2加上相邻的第二部件222之间的间隔S2。此外，在该实施例中，第二光刻胶层221的间隔S2曝光多晶硅层214的部分，即，要进行第二次离子注入的多晶硅层104的部分。换句话说，间隔S2的宽度确定多晶硅层214要进行第二次注入的部分的宽度。
此外，与以前的实施例一样，第二部件222在第二成像光刻胶层221中的定位很重要，因为它直接影响所生成的多硅晶部件的尺寸和间隔。在该实施例中，再次将第二光刻胶部件222的宽度W2设置为间隔S2的三倍，并且将光刻胶部件222设置在多晶硅层214上方，从而使得此前在第一光刻胶层215中的注入的多硅晶部件219的任一侧的光刻胶部件222的量相等。该结构确保，在两次注入操作之后，在所生成的多晶硅层214中的所有生成的注入部件都均匀间隔开。
然后，如图15所示，进行第二离子注入操作。第二离子注入操作在多晶硅层214中制造第二离子注入部件223组。与之前的实施例一样，由于在第二光刻胶层中的第二部件222的精确定位，并且适当确定如上所述的光刻胶部件222的尺寸，第二离子注入部件223应该具有相同的宽度(S2)并且所有第一离子注入部件220和所有第二离子注入部件223都应该以等于W2的三分之一的距离均匀地间隔开。最后，如图16所示，去除第二成像层并且使用TMAH(参见图17)蚀刻掉多晶硅层214的非注入部分。
尽管已经详细描述了实施例及其优势，但应该理解，可以在不违背所附权利要求限定的本发明的主旨和范围的情况下，进行各种不同的改变、替换和更改。而且本申请的范围不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应该理解，通过本发明，现有的或今后开发的用于执行与本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造、材料组分、装置、方法或步骤根据本发明都可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法和步骤的范围内。

Claims (18)

1.一种制造半导体结构的方法，所述方法包括：
提供衬底；
将多晶硅层形成在所述衬底上方；
将第一光刻胶层形成在所述多晶硅层上方；
在所述第一光刻胶层上方制造第一图案，其中，所述多晶硅层的一些部分被所述第一光刻胶层覆盖并且所述多晶硅层的一些部分没有被所述第一光刻胶层覆盖；
将离子注入到所述多晶硅层没有被所述第一光刻胶层覆盖的部分；
从所述多晶硅层去除所述第一光刻胶层；
将第二光刻胶层形成在所述多晶硅层上方；
在所述第二光刻胶层上方制造第二图案，其中，所述多晶硅层的一些部分被所述第二光刻胶层覆盖并且所述多晶硅层的一些部分没有被所述第二光刻胶层覆盖；
将离子注入到所述多晶硅层没有被所述第二光刻胶层覆盖的部分中；
从所述多晶硅层去除所述第二光刻胶层；
使用蚀刻剂去除部分所述多晶硅层，所述蚀刻剂去除的所述多晶硅层的部分是所述多晶硅层被所述第一光刻胶层和所述第二光刻胶层都覆盖的部分。
2.根据权利要求1所述的方法，其中，图案化所述第一光刻胶层形成多个第一部件并且图案化所述第二光刻胶层形成多个第二部件。
3.根据权利要求2所述的方法，其中，相邻的所述第一部件之间的间距与相邻的所述第二部件之间的间距相同。
4.根据权利要求2所述的方法，其中，第一间隔形成在相邻的所述第一部件之间并且第二间隔形成在相邻的所述第二部件之间。
5.根据权利要求4所述的方法，其中，所述第一间隔和所述第二间隔表示所述多晶硅层要进行离子注入的部分。
6.根据权利要求1所述的方法，其中，栅极介电层形成在所述衬底上方。
7.根据权利要求1所述的方法，其中，将所述离子垂直注入所述多晶硅层中。
8.根据权利要求1所述的方法，其中，所述蚀刻剂是基本蚀刻剂，所述基本蚀刻剂是TMAH、NaOH、KOH、NH4OH中的至少一种。
9.根据权利要求1所述的方法，其中，所述多晶硅层已经注入有离子的部分彼此均匀间隔开。
10.一种制造半导体结构的方法，所述方法包括：
提供衬底；
将多晶硅层形成在所述衬底上方；
将第一光刻胶层形成在所述多晶硅层上方，所述第一光刻胶层包括：第一顶部有机层；第一中间无机层，位于所述第一顶部有机层下方；以及第一底部有机层，位于所述第一中间无机层下方；
在所述第一光刻胶层上方制造第一图案，其中，所述多晶硅层的一些部分被所述第一光刻胶层覆盖并且所述多晶硅层的一些部分没有被所述第一光刻胶层覆盖；
将离子注入到所述多晶硅层没有被所述第一光刻胶层覆盖的部分；
从所述多晶硅层去除所述第一光刻胶层；
将第二光刻胶层形成在所述多晶硅层上方；
在所述第二光刻胶层上方制造第二图案，其中，所述多晶硅层的一些部分被所述第二光刻胶层覆盖并且所述多晶硅层的一些部分没有被所述第二光刻胶层覆盖；
将离子注入到所述多晶硅层没有被所述第二光刻胶层覆盖的部分；
从所述多晶硅层去除所述第二光刻胶层；以及
使用蚀刻剂去除部分所述多晶硅层，所述蚀刻剂去除的所述多晶硅层的部分是所述多晶硅层被所述第一光刻胶层和所述第二光刻胶层都覆盖的部分。
11.根据权利要求10所述的方法，其中，图案化所述第一光刻胶层形成多个第一部件并且图案化所述第二光刻胶层形成多个第二部件。
12.根据权利要求11所述的方法，其中，相邻的所述第一部件之间的间距和相邻的所述第二部件之间的间距相等。
13.根据权利要求11所述的方法，其中，第一间隔形成在相邻的所述第一部件之间并且第二间隔形成在相邻的所述第二部件之间。
14.根据权利要求13所述的方法，其中，所述第一间隔和所述第二间隔表示所述多晶硅层要进行离子注入的部分。
15.根据权利要求10所述的方法，其中，栅极介电层形成在所述衬底上方。
16.根据权利要求10所述的方法，其中，将所述离子垂直注入所述多晶硅层中。
17.根据权利要求10所述的方法，其中，所述第一中间无机层包括氧化物层。
18.根据权利要求10所述的方法，其中，所述第一底部有机层包括抗反射涂层材料。
CN201210576088.2A 2012-02-06 2012-12-26 半导体结构的制造方法 Active CN103247523B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/366,669 US9111861B2 (en) 2012-02-06 2012-02-06 Method of fabricating a semiconductor structure with ion-implanted conductive layer
US13/366,669 2012-02-06

Publications (2)

Publication Number Publication Date
CN103247523A CN103247523A (zh) 2013-08-14
CN103247523B true CN103247523B (zh) 2016-01-20

Family

ID=48903253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210576088.2A Active CN103247523B (zh) 2012-02-06 2012-12-26 半导体结构的制造方法

Country Status (2)

Country Link
US (3) US9111861B2 (zh)
CN (1) CN103247523B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283616B2 (en) * 2016-08-30 2019-05-07 United Microelectronics Corp. Fabricating method of semiconductor structure
US9881834B1 (en) 2016-11-29 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Contact openings and methods forming same
CN111383920A (zh) * 2018-12-29 2020-07-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112017946A (zh) * 2019-05-31 2020-12-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、晶体管
CN113745150A (zh) * 2020-05-29 2021-12-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11974429B2 (en) * 2020-11-06 2024-04-30 Micron Technology, Inc. Method used in forming a memory array comprising strings of memory cells and using bridges in sacrificial material in a tier

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566184B1 (en) * 2002-02-21 2003-05-20 Taiwan Semiconductor Manufacturing Company Process to define N/PMOS poly patterns
US6599840B2 (en) * 1997-03-14 2003-07-29 Micron Technology, Inc. Material removal method for forming a structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268923B1 (ko) * 1997-09-29 2000-10-16 김영환 반도체소자의이중게이트형성방법
US6849492B2 (en) * 2002-07-08 2005-02-01 Micron Technology, Inc. Method for forming standard voltage threshold and low voltage threshold MOSFET devices
KR100704470B1 (ko) * 2004-07-29 2007-04-10 주식회사 하이닉스반도체 비결정성 탄소막을 희생 하드마스크로 이용하는반도체소자 제조 방법
US7358140B2 (en) * 2005-11-04 2008-04-15 International Business Machines Corporation Pattern density control using edge printing processes
KR100792402B1 (ko) * 2005-12-28 2008-01-09 주식회사 하이닉스반도체 듀얼폴리게이트를 갖는 반도체소자의 제조 방법
JP5634001B2 (ja) * 2007-03-28 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置の製造方法
JP5211698B2 (ja) * 2008-01-08 2013-06-12 トヨタ自動車株式会社 半導体被覆正極活物質およびそれを用いたリチウム二次電池
KR101028800B1 (ko) * 2009-05-08 2011-04-12 주식회사 하이닉스반도체 듀얼 게이트 불순물 도핑방법 및 이를 이용한 듀얼 게이트 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599840B2 (en) * 1997-03-14 2003-07-29 Micron Technology, Inc. Material removal method for forming a structure
US6566184B1 (en) * 2002-02-21 2003-05-20 Taiwan Semiconductor Manufacturing Company Process to define N/PMOS poly patterns

Also Published As

Publication number Publication date
US20130203247A1 (en) 2013-08-08
US20180047585A1 (en) 2018-02-15
US9779963B2 (en) 2017-10-03
CN103247523A (zh) 2013-08-14
US10269581B2 (en) 2019-04-23
US9111861B2 (en) 2015-08-18
US20150332935A1 (en) 2015-11-19

Similar Documents

Publication Publication Date Title
CN103247523B (zh) 半导体结构的制造方法
US10685838B1 (en) Semiconductor structure providing for an increased pattern density on a substrate and method for forming same
CN103066005A (zh) 形成集成电路的方法
US11769672B2 (en) Semiconductor structure and forming method thereof
JPH11186225A (ja) テーパ形コンタクトホールの形成方法、テーパ形ポリシリコンプラグの形成方法並びにテーパ形ポリシリコンプラグ
KR100732591B1 (ko) 반도체 장치의 제조 방법
KR100293453B1 (ko) 듀얼 게이트 산화막의 형성방법
US20210273074A1 (en) Semiconductor strucure and method for forming same
US20210183655A1 (en) Semiconductor structure and formation method thereof
CN100517648C (zh) 用于蚀刻的系统和方法
KR20080074486A (ko) 반도체 소자의 소자 분리막 형성 방법
CN113782488B (zh) 半导体结构及其形成方法
CN114334817A (zh) 半导体结构及其形成方法
KR100672132B1 (ko) 반도체 소자의 제조방법
KR20020048616A (ko) 플래시 메모리 장치의 게이트 패턴 형성 방법
KR100376977B1 (ko) 반도체소자의 제조방법
KR100791712B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100209279B1 (ko) 반도체 소자의 콘택홀 형성방법
CN117832076A (zh) 一种沟槽型SiC器件的自对准方法
CN114093813A (zh) 一种用于半导体器件的接触孔的制作方法
CN103855034A (zh) Mos栅极器件的制造方法
KR100486755B1 (ko) 반도체 메모리장치의 미세배선 형성방법
KR100785862B1 (ko) 다마신법을 이용한 게이트 전극 및 측벽 스페이서 형성방법
JP2004342786A (ja) 半導体装置の製造方法およびドライエッチング装置
KR20070062041A (ko) 플래쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant