CN113745150A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN113745150A CN113745150A CN202010473015.5A CN202010473015A CN113745150A CN 113745150 A CN113745150 A CN 113745150A CN 202010473015 A CN202010473015 A CN 202010473015A CN 113745150 A CN113745150 A CN 113745150A
- Authority
- CN
- China
- Prior art keywords
- layer
- transfer material
- pattern transfer
- mask
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 128
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 239000010410 layer Substances 0.000 claims abstract description 486
- 239000000463 material Substances 0.000 claims abstract description 210
- 239000011241 protective layer Substances 0.000 claims abstract description 73
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 70
- 238000001514 detection method Methods 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000003475 lamination Methods 0.000 claims abstract description 27
- 238000000059 patterning Methods 0.000 claims abstract description 19
- 238000000576 coating method Methods 0.000 claims abstract description 17
- 239000011248 coating agent Substances 0.000 claims abstract description 12
- 230000008569 process Effects 0.000 claims description 90
- 239000002184 metal Substances 0.000 claims description 75
- 229910052751 metal Inorganic materials 0.000 claims description 75
- 238000005530 etching Methods 0.000 claims description 51
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 6
- 229910021529 ammonia Inorganic materials 0.000 claims description 4
- 229910010272 inorganic material Inorganic materials 0.000 claims description 4
- 239000011147 inorganic material Substances 0.000 claims description 4
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 2
- 238000007689 inspection Methods 0.000 claims 2
- 239000006117 anti-reflective coating Substances 0.000 abstract description 46
- 230000007547 defect Effects 0.000 description 20
- 239000011229 interlayer Substances 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 230000009286 beneficial effect Effects 0.000 description 11
- 239000003989 dielectric material Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000011112 process operation Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体结构及其形成方法，形成方法包括：提供基底，基底上形成有图形传递材料层；形成覆盖图形传递材料层的保护层和覆盖保护层的掩膜叠层，掩膜叠层包括由下而上依次堆叠的抗反射涂层和光刻胶层；图形化光刻胶层，形成图形开口；判断图形开口是否满足图形检测基准；当不满足时，执行返工操作，返工操作包括：依次去除掩膜叠层和保护层；当满足时，沿图形开口刻蚀抗反射涂层和保护层，露出图形传递材料层。进行返工操作时(即需要去除掩膜叠层时)，保护层能够对图形传递材料层起到保护作用，图形传递材料层受损的概率较低，从而有利于提高后续图形传递的可靠性。
Description
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
光刻技术是半导体制作技术中至关重要的一项技术，光刻技术能够实现将所需图形从掩膜版中转移到硅片上，形成符合设计要求的半导体产品。具体地，光刻技术通过曝光将图形成像到设置在硅片上的光刻胶层(材料为光敏感的抗蚀剂)中而实现图形转移
随着集成电路的不断发展，为了满足光刻的要求，除了在光刻设备方面不断的升级换代以外，人们还使用其他技术来提高光刻的质量和精度，使用抗反射涂层(antireflective coating，ARC)技术就是其中之一。形成抗反射涂层的作用是：防止曝光光线通过光刻胶层后在基底界面发生反射，因为返回光刻胶的反射光线会与入射的曝光光线发生干涉，导致光刻胶不能均匀的曝光。
但是，在实际生产过程中，当形成于抗反射涂层上的光刻胶层不满足图形检测基准时，则需要对产品进行返工(rework)，以去除光刻胶层和抗反射涂层。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高图形传递的可靠性。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有图形传递材料层；形成覆盖所述图形传递材料层的保护层；形成覆盖所述保护层的掩膜叠层，所述掩膜叠层包括由下而上依次堆叠的抗反射涂层和光刻胶层；图形化所述光刻胶层，形成贯穿所述光刻胶层的图形开口；对所述图形开口进行检测，判断所述图形开口是否满足图形检测基准；当检测结果不满足所述图形检测基准时，执行返工操作，直至所述检测结果满足所述图形检测基准，所述返工操作包括：依次去除所述掩膜叠层和保护层；当检测结果满足所述图形检测基准时，以剩余的所述光刻胶层为掩膜，沿所述图形开口刻蚀所述抗反射涂层和保护层，露出所述图形传递材料层。
相应的，本发明实施例还提供一种半导体结构，包括：基底，所述基底上形成有图形传递材料层；保护层，覆盖所述图形传递材料层；掩膜叠层，覆盖所述保护层，所述掩膜叠层包括由下而上依次堆叠的抗反射涂层和光刻胶层。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的形成方法中，在形成掩膜叠层之前，形成覆盖图形传递材料层的保护层，当需要对产品进行返工操作时(即需要去除所述掩膜叠层时)，由于保护层的存在，所述保护层能够对所述图形传递材料层起到保护作用，将所述图形传递材料层与去除所述掩膜叠层时的工艺环境相隔离，在去除掩膜叠层的过程中，所述图形传递材料层受损的概率较低，因此，通过返工操作将掩膜叠层去除之后，有利于使所述图形传递材料层保存完好，从而有利于提高后续图形传递的可靠性。
附图说明
图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图；
图6是本发明半导体结构的形成方法一实施例的流程图；
图7至图16是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
目前图形传递的可靠性仍有待提高。现结合一种半导体结构的形成方法分析其性能有待提高的原因。
图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，提供基底(未标示)，所述基底上形成有层间介质层10。所述层间介质层10用于形成互连孔。
继续参考图1，在层间介质层10上形成金属硬掩膜层20；在金属硬掩膜层20上形成缓冲氧化层30；在缓冲氧化层30上形成图形传递材料层40。
作为一种示例，图形传递材料层40的材料为无定形硅(a-Si)。
继续参考图1，在图形传递材料层40上形成掩膜叠层90，所述掩膜叠层90包括旋涂碳层50、位于旋涂碳层50上的抗反射涂层60、以及位于抗反射涂层60上的光刻胶层70。
形成所述掩膜叠层90后，还包括：图形化所述光刻胶层70，形成贯穿所述光刻胶层70的图形开口(图未示)；对所述图形开口进行检测，判断所述图形开口是否满足图形检测基准。
结合参考图2和图3，当检测结果不满足图形检测基准时，执行返工操作，所述返工操作包括：去除所述掩膜叠层90(如图1所示)；去除所述掩膜叠层90后，采用氢氟酸溶液对所述图形传递材料层40进行清洗处理。
在返工操作后，再次依次执行形成掩膜叠层90、图形化光刻胶层70、以及对图形开口进行检测的制程，直至检测结果满足图形检测基准。
参考图4，在返工操作后，当检测结果满足图形检测基准时，以剩余的光刻胶层70为掩膜，沿所述图形开口刻蚀抗反射涂层60和旋涂碳层50，露出所述图形传递材料层；对露出的图形传递材料层40进行掺杂处理，适于提高所述图形传递材料层40的耐刻蚀度，且掺杂处理后的图形传递材料层40作为遮挡层40d。
参考图5，形成所述遮挡层40d后，去除剩余的图形传递材料层40。
例如，图形传递材料层40的材料为无定形硅，则利用氨水溶液对剩余的图形传递材料层40进行湿法刻蚀。
后续制程还包括：以所述遮挡层40d为掩膜，刻蚀所述金属硬掩膜层20，在所述金属硬掩膜层20中形成掩膜开口；刻蚀所述掩膜开口下方的层间介质层10，在所述层间介质层10中形成互连开口；在所述互连开口中形成导电结构。
但是，如图1所示，由于抗反射涂层60和光刻胶层70采用涂布工艺形成，且受到抗反射涂层60和光刻胶层70自身材料的影响，在形成掩膜叠层90时，抗反射涂层60和光刻胶层70中的一层或两层中容易形成有气泡(bubble)缺陷80，而去除掩膜叠层90的工艺是通过控制预设时间(by time)的方式进行，因此，如图2所示，在去除掩膜叠层90的过程中，所述气泡缺陷80下方的图形传递材料层40先被暴露，相应的，在去除掩膜叠层90后，所述气泡缺陷80所对应的位置处的图形传递材料层40容易受到损耗，从而容易在所述图形传递材料层40中形成穿孔(pin hole)45。而且，在清洗的过程中，清洗溶液(即氢氟酸溶液)容易通过穿孔45与缓冲氧化层30相接触并发生反应，从而对缓冲氧化层30造成损耗，并暴露出金属硬掩膜层20。
如图5所示，当金属硬掩膜层20被暴露时，对剩余的图形传递材料层40进行湿法刻蚀时，刻蚀溶液容易通过穿孔45与金属硬掩膜层20相接触，从而导致部分的金属硬掩膜层20被消耗，从而容易导致金属硬掩膜层20发生大面积的塌方(peeling)，进而导致互连开口的布局无法满足工艺设计。
尤其是，当图形传递材料层40的材料为无定形硅，刻蚀溶液相应包括氨水(NH4OH)，氨水容易与金属硬掩膜层20相反应，从而消耗金属硬掩膜层20。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有图形传递材料层；形成覆盖所述图形传递材料层的保护层；形成覆盖所述保护层的掩膜叠层，所述掩膜叠层包括由下而上依次堆叠的抗反射涂层和光刻胶层；图形化所述光刻胶层，形成贯穿所述光刻胶层的图形开口；对所述图形开口进行检测，判断所述图形开口是否满足图形检测基准；当检测结果不满足所述图形检测基准时，执行返工操作，直至所述检测结果满足所述图形检测基准，所述返工操作包括：依次去除所述掩膜叠层和保护层；当检测结果满足所述图形检测基准时，以所述光刻胶层为掩膜，沿所述图形开口刻蚀所述抗反射涂层和保保护层，露出所述图形传递材料层。
本发明实施例提供的形成方法中，在形成掩膜叠层之前，形成覆盖图形传递材料层的保护层，当需要对产品进行返工操作时(即需要去除所述掩膜叠层时)，由于保护层的存在，所述保护层能够对所述图形传递材料层起到保护作用，将所述图形传递材料层与去除所述掩膜叠层时的工艺环境相隔离，在去除掩膜叠层的过程中，所述图形传递材料层受损的概率较低，因此，通过返工操作将掩膜叠层去除之后，有利于使所述图形传递材料层保存完好，从而有利于提高后续图形传递的可靠性。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
结合参考图6至图16，图6是本发明半导体结构的形成方法一实施例的流程图，图7至图16是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
结合参考图6和图7，执行步骤S1，提供基底100，所述基底100上形成有图形传递材料层230。
所述基底100为后续工艺提供工艺操作基础。
根据实际工艺情况，所述基底100包括衬底以及形成于所述衬底上的功能结构，例如：所述功能结构可以包括MOS场效应晶体管等半导体器件、电阻结构等。
本实施例中，所述基底100包括衬底(未标示)以及位于所述衬底上的层间介质层110。
所述层间介质层110用于形成互连开口。作为一种示例，所述互连开口用于形成与源漏掺杂区相连接的源漏插塞(CT)。在其他实施例中，所述互连开口也可以用于形成后段制程中的金属互连结构，所述金属互连结构包括金属互连线或通孔互连结构。
所述层间介质层110的材料为绝缘材料。本实施例中，所述层间介质层110的材料为氧化硅。在另一些实施例中，所述层间介质层的材料还可以为氮化硅或氮氧化硅等介质材料。在其他实施例中，所述层间介质层的材料还可以为超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)。
本实施例中，所述基底100上还形成有金属硬掩膜层200，所述图形传递材料层230位于所述金属硬掩膜层200上。
图形化后的所述金属硬掩膜层200用于作为刻蚀所述基底100的掩膜，即后续在所述金属硬掩膜层200中形成掩膜开口后，刻蚀所述掩膜开口露出的所述基底100。
所述基底100与金属硬掩膜层200之间具有较高的选择比，通过选用金属硬掩膜层200，有利于提高图形传递的良率，例如，使得形成于基底100中的目标图形的图形形貌质量较高、目标图形的侧壁更光滑。
本实施例中，所述金属硬掩膜层200的材料为TiN。在其他实施例中，所述金属硬掩膜层的材料还可以为Ti、Ta或TaN。
图形化后所述图形传递材料层230后，以形成遮挡层，所述遮挡层用于作为图形化金属硬掩膜层200的掩膜。利用图形化后的图形传递材料层230将图形传递至金属硬掩膜层200中，再利用图形化的金属硬掩膜层200将图形传递至基底100中，有利于提高形成于基底100中的目标图形的尺寸精度。
因此，金属硬掩膜层200与图形传递材料层230之间具有较高的刻蚀选择比。本实施例中，所述金属硬掩膜层200与图形传递材料层230的材料不同。
本实施例中，图形传递材料层230的材料为无定形硅。通过选用无定形硅，后续能够对图形传递材料层230进行掺杂的方式，以提高部分图形传递材料层230的耐刻蚀度，且将掺杂处理后的图形传递材料层230作为遮挡层。这便于后续能够采用无掩膜刻蚀的方式去除剩余的图形传递材料层230，保留遮挡层，从而提高形成遮挡层的工艺窗口。
需要说明的是，金属硬掩膜层200和图形传递材料层230之间还形成有缓冲层210。所述缓冲层210与金属硬掩膜层200之间的粘附性较好，所述缓冲层210与图形传递材料层230之间的粘附性也较好。
本实施例中，所述缓冲层210的材料为氧化硅。具体地，所述缓冲层210为等离子体增强氧化层(plasma enhance oxide)，所述缓冲层210利用等离子体增强化学气相沉积(plasma enhanced CVD，PECVD)工艺形成。
继续参考图6，并结合参考图8，执行步骤S2，形成覆盖所述图形传递材料层230的保护层300；执行步骤S3，形成覆盖所述保护层300的掩膜叠层400，所述掩膜叠层400包括由下而上依次堆叠的抗反射涂层420和光刻胶层430。
后续形成贯穿所述光刻胶层430的图形开口后，对所述图形开口进行检测，判断所述图形开口是否满足图形检测基准，且当检测结果不满足所述图形检测基准时，执行返工操作，以去除所述掩膜叠层400。当需要对产品进行返工操作时，由于保护层300的存在，所述保护层300能够对所述图形传递材料层230起到保护作用，将所述图形传递材料层230与去除所述掩膜叠层400时的工艺环境相隔离，在去除掩膜叠层400的过程中，所述图形传递材料层230受损的概率较低，这相应能够降低金属硬掩膜层200受损的概率，因此，通过返工操作将掩膜叠层400去除之后，有利于使所述图形传递材料层230和金属硬掩膜层200保存完好，从而能够利用图形开口将图形精准地传递至图形传递材料层230和金属硬掩膜层200中，进而有利于提高后续图形传递的可靠性。
因此，在去除所述掩膜叠层400时，去除所述掩膜叠层400的工艺对保护层300的损耗较小。
本实施例中，所述保护层300的材料为无机材料。掩膜叠层400的材料为有机材料，去除所述掩膜叠层400时，对保护层300的刻蚀速率很小或忽略不计，从而减小去除所述掩膜叠层400的工艺对保护层300的损耗。
而且，所述保护层300位于掩膜叠层400的底部，因此，对光刻胶层430进行曝光时，所述保护层300对曝光光线的影响小，从而对掩膜叠层400的图形化效果的影响小。
此外，后续还会刻蚀所述保护层300或者去除所述保护层300，因此，所述保护层300与图形传递材料层230之间具有较高的刻蚀选择比，从而减小刻蚀所述保护层300的工艺或者去除所述保护层300的工艺对所述图形传递材料层230的损伤。具体地，所述保护层300与图形传递材料层230之间的刻蚀选择比大于30。
本实施例中，所述保护层300的材料为氧化硅。氧化硅的去除工艺的副作用较小，且氧化硅与硅的刻蚀选择比较高，后续去除所述保护层300时，所述图形传递材料层230受到的损耗较小。
本实施例中，采用等离子体增强化学气相沉积工艺形成所述保护层300，从而有利于提高所述保护层300的形成速率。
本实施例中，所述保护层300的厚度大于或等于掩膜叠层400的厚度。通过使所述保护层300的厚度大于或等于掩膜叠层400的厚度，当需要对产品进行返工操作时，使所述保护层300的厚度足以保护图形传递材料层230，即使去除掩膜叠层400的工艺对掩膜叠层400和保护层300的去除速率的比值为1，去除掩膜叠层400的工艺继续去除露出的图形传递材料层230的概率也较低，从而增大所述掩膜叠层400的去除工艺的工艺窗口(processwindow)，有效降低在去除所述掩膜叠层400的过程中，所述图形传递材料层230受损的概率。
需要说明的是，所述保护层300的厚度与掩膜叠层400的厚度的差值不宜过大。如果所述差值过大，不仅会导致产能的浪费，而且，后续去除保护层300时，所需的工艺时间较长，图形传递材料层230受损的概率相应也会增加。为此，本实施例中，所述保护层300的厚度与掩膜叠层400的厚度的差值为0至
图形化后的掩膜叠层400用于定义后续形成于基底100中的目标图形的尺寸、形貌和位置。
本实施例中，所述掩膜叠层400包括由下而上依次堆叠的抗反射涂层420和光刻胶层430。
在对光刻胶层430进行光刻的过程中，所述抗反射涂层420用于减小曝光时的反射效应，从而提高图形的转移精度。
具体地，抗反射涂层420为含硅的抗反射涂层(Si-ARC)，Si-ARC层有利于增加光刻工艺过程中的曝光景深(DOF)，有利于提高曝光均匀性，而且，Si-ARC层中富含硅，因此还有利于提高所述抗反射涂层420的硬度，从而有利于进一步提高图形的转移精度，使得光刻胶层430中的图形不易发生变形或存在缺陷。
需要说明的是，所述抗反射涂层420和光刻胶层430均采用涂布工艺形成，且受到所述抗反射涂层420和光刻胶层430自身材料的影响，在涂布的过程中，所述抗反射涂层420和光刻胶层430中的一层或两层中容易形成有气泡(bubble)缺陷440。
如图8所示，作为一种示例，示出了气泡缺陷440位于所述抗反射涂层420和光刻胶层430中。
本实施例中，所述掩膜叠层400还包括位于所述抗反射涂层420和保护层300之间的覆盖层410。
所述覆盖层410为所述抗反射涂层420和光刻胶层430的形成和图形化工艺提供平坦的工艺平台，同时，有利于避免图形化光刻胶层430和抗反射涂层420时，对下方各膜层的损伤以及提高光刻胶层430的曝光效果。
本实施例中，覆盖层410的材料为旋涂碳层(spin on carbon，SOC)材料。在其他实施例中，覆盖层的材料还可以为有机介电层(organic dielectric layer，ODL)材料。
继续参考图6，并结合参考图9，执行步骤S4，图形化所述光刻胶层430，形成贯穿所述光刻胶层430的图形开口431(如图10所示)。
所述图形开口431用于定义后续所述图形传递材料层230中被暴露的区域。
具体地，对光刻胶层430进行曝光和显影工艺，图形化所述光刻胶层430。
作为一种示例，所述气泡缺陷440所对应的位置处的光刻胶层430中形成有图形开口431。在其他实施例中，所述图形开口的位置也可以和所述气泡缺陷的位置相隔离。
继续参考图6，执行步骤S5，对所述图形开口431进行检测，判断所述图形开口431是否满足图形检测基准。
通过判断所述图形开口431是否满足图形检测基准，以确定所述图形开口431的形状、尺寸或位置是否满足产品要求。
本实施例中，对所述图形开口431进行检测的步骤中，所述检测包括线宽(critical dimension，CD)检测或对准(overlay)偏差检测。例如，当所述图形开口431的实际线宽超出预设线宽范围时，则判定所述图形开口431不满足图形检测基准；或者，当所述图形开口431的实际对准偏差超出预设对准偏差范围时，则判定所述图形开口431不满足图形检测基准。
在其他实施例中，所述检测还可以包括缺陷检测。例如，所述光刻胶层表面的颗粒物缺陷检测，或者，所述图形开口的形貌缺陷检测。
继续参考图6，当检测结果不满足所述图形检测基准时，执行步骤S7，执行返工操作，直至所述检测结果满足所述图形检测基准，所述返工操作包括：依次去除所述掩膜叠层400和保护层300。
在去除所述掩膜叠层400的过程中，所述保护层300能够对所述图形传递材料层230起到保护作用，即使所述掩膜叠层400中形成有气泡缺陷440，所述气泡缺陷440下方的图形传递材料层230受损的概率较低，这相应能够降低金属硬掩膜层200受损的概率。因此，通过返工操作将掩膜叠层400去除之后，有利于使所述图形传递材料层230和金属硬掩膜层200保存完好，从而有利于提高后续图形传递的可靠性。
而且，所述返工操作还会去除保护层300，即使在形成图形开口431的过程中，所述保护层300受到损耗，去除所述保护层300后，后续会重新形成保护层300，因此，后续制程受到的影响小。
此外，所述保护层300和图形传递材料层230之间具有较高的刻蚀选择比，因此，去除保护层300时，对图形传递材料层230的损耗小。
本实施例中，所述掩膜叠层400包括覆盖层410、位于所述覆盖层410上的抗反射涂层420、以及位于所述抗反射涂层420上的光刻胶层430，其中，所述覆盖层410为旋涂碳层，所述抗反射涂层420为含硅的抗反射涂层，因此，去除所述掩膜叠层400采用的反应气体包括O2、CHF3、CF4、N2和H2。
具体地，采用O2去除所述光刻胶层430，采用CHF3和CF4的混合气体去除所述抗反射涂层420，采用N2和H2的混合气体去除所述覆盖层410。
需要说明的是，去除掩膜叠层400的工艺是通过控制预设时间(by time)的方式进行，若所述图形传递材料层230被暴露在去除掩膜叠层400的反应气体环境中，该反应气体容易对所述图形传递材料层230造成影响，所述图形传递材料层230被误刻蚀的概率较高，因此，通过形成位于所述图形传递材料层230和掩膜叠层400之间的保护层300，将所述图形传递材料层230与去除所述掩膜叠层400时的工艺环境相隔离。
本实施例中，采用湿法刻蚀工艺去除保护层300。具体地，保护层300的材料为氧化硅，所述湿法刻蚀工艺采用的刻蚀溶液相应为稀释氢氟酸溶液。
其中，所述湿法刻蚀工艺还能起到清洗的作用，从而减少或去除所述掩膜叠层400的残留。
本实施例中，依次去除所述掩膜叠层400和保护层300后，再次依次进行形成保护层、形成掩膜叠层、图形化光刻胶层以及对图形开口进行检测的制程，直至检测结果满足所述图形检测基准。
继续参考图6，并结合参考图10和图11，当检测结果满足图形检测基准时，执行步骤S6，以剩余的光刻胶层430为掩膜，沿所述图形开口431刻蚀所述抗反射涂层420和保护层300，露出所述图形传递材料层230。
通过露出部分的所述图形传递材料层230，从而为后续对所述图形传递材料层230进行图形化处理做准备。
具体地，如图10所示，图形化所述光刻胶层430后，以剩余的所述光刻胶层430为掩膜，依次刻蚀所述抗反射涂层420和覆盖层410；如图11所示，刻蚀所述覆盖层410后，继续刻蚀露出的保护层300。
需要说明的是，在刻蚀气泡缺陷440(如图8所示)所对应的位置处的抗反射涂层420和覆盖层410时，对该位置的剩余掩膜叠层400(即抗反射涂层420和覆盖层410)的总刻蚀量小于对其他位置处的剩余掩膜叠层400的总刻蚀量，因此，与气泡缺陷440相对应的图形开口431下方的保护层300先被暴露。
作为一种示例，如图10所示，与气泡缺陷440相对应的图形开口431下方的保护层300容易受到刻蚀损耗。其中，保护层300对图形传递材料层230起到了保护作用，图形传递材料层230受到损耗的概率小。
本实施例中，采用干法刻蚀工艺(例如，各向异性的干法刻蚀工艺)，沿所述图形开口431依次刻蚀所述抗反射涂层420、覆盖层410和保护层300。干法刻蚀工艺具有各向异性刻蚀的特性，有利于提高刻蚀后所获得剖面的形貌质量。而且，通过更改刻蚀气体，能够在同一刻蚀设备中依次刻蚀所述抗反射涂层420、覆盖层410和保护层300。
需要说明的是，本实施例中，所述图形传递材料层230中被暴露的部分后续被保留。在其他实施例中，所述图形传递材料层中被暴露的部分后续被去除。
参考图12，沿所述图形开口431刻蚀所述保护层300，露出所述图形传递材料层230之后，所述形成方法还包括：去除剩余的所述掩膜叠层400(如图9所示)。
后续制程还包括对露出的所述图形传递材料层230进行掺杂处理，与由剩余的所述掩膜叠层400、所述保护层300和所述图形传递材料层230所围成的沟槽相比，由所述保护层300和图形传递材料层230所围成的沟槽的深宽比更小，因此，通过先去除所述掩膜叠层400，有利于降低后续掺杂处理的工艺难度。
参考图13，对露出的所述图形传递材料层230进行掺杂处理231，所述掺杂处理231后的图形传递材料层230作为遮挡层230d，所述掺杂处理231适于提高所述遮挡层230d的耐刻蚀度。
与未进行掺杂处理231的图形传递材料层230相比，遮挡层230d的耐刻蚀度更高，即所述图形传递材料层230和遮挡层230d之间具有较大的刻蚀选择比，从而显著提高了后续图形化所述图形传递材料层230的工艺窗口。例如，可采用无掩膜刻蚀的方式去除剩余的图形传递材料层230。
其中，在进行所述掺杂处理231的过程中，所述保护层300起到了掩膜的作用，从而定义出所述图形传递材料层230中待掺杂的区域。
本实施例中，经所述掺杂处理231的图形传递材料层230作为遮挡层230d，通过掺杂处理231，向部分区域的图形传递材料层230中掺杂杂质离子，使遮挡层230d和图形传递材料层230的材料中的微观结构产生差别。
具体地，所述掺杂处理231所掺杂的杂质离子使得遮挡层230d的材料中硅的晶界间隙减小，从而提高遮挡层230d的热稳定性和化学稳定性，稳定性的提高相应有利于提高遮挡层230d的抗腐蚀能力，进而提高所述图形传递材料层230的耐刻蚀度。
本实施例中，所述图形传递材料层230的材料为无定形硅，因此，所述掺杂处理231的掺杂离子为B离子。通过向部分无定形硅中掺杂B离子，使遮挡层230d的材料变为硼掺杂的硅，从而显著提高遮挡层230d和图形传递材料层230之间的刻蚀选择比，而且，B原子的稳定性较高，有利于提高遮挡层230d的热稳定性和化学稳定性，此外，B离子是半导体领域中常用的掺杂离子，工艺兼容性较高。
本实施例中，采用离子注入工艺进行所述掺杂处理231。离子注入工艺较为简单，且通过调整注入剂量，易于对遮挡层230d和图形传递材料层230之间的刻蚀选择比进行调整。
参考图14，去除剩余的所述保护层300(如图13所示)。
去除剩余的所述保护层300，从而露出未经掺杂处理231的图形传递材料层230，进而为后续去除剩余的图形传递材料层230做准备。
本实施例中，采用湿法刻蚀工艺去除剩余的所述保护层300。具体地，所述保护层300的材料为氧化硅，湿法刻蚀工艺采用的刻蚀溶液相应为稀释氢氟酸(DHF)溶液。
本实施例中，保护层300和图形传递材料层230之间的刻蚀选择比较高，遮挡层230d的耐刻蚀度大于图形传递材料层230的耐刻蚀度，保护层300和遮挡层230d之间的刻蚀选择比相应也较高，因此，去除保护层300的工艺对图形传递材料层230以及遮挡层230d的影响均较小。
需要说明的是，本实施例中，在去除所述掩膜叠层400后，对露出的所述图形传递材料层230进行掺杂处理231。在其他实施例中，也可以对露出的所述图形传递材料层进行掺杂处理后，去除所述掩膜叠层；去除所述掩膜叠层后，去除所述保护层。
参考图15，去除所述保护层300后，去除剩余的所述图形传递材料层230。
去除剩余的所述图形传递材料层230，保留所述遮挡层230d，所述遮挡层230d用于作为后续图形化所述金属硬掩膜层200的掩膜。
本实施例中，采用湿法刻蚀工艺，去除剩余的图形传递材料层230。湿法刻蚀工艺是通过化学反应的方式，去除剩余的图形传递材料层230，有利于减小图形传递材料层230下方的其他膜层受损的概率。
具体地，图形传递材料层230的材料为无定形硅，所述湿法刻蚀工艺采用的刻蚀溶液相应包括氨水(NH4OH)。
参考图16，去除剩余的图形传递材料层230(如图12所示)后，以所述遮挡层230d为掩膜，刻蚀金属硬掩膜层200，在金属硬掩膜层200中形成掩膜开口201。
具有掩膜开口201的金属硬掩膜层200用于作为刻蚀基底100的掩膜，所述掩膜开口201用于定义基底100中的目标图形的形貌、尺寸和位置。
本实施例中，具有掩膜开口201的金属硬掩膜层200用于作为刻蚀层间介质层110的掩膜，从而在层间介质层110中形成互连开口，所述互连开口用于作为目标图形。
具体地，以所述遮挡层230d为掩膜，依次刻蚀所述缓冲层210和金属硬掩膜层200。
需要说明的是，在刻蚀金属硬掩膜层200的过程中，所述遮挡层230d也容易受到损耗。作为一种示例，在金属硬掩膜层200中形成掩膜开口201后，部分厚度的遮挡层230d被保留。在其他实施例中，在金属硬掩膜层中形成掩膜开口后，遮挡层被完全去除。
还需要说明的是，形成图形开口431(如图8所示)后，当需要对产品进行返工操作时(即需要去除所述掩膜叠层400时)，保护层300能够对图形传递材料层230(如图12所示)起到保护作用，在去除掩膜叠层400的过程中，在所述图形传递材料层230中形成穿孔(pinhole)的概率较低，相应的，形成遮挡层230d之后，在去除剩余的图形传递材料层230时，刻蚀溶液与金属硬掩膜层200相接触并发生反应的概率较低，这能够降低金属硬掩膜层200被消耗的概率。因此，本实施例通过在掩膜叠层400和图形传递材料层230之间形成保护层300，有利于使所述图形传递材料层230和金属硬掩膜层200均能保存完好，从而有利于通过图形开口431将图形精准地传递至金属硬掩膜层200中，进而有利于提高图形传递的可靠性。例如，提高层间介质层110中互连开口的图形精度。
后续制程还会在互连开口中形成互连结构(例如，接触插塞或金属互连结构)，层间介质层110中互连开口的图形精度较高，这相应使得互连结构的性能得到保障，从而提高半导体结构的性能。
相应的，本发明实施例还提供一种半导体结构。继续参考图8，示出了本发明半导体结构一实施例的结构示意图。
所述半导体结构包括：基底100，所述基底100上形成有图形传递材料层230；保护层300，覆盖所述图形传递材料层230；掩膜叠层400，覆盖所述保护层300，所述掩膜叠层400包括由下而上依次堆叠的抗反射涂层420和光刻胶层430。
在半导体结构的形成过程中，后续还会图形化光刻胶层430，形成贯穿所述光刻胶层430的图形开口，且还会对所述图形开口进行检测，判断所述图形开口是否满足图形检测基准，当检测结果不满足图形检测基准时，需执行返工操作，以去除所述掩膜叠层400。其中，当需要对产品进行返工操作时，由于保护层300的存在，所述保护层300能够对所述图形传递材料层230起到保护作用，将所述图形传递材料层230与去除所述掩膜叠层400时的工艺环境相隔离，在去除掩膜叠层400的过程中，所述图形传递材料层230受损的概率较低，因此，通过返工操作将掩膜叠层400去除之后，有利于使所述图形传递材料层230保存完好，从而能够通过图形开口将图形精准地传递至图形传递材料层230中，进而有利于提高后续图形传递的可靠性。
所述基底100为后续工艺提供工艺操作基础。
根据实际工艺情况，所述基底100包括衬底以及形成于所述衬底上的功能结构，例如：所述功能结构可以包括MOS场效应晶体管等半导体器件、电阻结构等。
本实施例中，所述基底100包括衬底(未标示)以及位于所述衬底上的层间介质层110。
所述层间介质层110用于形成互连开口。作为一种示例，所述互连开口用于形成与源漏掺杂区相连接的源漏插塞(CT)。在其他实施例中，所述互连开口也可以用于形成后段制程中的金属互连结构，所述金属互连结构包括金属互连线或通孔互连结构。
所述层间介质层110的材料为绝缘材料。本实施例中，所述层间介质层110的材料为氧化硅。在另一些实施例中，所述层间介质层的材料还可以为氮化硅或氮氧化硅等介质材料。在其他实施例中，所述层间介质层的材料还可以为超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)。
本实施例中，所述基底100上还形成有金属硬掩膜层200，所述图形传递材料层230位于所述金属硬掩膜层200上。
图形化后的所述金属硬掩膜层200用于作为刻蚀所述基底100的掩膜，即后续在所述金属硬掩膜层200中形成掩膜开口后，刻蚀所述掩膜开口露出的所述基底100。所述基底100与金属硬掩膜层200之间具有较高的选择比，通过选用金属硬掩膜层200，有利于提高图形传递的良率，例如，使得形成于基底100中的目标图形的图形形貌质量较高、目标图形的侧壁更光滑。
本实施例中，所述金属硬掩膜层200的材料为TiN。在其他实施例中，所述金属硬掩膜层的材料还可以为Ti、Ta或TaN。
图形化后的图形传递材料层230用于作为图形化金属硬掩膜层200的掩膜。利用图形化后的图形传递材料层230将图形传递至金属硬掩膜层200中，再利用图形化的金属硬掩膜层200将图形传递至基底100中，有利于提高形成于基底100中的目标图形的尺寸精度。
因此，金属硬掩膜层200与图形传递材料层230之间具有较高的刻蚀选择比。本实施例中，所述金属硬掩膜层200与图形传递材料层230的材料不同。
本实施例中，图形传递材料层230的材料为无定形硅。通过选用无定形硅，后续能够对图形传递材料层230进行掺杂的方式，以提高部分区域的所述图形传递材料层230的耐刻蚀度，且将掺杂处理后的图形传递材料层230作为遮挡层。这便于后续能够采用无掩膜刻蚀的方式去除剩余的图形传递材料层230，保留遮挡层，从而增大图形化图形传递材料层230的工艺窗口。
需要说明的是，金属硬掩膜层200和图形传递材料层230之间还形成有缓冲层210。所述缓冲层210与金属硬掩膜层200之间的粘附性较好，所述缓冲层210与图形传递材料层230之间的粘附性也较好。
本实施例中，所述缓冲层210的材料为氧化硅。具体地，所述缓冲层210为等离子体增强氧化层。
本实施例中，所述保护层300的材料为无机材料。掩膜叠层400的材料为有机材料，去除所述掩膜叠层400时，对保护层300的刻蚀速率很小或忽略不计，从而减小去除所述掩膜叠层400的工艺对保护层300的损耗。
而且，所述保护层300位于掩膜叠层400的底部，因此，对光刻胶层430进行曝光时，所述保护层300对曝光光线的影响小，从而对掩膜叠层400的图形化效果的影响小。
具体地，所述保护层300的材料为氧化硅。氧化硅的去除工艺的副作用较小，且氧化硅与硅的刻蚀选择比较高，后续去除所述保护层300时，所述图形传递材料层230受到的损耗较小。
本实施例中，所述保护层300的厚度大于或等于掩膜叠层400的总厚度。通过使所述保护层300的厚度大于或等于掩膜叠层400的厚度，当需要对产品进行返工操作时，使所述保护层300的厚度足以保护图形传递材料层230，即使去除掩膜叠层400的工艺对掩膜叠层400和保护层300的去除速率的比值为1，去除掩膜叠层400的工艺继续去除露出的图形传递材料层230的概率也较低，从而增大所述掩膜叠层400的去除工艺的工艺窗口，有效降低在去除所述掩膜叠层400的过程中，所述图形传递材料层230受损的概率。
需要说明的是，所述保护层300的厚度与掩膜叠层400的厚度的差值不宜过大。如果所述差值过大，不仅会导致产能的浪费，而且，后续去除保护层300时，所需的工艺时间较长，图形传递材料层230受损的概率相应也会增加。为此，本实施例中，所述保护层300的厚度与掩膜叠层400的厚度的差值为0至
图形化后的掩膜叠层400用于定义后续形成于基底100中的目标图形的尺寸、形貌和位置。本实施例中，所述掩膜叠层400包括由下而上依次堆叠的抗反射涂层420和光刻胶层430。
在对光刻胶层430进行光刻的过程中，所述抗反射涂层420用于减小曝光时的反射效应，从而提高图形的转移精度。
具体地，抗反射涂层420为含硅的抗反射涂层，Si-ARC层有利于增加光刻工艺过程中的曝光景深，有利于提高曝光均匀性，而且，Si-ARC层中富含硅，因此还有利于提高所述抗反射涂层420的硬度，从而有利于进一步提高图形的转移精度，使得光刻胶层430中的图形不易发生变形或存在缺陷。
需要说明的是，所述抗反射涂层420和光刻胶层430均采用涂布工艺形成，且受到所述抗反射涂层420和光刻胶层430自身材料的影响，因此，在涂布的过程中，所述抗反射涂层420和光刻胶层430中的一层或两层中容易形成有气泡缺陷440。如图8所示，作为一种示例，示出了气泡缺陷440位于所述抗反射涂层420和光刻胶层430中。
本实施例中，所述掩膜叠层400还包括位于所述抗反射涂层420和保护层300之间的覆盖层410。
所述覆盖层410为所述抗反射涂层420和光刻胶层430的形成和图形化工艺提供平坦的工艺平台，同时，有利于避免图形化光刻胶层430和抗反射涂层420时，对下方各膜层的损伤以及提高光刻胶层430的曝光效果。
本实施例中，覆盖层410的材料为旋涂碳层材料。在其他实施例中，覆盖层的材料还可以为有机介电层材料。
需要说明的是，后续形成贯穿光刻胶层430的图形开口后，当需要对产品进行返工操作时，则需要去除所述掩膜叠层400，且去除掩膜叠层400的工艺是通过控制预设时间(bytime)的方式进行，在去除掩膜叠层400的过程中，气泡缺陷440下方的膜层先被暴露。
因此，通过在掩膜叠层400和图形传递材料层230之间形成保护层300，保护层300能够对图形传递材料层230起到保护作用，在去除掩膜叠层400的过程中，所述图形传递材料层230不容易受到损耗，在所述图形传递材料层230中形成穿孔(pin hole)的概率则较低，相应的，在图形化金属硬掩膜层200之前的各制程中，金属硬掩膜层200被消耗的概率较低，因此，本实施例中，所述图形传递材料层230和金属硬掩膜层200均能保存完好，从而有利于通过图形开口将图形精准地传递至金属硬掩膜层200中，进而有利于提高图形传递的可靠性。例如，提高层间介质层110中互连开口的图形精度。
作为一种示例，后续制程还会在互连开口中形成互连结构(例如，接触插塞或金属互连结构)，层间介质层110中互连开口的图形精度较高，这相应使得互连结构的性能得到保障，从而提高半导体结构的性能。
所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上形成有图形传递材料层；
形成覆盖所述图形传递材料层的保护层；
形成覆盖所述保护层的掩膜叠层，所述掩膜叠层包括由下而上依次堆叠的抗反射涂层和光刻胶层；
图形化所述光刻胶层，形成贯穿所述光刻胶层的图形开口；
对所述图形开口进行检测，判断所述图形开口是否满足图形检测基准；
当检测结果不满足所述图形检测基准时，执行返工操作，直至所述检测结果满足所述图形检测基准，所述返工操作包括：依次去除所述掩膜叠层和保护层；
当检测结果满足所述图形检测基准时，以剩余的所述光刻胶层为掩膜，沿所述图形开口刻蚀所述抗反射涂层和保护层，露出所述图形传递材料层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述图形开口进行检测的步骤中，所述检测包括线宽检测或对准偏差检测。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述图形传递材料层上形成保护层的步骤中，所述保护层的材料为无机材料。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述保护层的材料包括氧化硅。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述图形传递材料层上形成保护层的步骤中，所述保护层的厚度大于或等于所述掩膜叠层的厚度。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述保护层的厚度与所述掩膜叠层的厚度的差值为0至
7.权利要求1所述的半导体结构的形成方法，其特征在于，所述图形传递材料层的材料包括无定形硅。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底上还形成有金属硬掩膜层；所述图形传递材料层位于所述金属硬掩膜层上；
沿所述图形开口刻蚀所述保护层，露出所述图形传递材料层之后，所述形成方法还包括：
去除所述掩膜叠层；
去除所述掩膜叠层后，去除所述保护层；
对露出的所述图形传递材料层进行掺杂处理，所述掺杂处理后的所述图形传递材料层作为遮挡层，所述掺杂处理适于提高所述遮挡层的耐刻蚀度；
形成所述遮挡层后，去除剩余的所述图形传递材料层；
去除剩余的所述图形传递材料层后，以所述遮挡层为掩膜，刻蚀所述金属硬掩膜层，在所述金属硬掩膜层中形成掩膜开口。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，去除所述掩膜叠层后，对露出的所述图形传递材料层进行掺杂处理；
或者，
对露出的所述图形传递材料层进行掺杂处理后，去除所述掩膜叠层。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，执行所述返工操作的过程中，去除所述掩膜叠层采用的反应气体包括O2、CHF3、CF4、N2和H2。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，执行所述返工操作的过程中，采用湿法刻蚀工艺去除所述保护层，所述湿法刻蚀工艺采用的刻蚀溶液包括稀释氢氟酸溶液。
12.如权利要求8所述的半导体结构的形成方法，其特征在于，对露出的所述图形传递材料层进行掺杂处理的步骤中，掺杂离子包括B离子。
13.如权利要求8所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺，去除剩余的所述图形传递材料层，所述湿法刻蚀工艺采用的刻蚀溶液包括氨水。
14.一种半导体结构，其特征在于，包括：
基底，所述基底上形成有图形传递材料层；
保护层，覆盖所述图形传递材料层；
掩膜叠层，覆盖所述保护层，所述掩膜叠层包括由下而上依次堆叠的抗反射涂层和光刻胶层。
15.如权利要求14所述的半导体结构，其特征在于，所述保护层的材料为无机材料。
16.如权利要求15所述的半导体结构，其特征在于，所述保护层的材料包括氧化硅。
17.如权利要求14所述的半导体结构，其特征在于，所述保护层的厚度大于或等于所述掩膜叠层的厚度。
18.如权利要求15所述的半导体结构，其特征在于，所述保护层的厚度与所述掩膜叠层的厚度的差值为0至
19.如权利要求14所述的半导体结构，其特征在于，所述基底上还形成有金属硬掩膜层；所述图形传递材料层位于所述金属硬掩膜层上。
20.如权利要求15所述的半导体结构，其特征在于，所述图形传递材料层的材料包括无定形硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010473015.5A CN113745150A (zh) | 2020-05-29 | 2020-05-29 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010473015.5A CN113745150A (zh) | 2020-05-29 | 2020-05-29 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113745150A true CN113745150A (zh) | 2021-12-03 |
Family
ID=78724496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010473015.5A Pending CN113745150A (zh) | 2020-05-29 | 2020-05-29 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113745150A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101246309A (zh) * | 2007-02-13 | 2008-08-20 | 中芯国际集成电路制造(上海)有限公司 | 光致抗蚀剂掩膜形成方法 |
| CN103247523A (zh) * | 2012-02-06 | 2013-08-14 | 台湾积体电路制造股份有限公司 | 半导体结构的制造方法 |
| CN104124203A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
| CN112017946A (zh) * | 2019-05-31 | 2020-12-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管 |
-
2020
- 2020-05-29 CN CN202010473015.5A patent/CN113745150A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101246309A (zh) * | 2007-02-13 | 2008-08-20 | 中芯国际集成电路制造(上海)有限公司 | 光致抗蚀剂掩膜形成方法 |
| CN103247523A (zh) * | 2012-02-06 | 2013-08-14 | 台湾积体电路制造股份有限公司 | 半导体结构的制造方法 |
| CN104124203A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
| CN112017946A (zh) * | 2019-05-31 | 2020-12-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9508560B1 (en) | SiARC removal with plasma etch and fluorinated wet chemical solution combination | |
| US7390750B1 (en) | Method of patterning elements within a semiconductor topography | |
| KR100780944B1 (ko) | 탄소함유막 식각 방법 및 이를 이용한 반도체 소자의 제조방법 | |
| US6291137B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
| US6720132B2 (en) | Bi-layer photoresist dry development and reactive ion etch method | |
| US20030134231A1 (en) | Bi-layer photoresist dry development and reactive ion etch method | |
| US6423475B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
| US8089153B2 (en) | Method for eliminating loading effect using a via plug | |
| US6787455B2 (en) | Bi-layer photoresist method for forming high resolution semiconductor features | |
| US6750149B2 (en) | Method of manufacturing electronic device | |
| CN110931354B (zh) | 半导体结构以及半导体结构的制造方法 | |
| US11538686B2 (en) | Semiconductor structure and method for forming the same | |
| CN113745150A (zh) | 半导体结构及其形成方法 | |
| KR100875653B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| US20100151685A1 (en) | Methods of removing multi-layered structure and of manufacturing semiconductor device | |
| JP3082396B2 (ja) | 半導体装置の製造方法 | |
| CN113097065B (zh) | 半导体结构及其形成方法 | |
| TWI525659B (zh) | 一種接觸孔形成方法 | |
| US11626289B2 (en) | Semiconductor structure and method for forming the same | |
| JP2005327873A (ja) | 半導体装置及びその製造方法 | |
| US8389402B2 (en) | Method for via formation in a semiconductor device | |
| JP2006041364A (ja) | 配線の形成方法及び、電子デバイスの製造方法 | |
| KR100876873B1 (ko) | 반도체 소자의 도전 패턴 형성방법 | |
| CN114496738A (zh) | 半导体结构的形成方法 | |
| CN114446780A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |