CN102347227B - 一种金属栅极的形成方法 - Google Patents
一种金属栅极的形成方法 Download PDFInfo
- Publication number
- CN102347227B CN102347227B CN 201010245296 CN201010245296A CN102347227B CN 102347227 B CN102347227 B CN 102347227B CN 201010245296 CN201010245296 CN 201010245296 CN 201010245296 A CN201010245296 A CN 201010245296A CN 102347227 B CN102347227 B CN 102347227B
- Authority
- CN
- China
- Prior art keywords
- layer
- gate electrode
- groove
- pseudo
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种金属栅极的形成方法，包括：提供基底，所述基底上形成有牺牲层；刻蚀所述牺牲层，形成具有倾斜侧壁的锥形沟槽，所述沟槽开口宽度大于底部宽度；采用填充物质填充所述沟槽，形成伪栅电极层；去除所述牺牲层；在所述伪栅电极层表面形成侧墙，并以所述侧墙为掩膜，对所述基底进行离子注入；在所述基底上沉积层间介质层，并以所述伪栅电极层为停止层，对所述层间介质层进行平坦化；去除所述伪栅电极层，对去除伪栅电极层后的沟槽依次填充介质和金属，形成金属栅极，所述金属栅极包括栅极介质层和金属栅电极层。本发明通过形成底部小，开口大、具有倾斜侧壁的锥形沟槽，避免了填充物质后金属栅极产生空隙，提高金属栅极的质量。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种金属栅极的形成方法。
背景技术
随着技术节点的降低，为改善集成电路器件的性能，现有技术提供将金属栅极替代多晶硅栅极的解决方案。其中，“后栅极(gate last)”工艺为形成金属栅极的一个工艺。
专利申请号为200780016613.2的中国专利申请提供一种使用“后栅极”工艺形成金属栅极的方法，包括：提供基底，所述基底上形成有伪栅极结构、及位于所述基底上，且覆盖有所述伪栅极结构的层间介质层，所述伪栅极结构的侧面垂直于基底；以所述伪栅极结构作为停止层，对所述层间介质层进行化学机械抛光工艺；除去所述伪栅极结构后形成沟槽，因为所述伪栅极结构的侧面垂直于基底，所以去除其形成的沟槽的侧壁同样垂直基底，即所述沟槽开口处的拐角为直角；最后对所述沟槽填充介质和金属，以形成栅极介质层和金属栅电极层。
如图1所示为上述技术方案形成的沟槽形状，因为所述沟槽的侧壁垂直于所述基底，且所述沟槽开口处的拐角001为直角，所以当对沟槽填充介质和金属时，位于所述直角001处的沉积速率较高，越靠近底部，沉积速率越低，最后将会在金属栅极内出现空隙002。随着栅极长度的减小，沟槽的尺寸也随之减小，将介质和金属沉积到沟槽中愈发变得困难，愈加可能形成空隙。
专利申请号为200910161763.3的中国专利申请提供了另外一种使用“后栅极(gate last)”工艺形成金属栅极的方法，用以解决上述空隙问题。其解决方案为：形成沟槽之后，对所述沟槽进行氩离子溅射，修正所述沟槽的开口，使所述沟槽的开口宽度大于底部宽度。
如图2所示为氩离子溅射修正后形成的沟槽形状。但是，所述沟槽侧壁仅靠近开口的部分为倾斜，而靠近底部的侧壁与基底垂直，在倾斜侧壁和垂直侧壁的交界处的侧壁拐角003为尖角，而在所述尖角003处，仍然造成填充的材料堆积，会形成空隙004。
发明内容
本发明解决的问题是提供一种金属栅极的形成方法，以解决填充形成金属栅极时产生的空隙问题。
为解决上述问题，本发明提供一种金属栅极的形成方法，包括：
提供基底，所述基底上形成有牺牲层；
刻蚀所述牺牲层，形成具有倾斜侧壁的锥形沟槽，所述沟槽开口宽度大于底部宽度；
采用填充物质填充所述沟槽，形成伪栅电极层；
去除所述牺牲层；
在所述伪栅电极层两侧形成侧墙，并以所述侧墙为掩膜，对所述基底进行离子注入；
在所述基底上沉积层间介质层，并以所述伪栅电极层为停止层，对所述层间介质层进行平坦化；
去除所述伪栅电极层，对去除伪栅电极层后的沟槽依次填充介质和金属。
可选的，所述牺牲层为氧化硅层。
可选的，刻蚀所述牺牲层的刻蚀气体为NF3与C4F6的混合气体、SF6与C4F6的混合气体、NF3与CH2F2的混合气体、SF6与CH2F2的混合气体、CF4与CHF3的混合气体、或CF4与CH2F2的混合气体。
可选的，刻蚀所述牺牲层的刻蚀气体为C4F6、C4F8、或C5F8。
可选的，刻蚀所述牺牲层的刻蚀气体为SF6和CH2F2的混合气体，其中所述混合气体的SF6与CH2F2体积比值范围8∶1～15∶1。
可选的，所述SF6流量为50sccm至250sccm，所CH2F2流量为5sccm至20sccm。
可选的，所述刻蚀时间为10秒至100秒，所述刻蚀的腔体压力为5毫托至50毫托，功率为500瓦至1000瓦。
可选的，所述沟槽的开口宽度范围为25nm～50nm，底部宽度范围为15nm～45nm。
可选的，所述形成伪栅电极层的材料为多晶硅。
可选的，所述去除伪栅电极层的工艺为：使用硝酸和氢氟酸的混合溶液去除工艺。
可选的，所述栅极介质层为高K栅极介质层。
与现有技术相比，上述方案具有以下优点：本发明通过形成底部小，开口大、具有倾斜侧壁的锥形沟槽，避免了填充物质后金属栅极产生空隙，提高金属栅极的质量。
附图说明
图1至图2为现有金属栅极形成方法形成的沟槽结构示意图；
图3至图15为本发明一个实施例的金属栅极形成方法结构示意图。
具体实施方式
发明人发现，在“后栅极”制造工艺中，当填充物质填充到沟槽中，形成金属栅极时，会在金属栅极内出现空隙(void)。随着栅极长度的减小，沟槽的尺寸也随之减小，将填充物质填充到沟槽中愈加变得困难，愈加会形成空隙。
基于上述发现，本发明提供一种金属栅极的形成方法，包括：提供基底，所述基底上形成有牺牲层；刻蚀所述牺牲层，形成具有倾斜侧壁的锥形沟槽，所述沟槽开口宽度大于底部宽度；采用填充物质填充所述沟槽，形成伪栅电极层；去除所述牺牲层；在所述伪栅电极层两侧形成侧墙，并以所述侧墙为掩膜，对所述基底进行离子注入；在所述基底上沉积层间介质层，并以所述伪栅电极层为停止层，对所述层间介质层进行平坦化；去除所述伪栅电极层，对去除伪栅电极层后的沟槽依次填充介质和金属。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图15为本发明一个实施例的金属栅极形成方法结构示意图。
如图3所示，提供基底10，所述基底10上形成有氧化硅层20和氮化硅层30。
所述基底10可以选自硅基底、绝缘层上的硅(SOI)、或者还可以是其它的材料，例如砷化镓等III-V族化合物。
所述基底10内形成有隔离结构110，用于隔离后续形成的有源器件区。
继续参考图3，在所述氮化硅层30上形成一层牺牲层40，所述牺牲层40可以通过化学气相沉积法形成。作为一个实施例，所述牺牲层40的材料为氧化硅。
其中，所述氧化硅层20用于在后续刻蚀牺牲层40时，保护基底10不暴露在刻蚀环境中，避免所述刻蚀环境对基底10造成晶格损伤；所述氮化硅层30作为刻蚀阻挡的作用，使得后续形成沟槽时，牺牲层40的刻蚀可以停止在所述氮化硅层30上，而不会对所述氧化硅层20进行刻蚀。
如图4所示，在所述牺牲层40上形成光刻胶图形(未图示)，所述光刻胶图形与沟槽400的位置对应；以所述光刻胶图形为掩膜，对所述牺牲层40和氮化硅层30进行刻蚀，形成沟槽400。随着刻蚀的进行，沟槽400的侧壁将逐渐收缩，最终得到一个底部小，开口大、具有倾斜侧壁的锥形沟槽400。
具体地，所述刻蚀气体包括：主蚀刻气体和保护性气体，所述主蚀刻气体为含氟元素的气体，以对所述牺牲层40进行刻蚀；而保护性气体为含碳元素较高的气体，所述含碳元素较高的保护性气体在刻蚀过程中，将会在沟槽400的侧壁上形成聚合物，所述聚合物将使得所述牺牲层40不容易被刻蚀掉。随着刻蚀的进行，牺牲层40越难以被刻蚀掉，进而形成的沟槽400底部较开口要小。同时所述刻蚀气体中还可以加入氧气，以去除部分聚合物，避免聚合物过多导致刻蚀在沟槽未完全形成前停止。
所述沟槽400为锥形形状，即所述沟槽400的侧壁与基底10具有一定的倾斜角度，其中，顶部开口处的宽度约为25nm～50nm，底部的宽度约为15nm～45nm。
作为一个实施例，可以通过对刻蚀参数，主要是主蚀刻气体和保护性气体类型、及主蚀刻气体和保护性气体的比例的调整，逐步收缩沟槽400的开口，以得到底部开口小，顶部开口大、具有倾斜侧壁的锥形沟槽400。
所述刻蚀气体为以下混合气体的一组或组合：主刻蚀气体为NF3，保护性气体C4F6；主刻蚀气体为SF6，保护性气体为C4F6；主刻蚀气体为NF3，保护性气体为CH2F2；
主刻蚀气体为SF6，保护性气体为CH2F2；
主刻蚀气体为CF4，保护性气体为CHF3；
主刻蚀气体为CF4，保护性气体为CH2F2。
所述刻蚀气体还可以为以下气体的一种：C4F6、C4F8或C5F8。这些气体中同时含有氟元素和碳元素，单独使用其中的一种气体能够得到底部小，开口大、具有倾斜侧壁的锥形沟槽400。
如图4所示，所述沟槽400的侧壁倾斜程度由侧壁角度A来衡量，所述侧壁倾斜角度A为所述侧壁与氧化硅层20的上表面所形成的锐角。其中，所述侧壁倾斜角度A可以通过调整混合气体中的各气体的比例来达到。
经过研究，发明人发现：在上述刻蚀气体的组合中，主刻蚀气体与保护气体的体积比值越高，侧壁越陡。
作为一个实施例，使用主刻蚀气体SF6，保护性气体为CH2F2对所述牺牲层40进行刻蚀。当刻蚀气体体积比值(SF6∶CH2F2)在15∶1的时候，所述侧壁倾斜角度A为90度，当刻蚀气体体积比值为8∶1时，所述侧壁倾斜角度A为80度。位于80度～90度区间的侧壁倾斜角度与刻蚀气体体积比值为线性关系。
图5示出了气体成分为SF6与CH2F2气体体积比值(用字母Z标示)与所述沟槽的侧壁角度A的关系图。
如图5所示，当体积比值Z为SF6∶CH2F2＝15∶1时候，侧壁倾斜角度A约为90度；体积比值Z越低，例如，当SF6∶CH2F2＝8∶1时候，侧壁倾斜角度A约为80度。
在侧壁倾斜角度A为80度～90度区间之内，侧壁倾斜角度A与体积比值Z为线性关系，所述函数关系为A＝(10/7)Z+(480/7)。通过调整混合气体体积比值Z，可以得到所需要达到的侧壁倾斜角度A。例如当所需要达到的侧壁倾斜角度为85度时候，可将体积比值Z调整至23∶2即可。
所述具体的刻蚀参数可以如下：所述SF6流量为50sccm至250sccm，CH2F2流量为5sccm至20sccm；所述刻蚀时间为10秒至100秒；所述刻蚀的腔体压力为5毫托至50毫托；所述刻蚀功率为500瓦至1000瓦。
如图6所示，对所述沟槽400进行填充多晶硅，形成伪栅电极层410。具体地，化学气相沉积多晶硅至所述沟槽400内，沉积之后，以牺牲层40作为阻挡层，进行化学机械研磨，使伪栅电极层410具有光滑的表面。
在该步骤中，填充多晶硅形成上述的伪栅电极层410，原因如下：若在该步骤中，直接填充金属形成金属栅电极层，则后续形成源漏区的离子注入环境中，所述金属栅电极层将会受到损伤，所以首先形成一个伪栅电极层410，用于后续形成源漏区的离子注入环境中。
如图7所示，去除所述牺牲层40。本实施例中，所述牺牲层40的材料为氧化硅，所述牺牲层40采用热氢氟酸溶液去除。
继续参考图7，还包括去除氮化硅层30，所述氮化硅层30的去除方式可采用热磷酸溶液进行去除。
如图8所示，对所述伪栅电极层410进行氧化，形成氧化物。所述氧化物为第一侧墙420，所述形成方法为热氧化。
以所述第一侧墙420为掩膜，对所述基底10进行离子注入，形成离子轻掺杂区(未示出)。
参考图9和图10，在所述第一侧墙420的表面形成第二侧墙431。
作为一个实施例，所述第二侧墙431的形成工艺为：如图9所示，首先在所述氧化硅层20上形成介质层430，所述介质层430覆盖第一侧墙420表面和氧化硅层20表面。所述介质层430为氧化硅、氮化硅、碳化硅中的一种；如图10所示，对所述介质层430进行回刻，在所述第一侧墙420表面形成第二侧墙431。
如图11所示，以所述第二侧墙431为掩膜，对所述基底10进行离子掺杂，在所述基底10内形成离子掺杂区120，所述离子掺杂区120可以为源区或漏区。
如图12所示，在所述基底10上沉积层间介质层41，并以所述第一侧墙420为停止层，对所述层间介质层41进行化学机械研磨，使所述层间介质层41形成平坦表面。
其中，所述层间介质层41是具有低介电系数的无机硅基质层(inorganicsilicon based layer)。所述层间介质层41的介电系数一般小于3.0，如碳氧化硅(SiCO)或氟化硅玻璃(FSG)。
如图13所示，去除所述伪栅电极层410及第一侧墙420，形成沟槽402。去除所述第一侧墙420的同时，位于沟槽402内的氧化硅层20也会部分去除。本图示出的沟槽内的氧化硅层20完全被去除，所述沟槽402的底部暴露出所述基底10的表面。作为其他实施例，所述部分氧化硅层20可以不完全去除，留有少量氧化硅层20作为基底10与后续的高K栅极介质层之间的良好界面。
具体地，通过硝酸和氢氟酸的混合溶液去除所述伪栅电极层410，通过氢氟酸溶液去除所述第一侧墙420。
如图14所示，在所述沟槽402内沉积高K介质，形成高K栅极介质层440。所述高K栅极介质层440的厚度介于5埃至60埃之间，优选为40埃。
所述高K栅极介质层440可以是二氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽或铌酸铅锌等一种。此处仅描述了可用于形成高K栅极介质层440的几个实例，但是所述高K栅极介质层440也可以由于其他材料形成。
形成所述高K栅极介质层440后，还可以对所述高K栅极介质层440进行其他处理，例如退火工艺，以提高高K栅极介质层440的质量。
如图15所示，在形成有所述高K栅极介质层440的沟槽402内，沉积金属，形成金属栅电极层450。
所述金属栅电极层450的材料可以为Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN中的一种或多种组合。
本发明在形成金属栅极的沟槽工艺中，通过调节刻蚀气体的组合和流量，形成底部小，开口大的锥形结构沟槽，所述沟槽的侧壁为倾斜状态，不具有尖角，避免了填充物质后金属栅极产生的空隙，提高金属栅极的质量。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
Claims (10)
1.一种金属栅极的形成方法，其特征在于，包括：
提供基底，所述基底上形成有牺牲层；
刻蚀所述牺牲层，其中刻蚀气体包括主蚀刻气体和保护性气体，通过对主蚀刻气体和保护性气体类型、及主蚀刻气体和保护性气体的比例进行调整，形成具有倾斜侧壁的锥形沟槽，所述沟槽开口宽度大于底部宽度；
采用填充物质填充所述沟槽，形成伪栅电极层；
去除所述牺牲层；
在所述伪栅电极层两侧形成侧墙，并以所述侧墙为掩膜，对所述基底进行离子注入；
在所述基底上沉积层间介质层，并以所述伪栅电极层为停止层，对所述层间介质层进行平坦化；
去除所述伪栅电极层，对去除伪栅电极层后的沟槽依次填充高K栅极介质层和金属。
2.根据权利要求1所述金属栅极的形成方法，其特征在于，所述牺牲层为氧化硅层。
3.根据权利要求2所述金属栅极的形成方法，其特征在于，刻蚀所述牺牲层的刻蚀气体为NF3与C4F6的混合气体、SF6与C4F6的混合气体、NF3与CH2F2的混合气体、SF6与CH2F2的混合气体、CF4与CHF3的混合气体、或CF4与CH2F2的混合气体。
4.根据权利要求2所述金属栅极的形成方法，其特征在于，刻蚀所述牺牲层的刻蚀气体为C4F6、C4F8、或C5F8。
5.根据权利要求3所述金属栅极的形成方法，其特征在于，刻蚀所述牺牲层的刻蚀气体为SF6和CH2F2的混合气体，其中所述混合气体的SF6与CH2F2体积比值范围8:1～15:1。
6.根据权利要求5所述金属栅极的形成方法，其特征在于，所述SF6流量为50sccm至250sccm，所述CH2F2流量为5sccm至20sccm。
7.根据权利要求6所述金属栅极的形成方法，其特征在于，所述刻蚀时间为10秒至100秒，所述刻蚀的腔体压力为5毫托至50毫托，功率为500瓦至1000瓦。
8.根据权利要求1所述金属栅极的形成方法，其特征在于，所述沟槽的开口宽度范围为25nm～50nm，底部宽度范围为15nm～45nm。
9.根据权利要求1所述金属栅极的形成方法，其特征在于，所述形成伪栅电极层的材料为多晶硅。
10.根据权利要求9所述金属栅极的形成方法，其特征在于，所述去除伪栅电极层的工艺为：使用硝酸和氢氟酸的混合溶液去除工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010245296 CN102347227B (zh) | 2010-07-30 | 2010-07-30 | 一种金属栅极的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010245296 CN102347227B (zh) | 2010-07-30 | 2010-07-30 | 一种金属栅极的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102347227A CN102347227A (zh) | 2012-02-08 |
| CN102347227B true CN102347227B (zh) | 2013-08-14 |
Family
ID=45545783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010245296 Active CN102347227B (zh) | 2010-07-30 | 2010-07-30 | 一种金属栅极的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102347227B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681497B (zh) * | 2012-09-04 | 2018-03-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
| CN103871857B (zh) * | 2012-12-18 | 2017-09-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN105097696B (zh) * | 2014-05-22 | 2018-07-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| US10164049B2 (en) * | 2014-10-06 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and formation method of semiconductor device with gate stack |
| CN104465402B (zh) * | 2014-12-25 | 2018-03-06 | 中航（重庆）微电子有限公司 | 一种半导体器件制备工艺 |
| US10269814B2 (en) | 2015-11-30 | 2019-04-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of fabricating semiconductor structure |
| CN108121933B (zh) * | 2016-11-28 | 2022-02-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN108630520B (zh) * | 2017-03-17 | 2020-11-27 | 中芯国际集成电路制造(上海)有限公司 | 介质层和后栅极工艺器件的制备方法 |
| US10535654B2 (en) | 2017-08-30 | 2020-01-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Cut metal gate with slanted sidewalls |
| CN108122779A (zh) * | 2017-12-20 | 2018-06-05 | 上海华力微电子有限公司 | 一种金属栅极半导体结构及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101006579A (zh) * | 2004-08-25 | 2007-07-25 | 英特尔公司 | 形成具有替代金属栅电极的集成电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050269644A1 (en) * | 2004-06-08 | 2005-12-08 | Brask Justin K | Forming integrated circuits with replacement metal gate electrodes |
| KR100842508B1 (ko) * | 2006-12-28 | 2008-07-01 | 동부일렉트로닉스 주식회사 | 반도체 소자의 소자 분리막 제조 방법 |
| KR20090070912A (ko) * | 2007-12-27 | 2009-07-01 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 제조방법 |
-
2010
- 2010-07-30 CN CN 201010245296 patent/CN102347227B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101006579A (zh) * | 2004-08-25 | 2007-07-25 | 英特尔公司 | 形成具有替代金属栅电极的集成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102347227A (zh) | 2012-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102347227B (zh) | 一种金属栅极的形成方法 | |
| US20210343743A1 (en) | Integrated Structures | |
| US8153492B2 (en) | Self-aligned V-channel MOSFET | |
| US6645869B1 (en) | Etching back process to improve topographic planarization of a polysilicon layer | |
| US7435661B2 (en) | Polish stop and sealing layer for manufacture of semiconductor devices with deep trench isolation | |
| JP5519902B2 (ja) | リセスチャネルを有するトランジスタ及びその製造方法 | |
| CN103390644B (zh) | 半导体器件及其制造方法 | |
| US20030057184A1 (en) | Method for pull back SiN to increase rounding effect in a shallow trench isolation process | |
| CN103531475A (zh) | 半导体器件及其制造方法 | |
| US9515078B2 (en) | Semiconductor structure and method for forming the same | |
| CN102479693A (zh) | 形成栅极的方法 | |
| CN104752185B (zh) | 金属栅极的形成方法 | |
| CN102386081B (zh) | 金属栅极的形成方法 | |
| US11127840B2 (en) | Method for manufacturing isolation structure for LDMOS | |
| CN102479694B (zh) | 一种金属栅极及mos晶体管的形成方法 | |
| CN100517655C (zh) | Sonos快闪存储器及其制作方法 | |
| CN102446726A (zh) | 一种金属栅极的形成方法 | |
| US7566924B2 (en) | Semiconductor device with gate spacer of positive slope and fabrication method thereof | |
| CN102479691A (zh) | 金属栅极及mos晶体管的形成方法 | |
| JP2011216651A (ja) | 半導体装置の製造方法 | |
| US20070004099A1 (en) | NAND flash memory device and method of manufacturing the same | |
| US6967137B2 (en) | Forming collar structures in deep trench capacitors with thermally stable filler material | |
| CN103531476B (zh) | 半导体器件制造方法 | |
| CN102867749B (zh) | Mos晶体管的形成方法 | |
| CN100372069C (zh) | 利用双镶嵌工艺来形成t型多晶硅栅极的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121108 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121108 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |