JP4616154B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4616154B2
JP4616154B2 JP2005329088A JP2005329088A JP4616154B2 JP 4616154 B2 JP4616154 B2 JP 4616154B2 JP 2005329088 A JP2005329088 A JP 2005329088A JP 2005329088 A JP2005329088 A JP 2005329088A JP 4616154 B2 JP4616154 B2 JP 4616154B2
Authority
JP
Japan
Prior art keywords
film
dielectric constant
low dielectric
adhesion
reinforcing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005329088A
Other languages
English (en)
Other versions
JP2007141875A (ja
Inventor
純一 今
映 矢野
義弘 中田
忠紘 今田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005329088A priority Critical patent/JP4616154B2/ja
Priority to KR1020060026193A priority patent/KR100758892B1/ko
Priority to TW095110288A priority patent/TWI326891B/zh
Priority to US11/395,263 priority patent/US7830013B2/en
Priority to EP06007728.6A priority patent/EP1786028B1/en
Publication of JP2007141875A publication Critical patent/JP2007141875A/ja
Application granted granted Critical
Publication of JP4616154B2 publication Critical patent/JP4616154B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、低誘電率膜及び他の部材、特に無機材料で形成された低誘電率膜及び他の部材どうしの密着性を強化することができる密着強化層形成用材料、該密着強化層形成用材料を用いて形成され密着性に優れた密着強化層、該密着強化層を有する高速で信頼性の高い半導体装置及びその製造方法に関する。
従来より、半導体装置を微細化することにより、スケーリング則に沿った動作速度の高速化が図られている。一方、最近の高密度半導体集積回路装置では、個々の半導体装置間を配線する際、一般に多層配線構造が使用されるが、かかる多層配線構造においては、半導体装置が非常に微細化されるため、多層配線構造中の配線パターンどうしが近接し、配線パターン間の寄生容量による配線遅延の問題が生じる。該寄生容量は、配線パターン間の距離に反比例し、配線パターン間に位置する絶縁物の誘電率に比例する。
そこで、前記配線遅延の問題を改善するため、多層配線構造中の層間絶縁膜（前記絶縁膜）に誘電率の低い材料を使用し、寄生容量を低下させることが検討されている。
前記層間絶縁膜の誘電率としては、従来より使用されてきたＣＶＤ−ＳｉＯ２膜の誘電率は４程度であり、該ＣＶＤ−ＳｉＯ２膜にフッ素を添加して誘電率を更に低下させたＳｉＯＦ膜でも３．３〜３．５程度が限界である。この他、有機絶縁材料としてポリアリルエーテル系材料が検討されているが、この場合でも、誘電率は２．６〜２．９程度が限界である。したがって、いずれの材料を用いても、近年の高密度半導体集積回路においては、寄生容量の低減効果が充分ではなく、必要な動作速度が得られないことがあるという問題があった。
このため、更に誘電率の低い所謂低誘電率層間絶縁膜として、多孔質化された絶縁膜（多孔質絶縁膜）の使用が着目されている。該多孔質絶縁膜は、加熱により蒸発又は分解する有機樹脂などを塗布材料に添加し、該塗布材料をスピンコート法により塗布した後加熱し、有機樹脂などを蒸発又は分解させて絶縁膜を多孔質化することにより形成される。この場合、誘電率を２．５以下に低下させることができるため、低誘電率層間絶縁膜として半導体装置への適用が検討されている。
ところで、前記配線遅延は、配線間の寄生容量と配線抵抗との積に比例するため、配線材料としては、従来より用いられてきたＡｌに代えて、抵抗値の低いＣｕを用いることにより配線自体の低抵抗化が図られている。この場合、配線中の銅原子が層間絶縁膜中に拡散することを防止することが必要となり、主にシリコンカーバイド（ＳｉＣ）やシリコンオキシカーバイド（ＳｉＯＣ）を用いて形成した銅拡散防止膜を配置することが試みられている。
しかし、前記銅拡散防止膜上に前記多孔質絶縁膜を形成すると、該多孔質絶縁膜は空隙を多く含むため、従来の絶縁膜に比して前記銅拡散防止膜との接触面積が狭くなり、密着性が低下するという問題がある。このように密着性が低下すると、多層配線を形成した場合、低誘電率絶縁膜と銅拡散防止膜との間で界面剥がれが生じ、配線層数の増加に伴って、該界面剥がれの問題が顕著となる。また、前記銅拡散防止膜に限らず、他の膜を積層する場合にも、密着性の低下による界面剥がれの問題が生じる。
前記絶縁膜と前記銅拡散防止膜との密着性を向上させる方法としては、例えば、シランカップリング剤により銅拡散防止膜に表面処理を施すことが知られている（特許文献１〜４参照）。しかし、これらの場合、銅拡散防止膜と有機絶縁膜との組合せのように、無機材料と有機材料との密着性の向上に極めて高い効果を発揮するものの、銅拡散防止膜と多孔質絶縁膜との組合せのように、無機材料どうしの密着性向上については、効果が殆ど観られない。また、シランカップリング剤に含まれるアルコキシシランは、水と容易に反応して加水分解反応を生じるため、溶液の保存安定性が極めて低く、半導体装置の製造への適用が困難であった。
したがって、無機材料からなる膜どうしに優れた密着性を付与し、低誘電率膜と他の部材との密着性を強化することができる密着強化層形成用材料及びこれを用いた関連技術は、未だ提供されていないのが現状である。
特開２００１−３４５３１７号公報 特開２００２−４０６７３号公報 特開２００２−３８０８１号公報 特開２００４−５３２５１４号公報
本発明は、従来における前記問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、低誘電率膜及び他の部材、特に無機材料で形成された低誘電率膜及び他の部材どうしの密着性を強化することができる密着強化層形成用材料、該密着強化層形成用材料を用いて形成され密着性に優れた密着強化層、該密着強化層を有し高速で信頼性の高い半導体装置及びその効率的な製造方法を提供することを目的とする。
本発明者らは、前記課題に鑑み、鋭意検討を行った結果、以下の知見を得た。即ち、塩基性官能基を有するオルガノアルコキシシラン、並びに、塩基性添加剤及びオルガノアルコキシシランのいずれかを少なくとも含む密着強化層形成用材料を用いると、無機材料どうしに優れた密着性を付与し、無機材料で形成された低誘電率膜と他の部材との密着性を強化することができる密着強化層が得られることを知見した。また、前記密着強化層形成用材料は、塩基性を示すので保存安定性が良好であることを見出し、本発明を完成するに至った。
本発明は、本発明者らの前記知見に基づくものであり、前記課題を解決するための手段としては、後述する付記に列挙した通りである。即ち、
本発明の密着強化層形成用材料は、塩基性官能基を有するオルガノアルコキシシラン、並びに、塩基性添加剤及びオルガノアルコキシシランのいずれかを少なくとも含むことを特徴とする。該密着強化層形成用材料においては、オルガノアルコキシシランを少なくとも含み、かつ塩基性を示すので、無機材料どうしに優れた密着性が付与され、無機材料で形成された低誘電率膜及び他の部材どうしの密着性が強化される。このため、例えば、多孔質化された低誘電率膜と銅拡散防止膜とを容易に密着させることができ、多層配線の形成に好適に使用可能であり、各種半導体装置などに好適である。
本発明の密着強化層は、本発明の前記密着強化層形成用材料を用いて形成されたことを特徴とする。該密着強化層においては、本発明の前記密着強化層形成用材料により形成されるので、優れた密着性を有し、無機材料どうしを強固に密着させることが可能である。このため、例えば、多孔質化された低誘電率膜と銅拡散防止膜との間に配置され、多層配線の形成に好適に使用可能である。また、前記低誘電率膜の剥がれを防止し、信号伝播速度の高速化が可能であるため、応答速度の高速化が要求される半導体集積回路等に特に好適である。
本発明の半導体装置の製造方法は、低誘電率膜形成工程と、密着強化層形成工程とを少なくとも含むことを特徴とする。
該半導体装置の製造方法では、まず、前記低誘電率膜形成工程において、多層配線が形成される対象である被加工基材上に低誘電率膜が形成される。次に、前記密着強化層形成工程において、前記低誘電率膜形成工程の前及び後の少なくともいずれかに、本発明の前記密着強化層形成用材料を用いて密着強化層が形成される。ここで、該密着強化層形成工程が前記低誘電率膜形成工程の前に行われる場合には、前記被加工基材上に前記密着強化層が形成され、更にその上に前記低誘電率膜が形成される。一方、前記密着強化層形成工程が、前記低誘電率膜形成工程の後に行われる場合には、前記低誘電率膜上に前記密着強化層が形成される。更に、前記密着強化層形成工程が、前記低誘電率膜形成工程の前及び後に行われる場合には、前記被加工基材上に、前記密着強化層、前記低誘電率膜、前記密着強化層が、この順に積層される。その結果、前記低誘電率膜の剥がれが防止される。また、前記配線間の寄生容量の低下と前記配線抵抗の低下とを達成することができ、信号伝播速度の高速化が可能で高性能な半導体装置が効率よく製造される。該半導体装置の製造方法は、本発明の半導体装置の製造に特に好適である。
本発明の半導体装置は、本発明の前記半導体装置の製造方法により製造されることを特徴とする。該半導体装置は、本発明の前記密着強化層を有するので、前記低誘電率膜の剥がれが防止され、しかも、前記配線間の寄生容量の低下と前記配線抵抗の低下とが達成されるので、高速で信頼性の高いフラッシュメモリ、ＤＲＡＭ、ＦＲＡＭ、ＭＯＳトランジスタ、などに特に好適である。
本発明によると、従来における問題を解決することができ、低誘電率膜及び他の部材、特に無機材料で形成された低誘電率膜及び他の部材どうしの密着性を強化することができる密着強化層形成用材料、該密着強化層形成用材料を用いて形成され密着性に優れた密着強化層、該密着強化層を有し高速で信頼性の高い半導体装置及びその効率的な製造方法を提供することができる。
（密着強化層形成用材料）
本発明の密着強化層形成用材料は、塩基性官能基を有するオルガノアルコキシシラン、並びに、塩基性添加剤及びオルガノアルコキシシランのいずれかを少なくとも含んでなり、更に必要に応じてその他の成分を含んでなる。
本発明の前記密着強化層形成用材料においては、前記オルガノアルコキシシランに塩基性官能基を導入し、該塩基性官能基を有するオルガノアルコキシシランを使用する、あるいは、前記オルガノアルコキシシランと共に塩基性添加剤を使用することにより、前記密着強化層形成用材料を塩基性に保つことができ、密着性及び保存安定性を付与することができる。
−オルガノアルコキシシラン−
前記オルガノアルコキシシランとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、テトラメトキシシラン、テトラエトキシシラン、テトラプロポキシシラン、テトラブトキシシラン、テトラフェノキシシラン、テトラトルイロキシシラン等のテトラアルコキシシラン化合物；メチルトリメトキシシラン、メチルトリエトキシシラン、メチルトリプロポキシシラン、メチルトリブトキシシラン、メチルトリフェノキシシラン、エチルトリメトキシシラン、エチルトリエトキシシラン、エチルトリプロポキシシラン、エチルトリブトキシシラン、エチルトリフェノキシシラン、ジメチルジメトキシシラン、ジメチルジエトキシシラン、ジメチルジプロポキシシラン、ジメチルジブトキシシラン、ジメチルジフェノキシシラン、ジエチルジメトキシシラン、ジエチルジエトキシシラン、ジエチルジプロポキシシラン、ジエチルジブトキシシラン、ジエチルジフェノキシシラン等のアルキルアルコキシシラン化合物；ビニルトリメトキシシラン、ビニルトリエトキシシラン、ビニルトリプロポキシシラン、ビニルトリブトキシシラン、ビニルトリフェノキシシラン、アリルトリメトキシシラン、オクテニルトリメトキシシラン、ジビニルジメトキシシラン、スチリルトリメトキシシラン等のアルケニルアルコキシシラン化合物；フェニルトリメトキシシラン、フェニルトリエトキシシラン、フェニルトリプロポキシシラン、フェニルトリブトキシシラン、フェニルトリフェノキシシラン等のアリールアルコキシシラン化合物などが挙げられる。
前記塩基性官能基としては、前記密着強化層形成用材料に塩基性を付与するものであれば特に制限はなく、目的に応じて適宜選択することができるが、前記オルガノアルコキシシランとの親和性が高い点で、窒素含有塩基性官能基が好ましい。
前記窒素含有塩基性官能基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、第１級アミン、第２級アミン、第３級アミンなどが挙げられる。
前記窒素含有塩基性官能基を有するオルガノアルコキシシランとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリエトキシシラン、３−アミノプロピルメチルジメトキシシラン、３−アミノプロピルメチルジエトキシシラン、２−アミノエチル−３−アミノプロピルトリメトキシシラン、２−アミノエチル−３−アミノプロピルトリエトキシシラン、２−アミノエチル−３−アミノプロピルメチルジメトキシシラン、２−アミノエチル−３−アミノプロピルメチルジエトキシシランなどが挙げられる。これらは１種単独で使用してもよいし、２種以上を併用してもよい。
前記オルガノアルコキシシランは、アルコキシ基を加水分解及び縮合させてなるオリゴマーであるのが好ましい。この場合、前記密着強化層形成用材料の密着性、塗布性、保存安定性などが向上する。
前記オリゴマーの存在を確認する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ゲルパーミエーションクロマトグラフィ（ＧＰＣ）により分析することができる。
前記オリゴマーの重量平均分子量としては、特に制限はなく、目的に応じて適宜選択することができるが、１００〜１００，０００が好ましく、２００〜１００，０００がより好ましい。
前記重量平均分子量が、１００未満、あるいは１００，０００を超えると、均一な膜形成が困難となることがある。
前記オリゴマーは、それ自体で原液として用いてもよいし、溶媒に溶解させて用いてもよい。
前記オリゴマーを前記溶媒に溶解させて使用する場合、前記オリゴマーの濃度としては、特に制限はなく、目的に応じて適宜選択することができるが、０．１質量％以下が好ましく、０．１質量％未満がより好ましい。
前記オリゴマーの濃度が、０．１質量％を超えると、前記オリゴマーが縮合して形成される密着強化層が厚膜化し、密着性が低下するとともに、層間絶縁膜（前記低誘電率膜）全体の誘電率が上昇することがある。
−塩基性添加剤−
前記塩基性添加剤としては、前記密着強化層形成用材料に塩基性を付与するものであれば特に制限はなく、目的に応じて適宜選択することができ、例えば、水酸化ナトリウム、水酸化カリウム、水酸化リチウム、ピリジン、ピロール、ピペラジン、ピロリジン、ピペリジン、ピコリン、モノエタノールアミン、ジエタノールアミン、ジメチルモノエタノールアミン、モノメチルジエタノールアミン、トリエタノールアミン、ジアザビシクロオクタン、ジアザビシクロノナン、ジアザビシクロウンデセン、テトラメチルアンモニウムハイドロオキサイド、テトラエチルアンモニウムハイドロオキサイド、テトラプロピルアンモニウムハイドロオキサイド、テトラブチルアンモニウムハイドロオキサイド、アンモニア、メチルアミン、エチルアミン、プロピルアミン、ブチルアミン、ペンチルアミン、ヘキシルアミン、ペンチルアミン、オクチルアミン、ノニルアミン、デシルアミン、Ｎ，Ｎ−ジメチルアミン、Ｎ，Ｎ−ジエチルアミン、Ｎ，Ｎ−ジプロピルアミン、Ｎ，Ｎ−ジブチルアミン、トリメチルアミン、トリエチルアミン、トリプロピルアミン、トリブチルアミン、シクロヘキシルアミン、トリメチルイミジン、１−アミノ−３−メチルブタン、ジメチルグリシン、３−アミノ−３−メチルアミンなどが挙げられる。これらは１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、前記被加工基材への密着性に優れる点で、有機アミン、例えばアミノアルコールが特に好ましい。
前記塩基性添加剤は、それ自体で原液として用いてもよいし、溶媒に溶解させて用いてもよい。
前記塩基性添加剤の添加量としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、０．５〜２０質量％が好ましく、１〜１５質量％がより好ましい。
前記添加量が、０．５質量％未満、あるいは２０質量％を超えると、充分な密着性及び保存安定性を得ることができないことがある。
前記オリゴマー及び前記塩基性添加剤を溶解させる溶媒としては、該オリゴマー及び該塩基性添加剤を溶解させることができる限り特に制限はなく、目的に応じて適宜選択することができ、例えば、メチルアルコール、エチルアルコール、プロピルアルコール、イソプロピルアルコール、ブチルアルコール、イソブチルアルコール、ｔｅｒｔ-ブチルアルコール等のアルコール系；フェノール、クレゾール、ジエチルフェノール、トリエチルフェノール、プロピルフェノール、ノニルフェノール、ビニルフェノール、アリルフェノール、ノニルフェノール等のフェノール系；シクロヘキサノン、メチルイソブチルケトン、メチルエチルケトン等のケトン系；メチルセロソルブ、エチルセロソルブ等のセロソルブ系；ヘキサン、オクタン、デカン等の炭化水素系；プロピレングリコール、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート等のグリコール系、などの溶媒が挙げられる。これらの中でも、加水分解反応の進行を制御することができ、前記密着強化層形成用材料の安定性を高めることができる点で、前記オルガノアルコキシシランのアルコキシ基を加水分解して得られる生成物と同一成分の溶媒が特に好ましく、例えば、前記アルコキシ基がメチル基である場合、前記溶媒としては、メチルアルコールが好ましい。
−その他の成分−
前記その他の成分としては、本発明の効果を害しない限り特に制限はなく、目的に応じて適宜選択することができ、例えば、公知の各種添加剤などが挙げられる。
前記その他の成分の前記密着強化層形成用材料における含有量としては、前記オルガノアルコキシシラン、前記塩基性添加剤等の種類や含有量などに応じて適宜決定することができる。
本発明の密着強化層形成用材料は、オルガノアルコキシシランを少なくとも含み、塩基性を示し、保存安定性が良好であるので、無機材料どうしに優れた密着性を付与し、無機材料で形成された低誘電率膜及び他の部材の密着性を強化することができる。このため、低誘電率膜に密着性を付与する密着強化層の形成に好適に使用することができ、以下の本発明の密着強化層、本発明の半導体装置の製造などに好適に使用することができる。
（密着強化層）
本発明の密着強化層は、本発明の前記密着強化層形成用材料を用いて形成される。
前記密着強化層の形状、構造、大きさなどの諸物性については、特に制限はなく、目的に応じて適宜選択することができるが、半導体装置に好適に使用可能な以下の厚み、窒素含有量などを有しているのが好ましい。
前記形状としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記被加工基材の全面に形成されたベタの膜形状、パターン状などが挙げられる。
前記ベタの膜形状を有する密着強化層の形成方法としては、例えば、本発明の前記密着強化層形成用材料に前記被加工基材を浸漬し、該被加工基材表面の全面にベタの密着強化層を形成する方法、などが挙げられる。
前記パターン状の密着強化層の形成方法としては、例えば、前記被加工基材の表面にレジストでパターン（例えば、ライン状）を形成して前記密着強化層形成用材料を塗布し、パターン状の密着強化層を形成する方法、ベタ膜の密着強化層を形成後にレジストを塗布し所望のパターンを形成した後に、ウェット又はドライでエッチングする方法などが挙げられる。
前記構造としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、単層構造であってもよいし、積層構造であってもよい。
前記密着強化層が、前記パターン状である場合、及び前記積層構造を有する場合、各パターン及び各層における窒素含有量は、同一であってもよいし、それぞれ異なっていてもよい。
前記大きさとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、前記密着強化層を半導体装置における低誘電率膜の密着性を強化する目的で使用する場合には、既存の半導体装置及び低誘電率膜の大きさに対応した大きさが好ましい。
前記厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、前記密着強化層を低誘電率膜の密着性を強化する層として用いる場合、その構造上、０．５〜５０ｎｍが好ましく、１〜３０ｎｍがより好ましい。
前記厚みが、０．５ｎｍ未満、あるいは５０ｎｍを超えると、密着性が低下することがある。
前記密着強化層における窒素含有量としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、２０質量％以下が好ましく、１５質量％以下がより好ましい。
前記窒素含有量が、２０質量％を超えると、誘電率が上昇し、信号伝播速度の高速化の妨げとなることがある。
前記窒素含有量の測定方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＳＥＭ−ＥＤＸ、ＴＥＭ−ＥＤＸなどを用いて測定することができる。
前記密着強化層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、公知の方法、例えば塗布などにより形成することができる。該塗布の方法としては、特に制限はなく、目的に応じて公知の塗布方法の中から適宜選択することができ、例えば、スピンコート法などが好適に挙げられる。該スピンコート法の場合、その条件としては例えば、回転数が１００〜１０，０００ｒｐｍ程度であり、８００〜５，０００ｒｐｍが好ましく、時間が１秒〜１０分間程度であり、１〜９０秒間が好ましい。
前記密着強化層の形成位置としては、特に制限はなく、目的に応じて適宜選択することができるが、前記低誘電率膜に優れた密着性を付与する点で、多層配線が形成される対象である前記被加工基材と前記低誘電率膜との間、前記低誘電率膜と該低誘電率膜上に形成される他の部材（例えば、前記銅拡散防止膜）との間、などが好ましい。これらの場合、前記低誘電率膜が多孔質化された接触面積の狭いものであっても、該低誘電率膜と前記被加工基材あるいは他の部材との密着性を強化することができ、前記低誘電率膜の界面剥がれの発生を抑制することができる。
本発明の密着強化層は、本発明の前記密着強化層形成用材料を用いて形成されたので、優れた密着性を有し、無機材料どうしを強固に密着させることが可能である。このため、例えば、多孔質化された前記低誘電率膜と前記銅拡散防止膜との間に配置して多層配線を形成するのに好適に使用可能である。また、前記低誘電率膜の剥がれを防止し、信号電波速度の高速化が可能であるため、応答速度の高速化が要求される半導体集積回路等に特に好適である。
（半導体装置及びその製造方法）
本発明の半導体装置の製造方法は、低誘電率膜形成工程と、密着強化層形成工程とを少なくとも含み、更に必要に応じて適宜選択したその他の工程を含む。
＜低誘電率膜形成工程＞
前記低誘電率膜形成工程は、前記被加工基材上に低誘電率膜を形成する工程である。
前記低誘電率膜形成工程は、前記低誘電率膜を形成することができる限り、該低誘電率膜の材料、前記低誘電率膜の形成方法などについては特に制限はなく、目的に応じて適宜選択することができるが、塗布工程と加熱工程と焼成工程とを少なくとも含むのが好ましい。
−塗布工程−
前記塗布工程は、低誘電率膜形成材料を前記被加工基材上に塗布する工程である。
前記低誘電率膜形成材料は、誘電率の低い膜、例えば絶縁膜を形成可能な材料であり、テトラアルキルオルソシリケート（ＴＡＯＳ）及び下記一般式（１）で表されるアルコキシシラン（ＡＳ）を、テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）の存在下にて加水分解して得られる有機ケイ素化合物を含む液状組成物である。
前記一般式（１）中、Ｘは水素原子、フッ素原子、炭素数１〜８のアルキル基、フッ素置換アルキル基、アリール基、及びビニル基のいずれかを表す。ｎは０〜３の整数である。
前記テトラアルキルオルソシリケート（ＴＡＯＳ）としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、テトラメチルオルソシリケート、テトラエチルオルソシリケート、テトラプロピルオルソシリケート、テトライソプロピルオルソシリケート、テトラブチルオルソシリケートなどが挙げられる。これらは１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、低誘電率かつ高強度な被膜を得ることができる点で、テトラエチルオルソシリケート（ＴＥＯＳ）、テトラメチルオルソシリケート（ＴＭＯＳ）、及びこれらの混合物が好ましい。
前記アルコキシシラン（ＡＳ）としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、メチルトリメトキシシラン、メチルトリエトキシシラン、メチルトリイソプロポキシシラン、エチルトリメトキシシラン、エチルトリエトキシシラン、エチルトリイソプロポキシシラン、オクチルトリメトキシシラン、オクチルトリエトキシシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、フェニルトリメトキシシラン、フェニルトリエトキシシラン、トリメトキシシラン、トリエトキシシラン、トリイソプロポキシシラン、フルオロトリメトキシシラン、フルオロトリエトキシシラン、ジメチルジメトキシシラン、ジメチルジエトキシシラン、ジエチルジメトキシシラン、ジエチルジエトキシシラン、ジメトキシシラン、ジエトキシシラン、ジフルオロジメトキシシラン、ジフルオロジエトキシシラン、トリフルオロメチルトリメトキシシラン、トリフルオロジメチルトリエトキシシラン、トリフルオロメチルトリエトキシシラン、などが挙げられる。これらは１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、低誘電率かつ高強度な被膜を得ることができる点で、メチルトリメトキシシラン（ＭＴＭＳ）、メチルトリエトキシシラン（ＭＴＥＳ）及びこれらの混合物が好ましい。
前記テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、テトラメチルアンモニウムハイドロオキサイド、テトラエチルアンモニウムハイドロオキサイド、テトラプロピルアンモニウムハイドロオキサイド、テトラブチルアンモニウムハイドロオキサイド、テトラｎ−オクチルアンモニウムハイドロオキサイド、ｎ−ヘキサデシルトリメチルアンモニウムハイドロオキサイド、ｎ−オクタデシルトリメチルアンモニウムハイドロオキサイド、などが挙げられる。これらは１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、低誘電率かつ高強度な被膜を得ることができる点で、テトラプロピルアンモニウムハイドロオキサイド（ＴＰＡＯＨ）、テトラブチルアンモニウムハイドロオキサイド（ＴＢＡＯＨ）、及びこれらの混合物が好ましい。
前記テトラアンモニウムハイドロオキサイド（ＴＡＡＯＨ）は、適宜合成してもよいし、市販品であってもよいが、ナトリウム、カリウム等のアルカリ金属元素の化合物からなる不純物の含有量が、それぞれ元素基準で５０質量ｐｐｂ以下であり、臭素、塩素等のハロゲン元素の化合物からなる不純物の含有量が、それぞれ元素基準で１質量ｐｐｍ以下であるのが好ましい。
前記アルカリ金属元素の化合物からなる不純物の含有量が、５０質量ｐｐｂを超えると、これらの元素が、半導体基板上に配設されたトランジスタ部分へ拡散し、該トランジスタの劣化を引き起こすことがあり、前記ハロゲン元素の化合物からなる不純物の含有量が、１質量ｐｐｍを超えると、半導体基板上に配設されたアルミニウム配線や銅配線などが腐食することがある。
また、前記アルカリ金属元素の化合物からなる不純物の含有量が５０質量ｐｐｍを超えると、前記テトラアルキルオルソシリケート（ＴＡＯＳ）及び前記一般式（１）で表されるアルコキシシラン（ＡＳ）を前記テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）の存在下にて加水分解する際に、前記不純物が触媒として作用し、得られる有機ケイ素化合物が、ゼオライト状の結晶性シリカとなる。このため、前記被加工基材上に形成される低誘電率膜がゼオライト結晶質となり、その被膜表面に凹凸が発生し、平滑な表面が得られないことがある。
そこで、前記含有量を超える不純物を含むテトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）を使用する場合には、該不純物の含有量が前記範囲内となるように、該不純物を予め除去するのが好ましい。
前記不純物の除去の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、市販の前記テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）を、陽イオン交換樹脂及び陰イオン交換樹脂を用いて処理することにより、ナトリウム、カリウム等のアルカリ金属元素の化合物、及び臭素、塩素等のハロゲン元素の化合物からなる不純物を除去し、高純度化を図ることができる。
前記テトラアルキルオルソシリケート（ＴＡＯＳ）と前記アルコキシシラン（ＡＳ）とのモル比（ＴＡＯＳ／ＡＳ）としては、特に制限はなく、目的に応じて適宜選択することができるが、ＳｉＯ２換算基準で、６／４〜２／８が好ましく、５／５〜３／７がより好ましい。
前記モル比（ＴＡＯＳ／ＡＳ）が、２／８未満であると、前記テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）によるテンプレート効果が小さくなり、被膜中に形成される細孔（細孔容積）が少なくなり、２．５以下の比誘電率が得られないことがあり、６／４を超えると、得られる低誘電率膜の疎水性が悪くなることがある。
前記テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）と、前記有機ケイ素化合物を含む液状組成物（前記低誘電率膜形成成分；ＴＡＯＳ＋ＡＳ）とのモル比（ＴＡＡＯＨ／（ＴＡＯＳ＋ＡＳ））としては、特に制限はなく、目的に応じて適宜選択することができるが、ＳｉＯ２換算基準で１／１０〜７／１０が好ましく、１／１０〜６／１０がより好ましい。
前記モル比（ＴＡＡＯＨ／（ＴＡＯＳ＋ＡＳ））が、１／１０未満であると、テンプレート材としての機能が弱いため、前記被膜中に形成される細孔（細孔容積）が少なくなり、２．５以下の比誘電率が得られないことがあり、７／１０を超えると、テンプレート材としての機能が強いため、前記被膜中に形成される細孔（細孔容積）が多くなり、５．０ＧＰａ以上の弾性率を有する高膜強度の低誘電率膜が得られないことがある。
次に、前記有機ケイ素化合物を含む液状組成物の調製方法の一例を具体的に説明する。
まず、前記テトラアルキルオルソシリケート（ＴＡＯＳ）及び前記一般式（１）で表されるアルコキシシラン（ＡＳ）を有機溶媒と混合した後、１０〜３０℃の温度にて、これらの成分が充分に混合するまで、１００〜２００ｒｐｍの速度で攪拌する。
次いで、攪拌下にある混合溶液中に前記テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）の水溶液を５〜２０分間にわたって滴下した後、更に１０〜３０℃の温度にて３０〜９０分間、１００〜２００ｒｐｍの速度で攪拌する。
更に、３０〜８０℃の温度に加熱した後、該温度に保持しながら１〜７２時間にわたって１００〜２００ｒｐｍの速度で攪拌することにより、前記テトラアルキルオルソシリケート（ＴＯＡＳ）及び前記アルコキシシラン（ＡＳ）の加水分解物である有機ケイ素化合物を含む液状組成物を調製することができる。
なお、前記テトラアルキルオルソシリケート（ＴＡＯＳ）及び前記一般式（１）で表されるアルコキシシラン（ＡＳ）の混合溶液中への前記テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）の滴下に代えて、前記ＴＡＡＯＨ中に、前記ＴＡＯＳ及び前記ＡＳの混合溶液を滴下してもよい。
前記有機溶媒としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルコール類、グリコール類、ケトン類、セロソロブ類、エーテル類、エステル類、炭化水素類などが挙げられる。
前記アルコール類としては、例えば、メタノール、エタノール、プロパノール、ブタノールなどが挙げられる。
前記グリコール類としては、例えば、エチレングリコール、プロピレングリコール、ヘキシレングリコールなどが挙げられる。
前記ケトン類としては、例えば、メチルエチルケトン、メチルイソブチルケトンなどが挙げられる。
前記セロソロブ類としては、例えば、メチルセロソロブ、エチルセロソロブなどが挙げられる。
前記エーテル類としては、例えば、プロピレングリコールモノプロピルエーテル等のグリコールエーテル類などが挙げられる。
前記エステル類としては、例えば、酢酸メチル、酢酸エチル、乳酸メチル、乳酸エチルなどが挙げられる。
前記炭化水素類としては、例えば、ヘキサン、シクロヘキサン、オクタンなどが挙げられ、このほか、トルエン、キシレン、メシチレン等の芳香族炭化水素類も使用することができる。
前記有機溶媒は、１種単独で使用してもよいし、２種以上を併用してもよい。該有機溶媒の中でも、ＴＡＯＳあるいはＡＳの溶解性が高いアルコール類が特に好ましい。
前記有機溶媒の使用量としては、特に制限はなく、目的に応じて適宜選択することができるが、前記有機ケイ素化合物を含む液状組成物（ＴＡＯＳ＋ＡＳ）に対する質量混合比（有機溶媒／（ＴＡＯＳ＋ＡＳ））が、１／１〜３／１が好ましく、１／１〜２．５／１がより好ましい。
前記テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）の水溶液は、蒸留水または超純水中にテトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）を５〜４０質量％含んでいるのが好ましく、１０〜３０質量％含んでいるのがより好ましい。なお、該テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）の水溶液中に含まれる水は、テトラアルキルオルソシリケート（ＴＡＯＳ）及びアルコキシシラン（ＡＳ）の加水分解反応を生じさせるのに使用されるので、該加水分解反応に必要な量を含むことが必要である。
また、前記テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）は、前記加水分解反応を促進させるための触媒としての機能を有しているので、他の触媒（例えば、アンモニアなど）を外部から添加する必要はない。
前記加水分解の反応条件としては、特に制限はなく、目的に応じて適宜選択することができるが、反応温度としては、例えば、３０〜８０℃が好ましく、３５〜６０℃がより好ましい。前記攪拌時間としては、例えば、１〜７２時間が好ましく、１０〜４８時間がより好ましい。
前記調製方法により得られた液状組成物に含まれる有機ケイ素化合物（ＴＡＯＳ及びＡＳの加水分解物）の数平均分子量としては、特に制限はなく、目的に応じて適宜選択することができるが、ポリスチレン換算で例えば、５００〜１，０００，０００が好ましく、１，０００〜１００，０００がより好ましい。
前記数平均分子量が、５００〜１，０００，０００であると、優れた経時安定性と良好な塗布性とを有する前記液状組成物を得ることができる。
また、前記液状組成物の調製においては、必要に応じて、下記一般式（１）で表されるアルコキシシラン及び下記一般式（２）で表されるハロゲン化シランから選択される少なくとも１種の有機ケイ素化合物乃至これらの加水分解物と、５〜５０ｎｍの粒径を有するシリカ系微粒子との反応物であるポリシロキサン（ＰＳ）を含有させてもよい。
前記一般式（１）及び一般式（２）中、Ｘは水素原子、フッ素原子、炭素数１〜８のアルキル基、フッ素置換アルキル基、アリール基及びビニル基の少なくともいずれかを表し、Ｒは水素原子、炭素数１〜８のアルキル基、アリール基及びビニル基の少なくともいずれかを表し、Ｘ’はハロゲン原子を表す。ｎは０〜３の整数である。
前記シリカ系微粒子は、前記一般式（１）のアルコキシシランの少なくとも１種を前記有機溶媒に混合し、水及びアンモニアの存在下にて加水分解及び縮重合させることによって得ることができる。
なお、前記シリカ系微粒子の表面に前記のアルコキシシラン及びハロゲン化シランの加水分解物を反応させて得られるポリシロキサン（ＰＳ）を含む液状組成物を前記被加工基材に塗布すると、比誘電率が３．０以下と小さく、しかも比較的疎水性に優れた被膜が得られることが知られている（特開平９−３１５８１２号公報など参照）。
前記ポリシロキサン（ＰＳ）の含有量としては、前記液状組成物（低誘電率膜形成成分；ＴＡＯＳ＋ＡＳ）に対する質量混合比（ＰＳ／（ＴＡＯＳ＋ＡＳ））が、ＳｉＯ２換算基準で１／３以下が好ましく、１／４以下がより好ましい。
前記質量混合比（ＰＳ／（ＴＡＯＳ＋ＡＳ））が１／３を超えると、前記テトラアルキルオルソシリケート（ＴＡＯＳ）の量が少なくなり、前記テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）によるテンプレート効果が小さくなるため、形成される低誘電率膜の膜強度が弱くなり、５．０ＧＰａ以上の弾性率からなる被膜強度が得られないことがあるほか、比誘電率が増加して、２．５以下の比誘電率を得ることが難しくなることがある。
前記テトラアルキルオルソシリケート（ＴＡＯＳ）及びアルコキシシラン（ＡＳ）の加水分解物である有機ケイ素化合物を含む液状組成物、又は前記テトラアルキルオルソシリケート（ＴＡＯＳ）及びアルコキシシラン（ＡＳ）の加水分解物である有機ケイ素化合物とポリシロキサン（ＰＳ）とを含む液状組成物を使用する場合、該液状組成物における前記低誘電率膜形成成分（前記有機ケイ素化合物、又は前記有機ケイ素化合物及びＰＳ）の含有量としては、特に制限はなく、目的に応じて適宜選択することができるが、ＳｉＯ２換算基準で、２〜４０質量％が好ましく、５〜２０質量％がより好ましい。
前記含有量が、２質量％未満であると、均一な被膜を形成することが難しくなることがあり、４０質量％を超えると、塗布液の経時安定性が悪くなることがある。
なお、前記液状組成物は、そのまま使用してもよいが、該液状組成物中に含まれる前記有機溶媒成分を、ロータリーエバポレーターなどを用い、プロピレングリコールモノプロピルエーテル（ＰＧＰ）、プロピレングリコールモノエチルエーテルアセテート（ＰＧＭＥＡ）等から選択される有機溶媒と溶媒置換した後、前記低誘電率膜形成成分の濃度を上記レベルに調整して使用することが好ましい。該溶媒置換においては、前記液状組成物中に含まれる有機溶媒及び水分、更にはアルコキシシラン（ＡＳ）などの加水分解で副生されるアルコール類などが分離及び除去されるが、この際、該液状組成物には、前記溶媒置換前に含有する前記有機溶媒及び水分を、それぞれ１〜３０質量％程度、残存させておくのが好ましい。その結果、高い膜強度を有し、疎水性に優れた平滑な前記低誘電率膜を形成可能な液状組成物が得られる。
また、前記液状組成物としては、前記液状組成物として、前記テトラアルキルオルソシリケート（ＴＡＯＳ）を前記テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）の存在下にて加水分解又は部分加水分解した後、下記一般式（１）で表されるアルコキシシラン（ＡＳ）、該アルコキシシランの加水分解物、該アルコキシシランの部分加水分解物などと混合し、更に必要に応じて、これらの少なくとも一部を加水分解して得られる有機ケイ素化合物を用いてもよい。
前記一般式（１）中、Ｘは水素原子、フッ素原子、炭素数１〜８のアルキル基、フッ素置換アルキル基、アリール基及びビニル基の少なくともいずれかを表し、Ｒは水素原子、炭素数１〜８のアルキル基、アリール基、及びビニル基の少なくともいずれかを表す。ｎは０〜３の整数である。
なお、前記テトラアルキルオルソシリケート（ＴＡＯＳ）、前記アルコキシシラン（ＡＳ）、及び前記テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）の詳細については、上述した通りである。
次に、前記有機ケイ素化合物を含む液状組成物の調製方法の他の例を具体的に説明する。
まず、前記テトラアルキルオルソシリケート（ＴＡＯＳ）を前記有機溶媒と混合した後、１０〜３０℃の温度にて、これらの成分が充分に混合するまで、１００〜２００ｒｐｍの速度で攪拌する。
次いで、攪拌下にある混合溶液中に前記テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）の水溶液を５〜２０分間にわたって滴下した後、更に１０〜３０℃の温度にて３０〜９０分間、１００〜２００ｒｐｍの速度で攪拌する。
更に、３０〜８０℃の温度に加熱した後、該温度に保持しながら０．５〜７２時間にわたって１００〜２００ｒｐｍの速度で撹拌することにより、前記テトラアルキルオルソシリケート（ＴＡＯＳ）の加水分解物乃至部分加水分解物を含む混合溶液を調製する。該混合溶液と、前記一般式（１）で表されるアルコキシシラン（ＡＳ）又はこれを前記有機溶媒と混合したものとを混合した後、１０〜３０℃の温度にて、これらの成分が充分に混合するまで１００〜２００ｒｐｍの速度で攪拌し、攪拌下にある該混合溶液中に前記テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）の水溶液を５〜２０分間にわたって滴下した後、更に１０〜３０℃の温度にて３０〜９０分間、１００〜２００ｒｐｍの速度で攪拌し、得られた混合溶液を３０〜８０℃の温度に加熱した後、該温度に保持しながら１０〜３０時間、１００〜２００ｒｐｍの速度で撹拌することにより、前記テトラアルキルオルソシリケート（ＴＡＯＳ）及び前記アルコキシシラン（ＡＳ）の加水分解物である有機ケイ素化合物を含む液状組成物を調製することができる。
なお、前記ＴＡＯＳ及び前記有機溶媒からなる混合溶液中への前記ＴＡＡＯＨの水溶液の滴下に代えて、前記テトラアルキルオルソシリケート（ＴＡＯＳ）及び前期有機溶媒からなる混合溶液を、上記と同様な条件下で、前記テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）の水溶液中に３０〜９０分間にわたってゆっくりと滴下してもよい。
更に、前記有機ケイ素化合物を含む液状組成物の調製方法の他の例を具体的に説明する。
まず、前記テトラアルキルオルソシリケート（ＴＡＯＳ）を前記有機溶媒と混合した後、１０〜３０℃の温度にて、これらの成分が充分に混合するまで、１００〜２００ｒｐｍの速度で攪拌する。
次いで、攪拌下にある該混合溶液中に前記テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）の水溶液を５〜２０分間にわたって滴下した後、更に１０〜３０℃の温度にて３０〜９０分間、１００〜２００ｒｐｍの速度で攪拌する。
更に、３０〜８０℃の温度に加熱した後、該温度に保持しながら０．５〜７２時間にわたって１００〜２００ｒｐｍの速度で撹拌することにより、前記テトラアルキルオルソシリケート（ＴＡＯＳ）の加水分解物乃至部分加水分解物を含む混合溶液を調製する。
一方、前記一般式（１）で表されるアルコキシシラン（ＡＳ）を前記有機溶媒と混合した後、１０〜３０℃の温度にて、これらの成分が充分に混合するまで１００〜２００ｒｐｍの速度で攪拌する。
次いで、攪拌下にある混合溶液中に前記テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）の水溶液を５〜２０分間にわたって滴下した後、更に１０〜３０℃の温度にて３０〜９０分間、１００〜２００ｒｐｍの速度で攪拌する。
更に、３０〜８０℃の温度に加熱した後、該温度に保持しながら０．５〜７２時間にわたって１００〜２００ｒｐｍの速度で撹拌することにより、前記アルコキシシラン（ＡＳ）の加水分解物乃至部分加水分解物を含む混合溶液を調製する。
そして、得られた前記テトラアルキルオルソシリケート（ＴＡＯＳ）の加水分解物乃至部分加水分解物を含む混合溶液と、前記アルコキシシラン（ＡＳ）の加水分解物乃至部分加水分解物を含む混合溶液とを混合した後、１０〜３０℃の温度にて、これらの成分が充分に混合するまで、１００〜２００ｒｐｍの速度で攪拌する。
更に、必要に応じて、３０〜８０℃の温度に加熱した後、該温度に保持しながら１０〜３０時間にわたって、１００〜２００ｒｐｍの速度で撹拌することにより、前記テトラアルキルオルソシリケート（ＴＡＯＳ）及び前記アルコキシシラン（ＡＳ）の加水分解物である有機ケイ素化合物を含む液状組成物を調製することができる。
なお、前記ＴＡＯＳ及び前記有機溶媒からなる混合溶液中への前記ＴＡＡＯＨの水溶液の滴下や、前記ＡＳ及び前記有機溶媒からなる混合溶液中への前記ＴＡＡＯＨの水溶液の滴下に代えて、前記テトラアルキルオルソシリケート（ＴＡＯＳ）及び前記有機溶媒からなる混合溶液を、上記と同様な条件下で、前記テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）の水溶液中に３０〜９０分間にわたってゆっくりと滴下したり、前記アルコキシシラン（ＡＳ）及び前記有機溶媒からなる混合溶液を、上記と同様な条件下で、前記テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）の水溶液中に３０〜９０分間にわたってゆっくりと滴下してもよい。
前記塗布の方法としては、特に制限はなく、目的に応じて公知の塗布方法の中から適宜選択することができ、例えば、スピンコート法、ディップコート法、ロールコート法、転写法などが挙げられる。これらの中でも、半導体基板などに塗布する場合には、塗布膜厚の均一性に優れ、発塵性が低い点で、スピンコート法が好ましい。該スピンコート法の場合、その条件としては例えば、回転数が１００〜１０，０００ｒｐｍ程度であり、８００〜５，０００ｒｐｍが好ましく、時間が１秒〜１０分間程度であり、１〜９０秒間が好ましい。
なお、大口径の半導体基板などに塗布する場合には、前記転写法を使用してもよい。
前記塗布の際の厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、１０ｎｍ以上が好ましく、５０ｎｍ以上がより好ましい。
前記厚みが１０ｎｍ未満であると、ピンホールなどの欠陥が生じることがある。
前記塗布の際乃至その後で、塗布した前記レジスト組成物をベーク（加温及び乾燥）するのが好ましく、その条件、方法などとしては、前記レジスト膜を軟化させない限り特に制限はなく、目的に応じて適宜選択することができ、例えば、その温度としては、４０〜１５０℃程度が好ましく、８０〜１２０℃がより好ましく、また、その時間としては、１０秒〜５分間程度が好ましく、３０〜９０秒間がより好ましい。
前記被加工基材としては、特に制限はなく、目的に応じて適宜選択することができるが、前記低誘電率膜が半導体装置に形成される場合には、該被加工基材としては、半導体基板が挙げられ、具体的には、シリコンウェハー等の基板、各種酸化膜などが好適に挙げられる。
以上の工程により、前記低誘電率膜形成材料が前記被加工基材上に塗布される。
−加熱工程−
前記加熱工程は、前記塗布工程により前記被加工基材上に塗布された前記有機ケイ素化合物を含む液状組成物からなる被膜を８０℃以上３５０℃以下の温度で加熱する工程である。
前記液状組成物からなる被膜の加熱温度としては、８０℃以上３５０℃以下であれば特に制限はなく、目的に応じて適宜選択することができるが、１００〜３５０℃が好ましい。
前記加熱温度が、８０℃未満であると、前記有機ケイ素化合物を含む液状組成物からなる被膜中の前記有機溶媒がほとんど蒸発しないで該被膜中に残存し、該被膜を多孔質化させることができないほか、該被膜の膜厚にムラが生ずることがあり、３５０℃を超えると、前記被膜中の前記有機溶媒が急激に蒸発し、該被膜中に比較的大口径の細孔や空隙を形成し、被膜強度が大幅に低下してしまうことがある。
前記加熱工程における加熱時間としては、前記被膜の膜厚などにより異なるが、例えば、１〜１０分程度であり、２〜５分が好ましい。
なお、前記加熱工程は、前記塗布工程により被膜が形成された前記被加工基材を、例えば、枚葉式のホットプレート上に載置して行うのが好ましい。
前記加熱工程は、不活性ガスとしての窒素ガス雰囲気下、空気雰囲気下、などの条件で行うことができるが、空気雰囲気下で行うのが好ましい。この場合、微量の酸素が前記被膜中に取り込まれる可能性が高まり、後述する焼成工程において、Ｓｉ−Ｏ−Ｓｉ結合の架橋の進んだシリカ系被膜が形成され、耐吸湿性（疎水性）と高被膜強度とを有する低誘電率非晶質シリカ系被膜を容易に形成することができる。なお、前記加熱工程が、３５０℃以下の低温度条件下にて短時間で行われるので、酸素を比較的多量に含んでいる前記空気雰囲気下でも、半導体基板上に配設された金属配線に対し、金属酸化などの悪影響を与えることはない。
以上の工程により、前記有機ケイ素化合物を含む液状組成物からなる被膜が加熱されて、該被膜中に含まれる前記有機溶媒が蒸発すると共に、該被膜中に含まれるテトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）が分解して脱離する。また、固形成分であるシリカ系被膜形成成分の重合反応が進んで硬化すると共に、加熱により重合体の溶融粘度が低下して、前記被膜のリフロー性が増大し、得られる被膜の平坦性が向上する。
−焼成工程−
前記焼成工程は、前記加熱工程により加熱された前記被膜を３５０℃より高く４５０℃以下の温度で焼成する工程である。
前記焼成工程における焼成の温度としては、前記有機ケイ素化合物を含む液状組成物の時に使用される前記テトラアルキルアンモニウムハイドロオキサイド（ＴＡＡＯＨ）の種類や量、あるいは前記液状組成物中に含まれる有機ケイ素化合物の性状により異なるが、耐吸湿性（疎水性）及び高被膜強度を有する低誘電率非晶質シリカ系被膜が得られる点で、３５０℃より高く、４５０℃以下であることが必要であり、３７０〜４５０℃が好ましい。
前記焼成の温度が、３５０℃以下であると、シリカ系被膜形成成分の前駆体の架橋反応が進みにくくなり、充分な被膜強度が得られないことがあり、４５０℃を超えると、半導体基板上に配設されたアルミニウム配線や銅配線などが酸化あるいは溶融され、これらの配線層に損傷を与えることがある。
前記焼成工程における焼成時間としては、前記有機ケイ素化合物の種類、前記被膜の膜厚などにより異なるが、例えば、５〜９０分程度であり、１０〜６０分が好ましい。
なお、前記焼成工程は、前記加熱工程同様、前記被膜が形成された前記被加工基材を、例えば、枚葉式のホットプレート上に載置して行うのが好ましい。
前記焼成工程は、不活性ガスの雰囲気下で行うのが好ましい。
前記不活性ガスとしては、特に制限はなく、目的に応じて適宜選択することができるが、前記前駆体及び焼成物との反応性が低い点で、窒素ガスが好ましい。また、該窒素ガスに、更に必要に応じて、酸素ガス、空気等を加えて、少量の酸素（例えば、５００〜１０，０００容量ｐｐｍ程度の酸素）を含む不活性ガス（例えば、国際出願公開ＷＯ０１／４８８０６号公報参照）を使用してもよい。
以上の工程により、前記被膜が焼成されて、低誘電率膜が形成される。
前記低誘電率膜の比誘電率としては、特に制限はなく、目的に応じて適宜選択することができるが、前記配線間の寄生容量を低下し、信号伝播速度の高速化が可能な点で、２．５以下であるのが好ましい。
前記低誘電率膜の弾性率としては、特に制限はなく、目的に応じて適宜選択することができるが、応力集中による配線の変形や断線、あるいは絶縁膜の破壊を抑制することができる点で、５．０ＧＰａ以上が好ましく、６．０ＧＰａ以上がより好ましい。
前記低誘電率膜の硬度としては、特に制限はなく、目的に応じて適宜選択することができるが、応力集中による配線の変形や断線、あるいは絶縁膜の破壊を抑制することができる点で、０．６ＧＰａ以上が好ましく、０．７ＧＰａ以上がより好ましい。
なお、前記弾性率及び前記硬度は、例えば、押し込み強度測定器（「ナノインデンタＸＰ」；ナノインスツルメンツ社製）を用いて測定することができる。
また、前記被膜中に含まれる細孔の平均細孔径が３ｎｍ以下であり、しかも２ｎｍ以下のミクロポアの細孔含有率が７０％以上である。
前記低誘電率膜の厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、半導体装置におけるシリコンウェハー上では、通常、１００〜６００ｎｍであり、多層配線の配線層間では通常、１００〜１，０００ｎｍである。
＜密着強化層形成工程＞
前記密着強化層形成工程は、本発明の前記密着強化層形成用材料を用いて密着強化層を形成する工程である。
前記密着強化層形成工程は、前記低誘電率膜形成工程の前及び後の少なくともいずれかに行うことが必要である。この場合、該低誘電率膜形成工程の前のみ、後のみ、及び前後両方のいずれの態様で行ってもよい。
前記密着強化層形成工程が、前記低誘電率膜形成工程の前に行われる場合には、前記被加工基材上に前記密着強化層が形成され、更にその上に前記低誘電率膜が形成される。一方、前記密着強化層形成工程が、前記低誘電率膜形成工程の後に行われる場合には、前記低誘電率膜上に前記密着強化層が形成される。更に前記密着強化層形成工程が、前記低誘電率膜形成工程の前後両方に行われる場合には、前記被加工基材上に、前記密着強化層、前記低誘電率膜、前記密着強化層、他の部材（前記銅拡散防止膜）が、この順に積層される。その結果、前記低誘電率膜の剥がれを防止することができ、前記配線間の寄生容量の低下と前記配線抵抗の低下とを達成することができ、信号伝播速度の高速化が可能で高性能な半導体装置を効率よく製造することができる。
前記密着強化層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができるが、本発明の前記密着強化層形成用材料を前記被加工基材上に塗布した後、加温（ベーク）することにより行われるのが好ましい。
なお、前記密着強化層形成用材料、前記被加工基材、及び前記塗布の詳細については、上述した通りである。
前記加温（ベーク）は、１５０〜２５０℃で行われるのが好ましく、１５０〜２３０℃がより好ましい。
前記加温（ベーク）の際の温度が１５０℃未満であると、前記アルコキシ基を加水分解及び縮合してなるオリゴマーを含む本発明の前記密着強化層形成用材料中の溶剤が充分に揮発しないとともに、前記オリゴマー成分の縮合が充分に進行せず、密着性向上の効果が得られないことがあり、２５０℃を超えると、前記密着強化層の熱分解が生じ、密着性向上の効果が得られないことがある。
なお、前記加温（ベーク）は、前記密着強化層用形成材料の塗布直後に行ってもよいし、前記低誘電率膜形成工程における前記塗布工程後に行ってもよい。
前記密着強化層形成工程は、前記被加工基材を洗浄することを含むのが好ましい。
前記洗浄の方法としては、特に制限はなく、目的に応じて適宜選択することができるが、水及び有機溶剤のいずれかを用いるのが好ましく、前記密着強化層形成用材料のベーク後に行うのが好ましい。この場合、前記ベーク後に未反応のオリゴマー成分を除去し、より密着性を向上させることができる。
前記有機溶剤としては、前記オリゴマー成分を溶解可能である限り特に制限はなく、目的に応じて適宜選択することができ、例えば、メチルアルコール、エチルアルコール、プロピルアルコール、イソプロピルアルコール、ブチルアルコール、イソブチルアルコール、ｔｅｒｔ−ブチルアルコール等のアルコール系；フェノール、クレゾール、ジエチルフェノール、トリエチルフェノール、プロピルフェノール、ノニルフェノール、ビニルフェノール、アリルフェノール等のフェノール系；シクロヘキサノン、メチルイソブチルケトン、メチルエチルケトン等のケトン系；メチルセロソルブ、エチルセロソルブ等のセロソルブ系；ヘキサン、オクタン、デカン等の炭化水素系；プロピレングリコール、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート等のグリコール系；などが挙げられる。これらは１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、オリゴマー成分の溶解性が優れる点で、アルコール系が好ましい。
以上の工程により、前記密着強化層形成用材料を用いて前記密着強化層が形成される。
本発明の前記半導体装置の製造方法を用いて、多層配線を有する半導体装置を製造する場合、前記低誘電率膜を、前記密着強化層を介して下層乃至上層と接触配置させるのが好ましい。この場合、前記密着強化層が前記低誘電率膜に優れた密着性を付与するため、該低誘電率膜と該低誘電率膜の下層乃至上層との密着性が強化され、該低誘電率膜が多孔質化された接触面積の狭いものであっても、他層との剥がれを抑制することができる。
前記低誘電率膜が前記密着強化層を介して接触する下層乃至上層としては、特に制限はなく、目的に応じて適宜選択することができるが、極めて高い密着性向上効果が得られる点で、例えば、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＣ膜、ＳｉＯＣ膜、ＳｉＣＮ膜などが好適に挙げられる。
本発明の前記半導体装置の製造方法によれば、前記密着強化層が前記低誘電率膜と接触するように形成されるので、前記低誘電率膜が多孔質化されており接触面積が狭くても、該低誘電率膜に優れた密着性を付与し、該低誘電率膜と他の層（膜）との密着性を強化し、前記低誘電率膜の剥がれを抑制することができる。このため、多層配線を有する半導体装置の製造に好適に使用することができ、前記配線間の寄生容量の低下と前記配線抵抗の低下とを達成し、信号伝播速度の高速化が可能で高性能な半導体装置が効率よく製造される。該半導体装置の製造方法は、本発明の半導体装置の製造に特に好適である。
本発明の半導体装置は、本発明の前記密着強化層形成用材料を用いて形成された本発明の前記密着強化層を有するので、前記低誘電率膜の剥がれを防止し、しかも、前記配線間の寄生容量の低下と前記配線抵抗の低下とを達成することができるので、高速で信頼性の高い半導体装置、例えば、フラッシュメモリ、ＤＲＡＭ、ＦＲＡＭ、ＭＯＳトランジスタ、などに特に好適である。
以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。
（調製例１）
−密着強化層形成用材料の調製−
前記オルガノアルコキシシランとしてのメチルトリエトキシシラン１．７８ｇ（０．０１ｍｏｌ）、前記塩基性添加剤としてのモノエタノールアミン０．０６１ｇ（０．００１ｍｏｌ）、及びエタノールを反応容器に仕込み、溶液温度を５６℃に安定させた後、イオン交換水０．１８ｇ（０．０１ｍｏｌ）を３０分間にわたって滴下し、滴下終了後２時間の熱成反応を行い密着強化層形成用塗布液（密着強化層形成用材料）を調製した。なお、密着強化層形成用塗布液において、メチルトリエトキシシランのアルコキシ基が加水分解及び縮合されてなるオリゴマーの存在が、ゲルパーミエーションクロマトグラフ法により確認された。また、該オリゴマーの濃度は、エタノールの添加量を適宜変更することにより調整した。
また、密着強化層形成用塗布液における、前記オリゴマー（加水分解生成物）を、ＴＨＦ（テトラヒドロフラン）を用いて１質量％濃度に調整し、ゲルパーミエーションクロマトグラフ法（装置「ＨＬＣ−８０２０」；東ソー社製）により重量平均分子量を測定したところ、１，４００であった。
（調製例２）
−密着強化層形成用材料の調製−
前記窒素含有塩基性官能基を有するオルガノアルコキシシランとしての３−アミノプロピルトリエトキシシラン２．２１ｇ（０．０１ｍｏｌ）及びエタノールを反応容器に仕込み、溶液温度を５６℃に安定させた後、イオン交換水０．１８ｇ（０．０１ｍｏｌ）を３０分間にわたって滴下し、滴下終了後２時間の熱成反応を行い、密着強化層形成用塗布液（密着強化層形成用材料）を調製した。なお、密着強化層形成用塗布液において、３−アミノプロピルトリエトキシシランのアルコキシ基が加水分解及び縮合されてなるオリゴマーの存在が、ゲルパーミエーションクロマトグラフ法により確認された。また、該オリゴマーの濃度は、エタノールの添加量を適宜変更することにより調整した。
密着強化層形成用塗布液における、前記オリゴマー（加水分解生成物）を、ＴＨＦ（テトラヒドロフラン）を用いて１質量％濃度に調整し、ゲルパーミエーションクロマトグラフ法（装置「ＨＬＣ−８０２０」；東ソー社製）により重量平均分子量を測定したところ、１，８５０であった。
（調製例３）
−密着強化層形成用材料の調製−
調製例１において、モノエタノールアミンを添加しなかった以外は、調製例１と同様にして、密着強化層形成用塗布液（密着強化層形成用材料）を調製した。
得られた密着強化層形成用塗布液における前記オリゴマーの重量平均分子量は、６５０であった。
（調製例４）
−密着強化層形成用材料の調製−
調製例２において、エタノールをプロピレングリコールモノメチルエーテルアセテートに代えた以外は、調製例２と同様にして密着強化層形成用塗布液（密着強化層形成用材料）を調製した。
得られた密着強化層形成用塗布液における前記オリゴマーの重量平均分子量は、１，９５０であった。
（調製例５）
−密着強化層形成用材料の調製−
調製例２において、溶液温度を室温に変えた以外は、調製例２と同様にして密着強化層形成用塗布液（密着強化層形成用材料）を調製した。
得られた密着強化層形成用塗布液について、ゲルパーミエーションクロマトグラフ法によりオリゴマーの存在を確認したところ、オリゴマーの存在は確認されなかった（加水分解及び縮合反応が殆ど進行しなかった）。また、重量平均分子量は、１６０であり、オリゴマーは殆ど含まれていなかった。
（実施例１）
−半導体装置の製造−
前記低誘電率膜形成工程及び前記密着強化層形成工程を行った以外は、通常の半導体装置の製造工程を用いて半導体装置を製造した。
−低誘電率膜形成材料の調製−
テトラエトキシシラン２０．８ｇ（０．１ｍｏｌ）、メチルトリエトキシシラン１７．８ｇ（０．１ｍｏｌ）、グリシドキシプロピルトリメトキシシラン２３．６ｇ（０．１ｍｏｌ）、及びメチルイソブチルケトン３９．６ｇを、容積２００ｍｌの反応容器に仕込み、１質量％テトラメチルアンモニウムハイドロキサイド水溶液１６．２ｇ（０．９ｍｏｌ）を１０分間にわたって滴下し、滴下終了後２時間の熟成反応を行った。次いで、硫酸マグネシウム５ｇを添加し、過剰の水分を除去した後、ロータリーエバポレーターを用いて熟成反応により生成したエタノールを、反応溶液が５０ｍｌになるまで除去した。得られた反応溶液にメチルイソブチルケトン２０ｍｌを添加し、配線分離層用多孔質シリカ前駆体塗布溶液（低誘電率膜形成材料）を調製した。
得られた多孔質シリカ前駆体塗布溶液をＳｉ基板上にスピンコート法により塗布し、２５０℃にて３分間、プリベークを行った後、ＦＴ−ＩＲ（フーリエ変換赤外分光光度計）装置を用いて９５０ｃｍ−１付近のＳｉＯＨの吸収強度から算出したところ、架橋率は７５％であった。
次に、Ｎ２ガス雰囲気の電気炉にて４００℃、３０分間焼成を行い、多孔質シリカ膜（低誘電率膜）を得た。
得られた多孔質シリカ膜（低誘電率膜）の誘電率を、水銀プローバを用いて測定した容量から算出したところ、２．２４であった。また、多孔質シリカ膜に対し、押し込み強度測定器（「ナノインデンタＸＰ」；ナノインスツルメンツ社製）を用いて弾性率及び硬度を測定したところ、弾性率は９ＧＰａであり、硬度は１ＧＰａであった。
＜密着強化層形成工程＞
前記被加工基材としてのＳｉ基板上に化学気相成長法により、厚み５０ｎｍのＳｉＣ膜を形成した。
次いで、該ＳｉＣ膜上に、調製例１〜５で得られた密着強化層形成用塗布液をスピンコート法により塗布した後、それぞれ表１に示す温度にて１分間ベークを行い、密着強化層を形成した。また、調製例１及び調製例２の密着強化層形成用材料を用いた密着強化層については、ベーク後にエタノールを用いて表面洗浄を行った。
＜低誘電率膜形成工程＞
前記低誘電率膜形成材料の調製により得られた多孔質シリカ前駆体塗布溶液（低誘電率膜形成材料）を、前記密着強化層上に、スピンコート法により塗布した（前記塗布工程）後、２５０℃にて３分間ベークを行い（前記加熱工程）、Ｎ２ガス雰囲気の電気炉にて４００℃、３０分間の条件で焼成し（前記焼成工程）、低誘電率膜を形成した。
更にその上に、化学気相成長法により、厚みが５０ｎｍとなるようにＳｉＣ膜を形成した。
次に、前記密着強化層及び前記低誘電率膜が積層されたＳｉ基板を、１００℃の水蒸気中に１時間放置した後、該Ｓｉ基板上を２５分割して切断することにより、前記密着強化層及び前記低誘電率膜が積層されたＳｉ基板のサンプルを合計２５個作製した。
得られたサンプルのそれぞれについて、最表面のＳｉＣ膜上に直径２ｍｍのスタッドピンをエポキシ樹脂を用いて貼り付け、セバスチャン測定器を用いて引張試験を行い、前記低誘電率膜の密着性を評価した。また、前記密着強化層を設けない態様についても評価した。結果を表１に示す。なお、密着強化層形成用塗布液について、オリゴマーの濃度、ベーク温度、及び表面洗浄の有無を、密着強化層について膜厚をそれぞれ表１に併せて示す。
更に、調製例１〜５で得られた密着強化層形成用塗布液を、室温で保存したところ、調製例４及び調製例５の密着強化層形成用塗布液は、１ヶ月放置後にゲル化が生じ、他の調製例に比して保存安定性が低かったものの、調製例１〜３の密着強化層形成用塗布液は、保存安定性が良好であることが判った。
表１より、本発明の密着強化層を有しない場合には、全サンプル２５個において、前記低誘電率膜と前記ＳｉＣ膜との間で界面剥がれが生じ、密着性に劣っていたのに対し、本発明の密着強化層形成用材料を用いて形成した本発明の密着強化層を有する場合には、低誘電率膜の密着性が強化され、前記密着強化層が接していた前記低誘電率膜と前記ＳｉＣ膜との間での界面剥がれが防止されることが判った。
（実施例２）
−半導体装置の製造−
本発明の半導体装置を以下のようにして製造した。まず、図１に示すように、素子間分離膜２で分離され、ソース拡散層５ａとドレイン拡散層５ｂ、サイドウォール絶縁膜３を有するゲート電極４を形成したトランンジスタ層が形成されたシリコンウェハー１に、層間絶縁膜６（リンガラス）及びストッパー膜７（ＳｉＣ）を形成した後、電極取り出し用のコンタクトホールを形成した。スパッタ法によりこのコンタクトホールにバリア膜８（ＴｉＮ）を厚みが５０ｎｍとなるように形成した後、ＷＦ６と水素とを混合し、還元することにより、Ｗによる導体プラグ９（ブランケット）を該コンタクトホールに埋め込み、ビアを形成すると共に、化学的機械研磨法（ＣＭＰ）により該ビア以外の部分を除去した。
続いて、前記ビアが形成されたストッパー膜７上に、本発明の前記密着強化層形成用塗布液を用いて、密着強化層１００を厚みが２．０ｎｍとなるように形成した後、前記低誘電率膜形成用塗布液を用いて、低誘電率膜（配線分離絶縁膜）１０を厚みが２５０ｎｍとなるように成膜形成し、低誘電率膜１０の表面にキャップ膜（保護膜）１１としてのＴＥＯＳ−ＳｉＯ２を厚みが５０ｎｍとなるように積層した。ここで、低誘電率膜１０に対し、配線パターンに施したレジスト層をマスクとして用い、ＣＦ４／ＣＨＦ３ガスを原料としたＦプラズマ法にて加工を行い、配線溝を形成した。そして、形成した配線溝に、スパッタ法により、配線材料（銅）が低誘電率膜１０へ拡散するのを防ぐバリア膜８（ＴｉＮ）を厚みが５０ｎｍとなるように形成した。続いて、前記配線溝に形成したバリア膜８の表面に、電解メッキの際に電極として機能するシード層（Ｃｕ）を厚みが５０ｎｍとなるように形成した。次に、電解メッキ法により、銅配線１７（Ｃｕ）を厚み６００ｎｍ程度積層した後、化学的機械研磨法（ＣＭＰ）により配線パターン部以外の銅を除去し、第１層目の配線層（銅）を形成した。
次に、デュアルダマシン法により、ビアと配線層とを同時に形成した。
まず、前記第１層目の配線層（銅）上に、ストッパー膜（拡散防止膜）１２としてのＳｉＣ膜を厚みが５０ｎｍとなるように形成した。ストッパー膜（拡散防止膜）１２は、配線材料（銅）が低誘電率膜１０へ拡散するのを防ぐ目的で、シランとアンモニアガスとを用いてプラズマＣＶＤ法により形成した。次に、ストッパー膜（拡散防止膜）１２上に、前記低誘電率膜形成用塗布液を用いて低誘電率膜（配線分離絶縁膜；ＳｉＯＣ膜）１３を厚みが２５０ｎｍとなるように積層した。低誘電率膜１３上に、シランとアンモニアガスとを用い、プラズマＣＶＤ法により、ストッパー膜１４としてのＳｉＣ膜を厚みが５０ｎｍとなるように形成した。更にその上に、本発明の前記密着強化層形成用塗布液を用いて密着強化層２００を厚みが２．０ｎｍとなるように形成した後、前記低誘電率膜用組成物を用いて低誘電率膜１５を厚みが４００ｎｍとなるように形成し、キャップ膜（保護膜）１６としてのＴＥＯＳ−ＳｉＯ２を厚みが５０ｎｍとなるように積層した。
ここで、低誘電率膜１５に対し、ビアパターンを形成したレジスト層をマスクとして用い、ＣＦ４／ＣＨＦ３ガスを原料としたＦプラズマ法にてガス組成を変えることにより、キャップ膜１６、低誘電率膜１５、ストッパー膜１４、低誘電率膜１３、及びストッパー膜１２の順に加工を行いビアを形成した。次いで、低誘電率膜１５に対し、配線パターンに施したレジスト層をマスクとして用い、ＣＦ４／ＣＨＦ３ガスを原料としたＦプラズマ法にて加工を行い、配線溝を形成した。形成したビアと配線溝とに対し、スパッタ法により、配線材料（銅）が低誘電率膜１５へ拡散するのを防ぐバリア膜８（ＴｉＮ）を厚みが５０ｎｍとなるように形成した。続いて、前記配線溝に形成したバリア膜８の表面に、電解メッキの際に電極として機能するシード層（Ｃｕ）を厚みが５０ｎｍとなるように形成した。次に、電解メッキ法により、銅配線１８（Ｃｕ）を厚み１，４００ｎｍ程度積層した後、化学的機械研磨法（ＣＭＰ）により配線パターン部以外の銅を除去し、第２層目のビア及び配線層（銅）を形成した。
以下、前記第２層目のビア及び配線層（銅）の形成を再度行うことにより、３層目のビア及び配線層（銅）を有する３層構造の銅配線を有する半導体装置を製造した。以上のようにして、ビアと銅配線とが連続した連続ビアを有する半導体装置を１００万個製造したところ、該連続ビアの歩留まりは９５％以上であった。また、ワイヤボンディングを行ったところ、ボンディング圧力による破壊は観られなかった。
また、得られた多層配線の断面を、透過型電子顕微鏡（ＴＥＭ）により分析したところ、ストッパー膜７及び拡散防止膜１３上に、Ｓｉ、Ｃ、及びＮからなる層が観測され、本発明の密着強化層の存在が確認された。該密着強化層における窒素含有量をＴＥＭ−ＥＤＸにより測定したところ、９質量％であった。
（比較例１）
実施例２において、前記低誘電率膜１０を形成する際に、本発明の密着強化層を形成しなかった以外は、実施例２と同様にして多層配線を有する半導体装置を製造した。該半導体装置を１００万個製造したところ、連増ビアの歩留まりは９５％以上であった。また、ワイヤボンディングを行ったところ、ボンディング圧力により、低誘電率膜の界面で膜剥がれが発生した。
本発明の好ましい態様を付記すると、以下の通りである。
（付記１） 塩基性官能基を有するオルガノアルコキシシラン、並びに、塩基性添加剤及びオルガノアルコキシシランのいずれかを少なくとも含むことを特徴とする密着強化層形成用材料。
（付記２） 塩基性官能基が窒素含有塩基性官能基である付記１に記載の密着強化層形成用材料。
（付記３） オルガノアルコキシシランが、アルコキシ基を加水分解及び縮合させてなるオリゴマーである付記１から２のいずれかに記載の密着強化層形成用材料。
（付記４） オリゴマーの平均重量分子量が、１００〜１００，０００である付記３に記載の密着強化層形成用材料。
（付記５） オリゴマーの濃度が、０．１質量％以下である付記３から４のいずれかに記載の密着強化層形成用材料。
（付記６） アルコキシ基を加水分解して得られる生成物と同一成分の溶媒を含む付記１から５のいずれかに記載の密着強化層形成用材料。
（付記７） 塩基性添加剤の添加量が、０．５〜２０質量％である付記１から６のいずれかに記載の密着強化層形成用材料。
（付記８） 付記１から７のいずれかに記載の密着強化層形成用材料を用いて形成されたことを特徴とする密着強化層。
（付記９） 厚みが０．５〜５０ｎｍである付記８に記載の密着強化層。
（付記１０） 窒素含有量が、２０質量％である付記８から９のいずれかに記載の密着強化層。
（付記１１） 被加工基材上に低誘電率膜を形成する低誘電率膜形成工程と、該低誘電率膜形成工程の前及び後の少なくともいずれかに、付記１から７のいずれかに記載の密着強化層形成用材料を用いて密着強化層を形成する密着強化層形成工程とを少なくとも含むことを特徴とする半導体装置の製造方法。
（付記１２） 密着強化層形成工程が、密着強化層形成用材料を被加工基材に塗布した後、加温することにより行われる付記１１に記載の半導体装置の製造方法。
（付記１３） 加温が、１５０〜２５０℃で行われる付記１２に記載の半導体装置の製造方法。
（付記１４） 密着強化層形成工程が、水及び有機溶剤のいずれかを用いて被加工基材を洗浄することを含む付記１１から１３のいずれかに記載の半導体装置の製造方法。
（付記１５） 低誘電率膜形成工程が、テトラアルキルオルソシリケート及び下記一般式（１）で表されるアルコキシシランをテトラアルキルアンモニウムハイドロオキサイドの存在下にて加水分解して得られる有機ケイ素化合物を含む液状組成物を、被加工基材上に塗布する塗布工程、該被加工基材上に塗布された液状組成物からなる被膜を８０℃以上３５０℃以下の温度で加熱処理する加熱工程と、該加熱工程により加熱された前記被膜を３５０℃より高く４５０℃以下の温度で焼成する焼成工程とを含み、誘電率が２．５以下の低誘電率膜を形成する付記１１から１４のいずれかに記載の半導体装置の製造方法。
前記一般式（１）中、Ｘは水素原子、フッ素原子、炭素数１〜８のアルキル基、フッ素置換アルキル基、アリール基、及びビニル基のいずれかを表す。ｎは０〜３の整数である。
（付記１６） 焼成工程が、酸素濃度１００ｐｐｍ以下の不活性ガス雰囲気中で行われる付記１５に記載の半導体装置の製造方法。
（付記１７） 低誘電率膜を、密着強化層を介して、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＣ膜、ＳｉＯＣ膜、及びＳｉＣＮ膜から選択される少なくとも１種と接触配置させる付記１１から１６のいずれかに記載の半導体装置の製造方法。
（付記１８） 低誘電率膜の弾性率が５ＧＰａ以上であり、かつ硬度が０．６ＧＰａ以上である付記１１から１７のいずれかに記載の半導体装置の製造方法。
（付記１９） 付記１１から１８のいずれかに記載の半導体装置の製造方法により製造されたことを特徴とする半導体装置。
本発明の密着強化層形成用材料は、無機材料どうしに優れた密着性を付与し、無機材料で形成された低誘電率膜及び他の部材の密着性を強化することができ、低誘電率膜に密着性を付与する密着強化層の形成に好適に使用することができ、特に本発明の密着強化層、本発明の半導体装置の製造に好適に使用することができる。
本発明の半導体装置の製造方法は、フラッシュメモリ、ＤＲＡＭ、ＦＲＡＭ、ＭＯＳトランジスタ等を初めとする各種半導体装置、特に本発明の半導体装置の製造に好適に用いることができる。
本発明の半導体装置は、本発明の前記密着強化層を有するので、低誘電率膜の剥がれが防止され、高速で信頼性が高い。
図１は、本発明の密着強化層を有する本発明の半導体装置の一例を示す概略説明図である。
符号の説明
１ シリコンウェハー
２ 素子間分離膜
３ サイドウォール絶縁膜
４ ゲート電極
５ａ ソース拡散層
５ｂ ドレイン拡散層
６ 層間絶縁膜（リンガラス）
７，１２，１４ ストッパー膜
８ バリア膜
９ 導体プラグ（Ｗ）
１０，１３，１５ 低誘電率膜（配線分離絶縁膜）
１１，１６ キャップ膜（保護膜）
１７，１８ 銅配線
１００，２００ 密着強化層

Claims (4)

  1. 被加工基材上に低誘電率膜を形成する低誘電率膜形成工程と、該低誘電率膜形成工程の前及び後の少なくともいずれかに、アミノ基を有するオルガノアルコキシシラン、並びに、アミン及びオルガノアルコキシシランのいずれかを少なくとも含み、液温が３５〜６０℃の密着強化層形成用材料を用いて、厚みが０．５〜２．６ｎｍの密着強化層を塗布形成した後、１５０〜１８０℃でベークする密着強化層形成工程とを少なくとも含むことを特徴とする半導体装置の製造方法。
  2. 密着強化層形成工程が、水及び有機溶剤のいずれかを用いて被加工基材を洗浄することを含む請求項１に記載の半導体装置の製造方法。
  3. 低誘電率膜形成工程が、テトラアルキルオルソシリケート及び下記一般式（１）で表されるアルコキシシランをテトラアルキルアンモニウムハイドロオキサイドの存在下にて加水分解して得られる有機ケイ素化合物を含む液状組成物を、被加工基材上に塗布する塗布工程、該被加工基材上に塗布された液状組成物からなる被膜を８０℃以上３５０℃以下の温度で加熱処理する加熱工程と、該加熱工程により加熱された前記被膜を３５０℃より高く４５０℃以下の温度で焼成する焼成工程とを含み、誘電率が２．５以下の低誘電率膜を形成する請求項１から２のいずれかに記載の半導体装置の製造方法。
    前記一般式（１）中、Ｘは水素原子、フッ素原子、炭素数１〜８のアルキル基、フッ素置換アルキル基、アリール基、及びビニル基のいずれかを表す。ｎは０〜３の整数である。
  4. 低誘電率膜を、密着強化層を介して、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＣ膜、ＳｉＯＣ膜、及びＳｉＣＮ膜から選択される少なくとも１種と接触配置させる請求項１から３のいずれかに記載の半導体装置の製造方法。
JP2005329088A 2005-11-14 2005-11-14 半導体装置の製造方法 Expired - Fee Related JP4616154B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005329088A JP4616154B2 (ja) 2005-11-14 2005-11-14 半導体装置の製造方法
KR1020060026193A KR100758892B1 (ko) 2005-11-14 2006-03-22 밀착 강화층 형성용 재료, 밀착 강화층, 반도체 장치 및 그제조 방법
TW095110288A TWI326891B (en) 2005-11-14 2006-03-24 Material for forming adhesion reinforcing layer, adhesion reinforcing layer, semiconductor device, and manufacturing method thereof
US11/395,263 US7830013B2 (en) 2005-11-14 2006-04-03 Material for forming adhesion reinforcing layer, adhesion reinforcing layer, semiconductor device, and manufacturing method thereof
EP06007728.6A EP1786028B1 (en) 2005-11-14 2006-04-12 Coating solution for forming adhesion reinforcing layer and method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005329088A JP4616154B2 (ja) 2005-11-14 2005-11-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007141875A JP2007141875A (ja) 2007-06-07
JP4616154B2 true JP4616154B2 (ja) 2011-01-19

Family

ID=36658883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005329088A Expired - Fee Related JP4616154B2 (ja) 2005-11-14 2005-11-14 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7830013B2 (ja)
EP (1) EP1786028B1 (ja)
JP (1) JP4616154B2 (ja)
KR (1) KR100758892B1 (ja)
TW (1) TWI326891B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009042898A1 (en) * 2007-09-28 2009-04-02 Washington University In Saint Louis Irreversible gels
KR20090068569A (ko) * 2007-12-24 2009-06-29 주식회사 동부하이텍 반도체 소자의 테스트 패턴 및 테스트 패턴 형성 방법
CN101960582B (zh) 2008-03-24 2013-06-12 富士通株式会社 布线基板、半导体装置以及半导体装置的制造方法
US20110204382A1 (en) * 2008-05-08 2011-08-25 Base Se Layered structures comprising silicon carbide layers, a process for their manufacture and their use
US9485877B2 (en) 2009-09-28 2016-11-01 Kyocera Corporation Structure for circuit board used in electronic devices and method for manufacturing the same
JP5882583B2 (ja) * 2010-02-04 2016-03-09 東京応化工業株式会社 エアギャップ形成用シリカ系被膜形成材料及びエアギャップ形成方法
JP5314616B2 (ja) * 2010-02-08 2013-10-16 富士フイルム株式会社 半導体素子用基板の製造方法
KR101456088B1 (ko) * 2010-07-30 2014-11-03 쿄세라 코포레이션 절연 시트, 그 제조방법 및 그 절연 시트를 사용한 구조체의 제조방법
WO2014038643A1 (ja) * 2012-09-04 2014-03-13 ピーエスフォー ルクスコ エスエイアールエル 半導体装置およびその製造方法
US10535640B2 (en) * 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
TWI607067B (zh) * 2015-09-25 2017-12-01 立得光電科技股份有限公司 抗菌、防霉的表面塗料及其製作方法
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
US10453751B2 (en) * 2017-02-14 2019-10-22 Globalfoundries Inc. Tone inversion method and structure for selective contact via patterning
DE102019126809A1 (de) * 2018-11-30 2020-06-04 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleiteranordnung und verfahren zu ihrer herstellung
US11195759B2 (en) 2018-11-30 2021-12-07 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method for making

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002513512A (ja) * 1997-04-03 2002-05-08 ダブリュ．エル．ゴア アンド アソシエーツ，インコーポレイティド 改良された絶縁耐力を備えた低誘電率材料
JP2003179050A (ja) * 2001-09-25 2003-06-27 Jsr Corp 膜形成方法、絶縁膜ならびに半導体用基板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2676918B2 (ja) 1989-06-06 1997-11-17 東レ株式会社 塗布液用組成物
US4954565A (en) * 1989-09-25 1990-09-04 Dow Corning Corporation Precured silicone emulsion
JP2994699B2 (ja) * 1990-07-19 1999-12-27 東レ・ダウコーニング・シリコーン株式会社 皮膜形成性オルガノポリシロキサン組成物
EP0620242B1 (en) * 1993-04-15 1998-08-19 Dow Corning Toray Silicone Company, Limited Epoxy group-containing silicone resin and compositions based thereon
KR100475418B1 (ko) * 1996-03-25 2005-05-16 데이진 가부시키가이샤 투명전극기판을갖는액정표시소자및투명전극기판
JPH1041222A (ja) * 1996-07-23 1998-02-13 Japan Energy Corp 半導体装置の製造方法
US6107505A (en) * 1997-12-26 2000-08-22 Chisso Corporation Process for production of polyorganosiloxane
JP3604007B2 (ja) 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
AU2001246832A1 (en) 2000-04-04 2001-10-15 Asahi Kasei Kabushiki Kaisha Coating composition for the production of insulating thin films
US7128976B2 (en) 2000-04-10 2006-10-31 Jsr Corporation Composition for film formation, method of film formation, and silica-based film
JP4697361B2 (ja) 2000-07-24 2011-06-08 Ｊｓｒ株式会社 膜形成用組成物および絶縁膜形成用材料
JP4496448B2 (ja) 2000-07-24 2010-07-07 Ｊｓｒ株式会社 塗膜形成方法およびそれを用いた絶縁膜
US6455443B1 (en) 2001-02-21 2002-09-24 International Business Machines Corporation Method of fabricating low-dielectric constant interlevel dielectric films for BEOL interconnects with enhanced adhesion and low-defect density
EP1296365B1 (en) 2001-09-25 2010-09-22 JSR Corporation Method of film formation
EP1298176B1 (en) * 2001-09-28 2007-01-03 JSR Corporation Stacked film insulating film and substrate for semiconductor
JP2006500769A (ja) 2002-09-20 2006-01-05 ハネウェル・インターナショナル・インコーポレーテッド 低ｋ材料用の中間層接着促進剤
JP4225765B2 (ja) 2002-10-31 2009-02-18 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
JP4471564B2 (ja) 2002-10-31 2010-06-02 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜形成用塗布液および該塗布液の調製方法
JP2004277463A (ja) 2003-03-12 2004-10-07 Fujitsu Ltd 低誘電率膜用組成物
JP4401912B2 (ja) 2003-10-17 2010-01-20 学校法人早稲田大学 半導体多層配線板の形成方法
JP2005159033A (ja) 2003-11-26 2005-06-16 Jsr Corp 膜形成用組成物およびその製造方法
DE502005010289D1 (de) * 2005-04-29 2010-11-04 Sika Technology Ag Organoalkoxysilane zur Verwendung in feuchtigkeitshärtenden Zusammensetzungen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002513512A (ja) * 1997-04-03 2002-05-08 ダブリュ．エル．ゴア アンド アソシエーツ，インコーポレイティド 改良された絶縁耐力を備えた低誘電率材料
JP2003179050A (ja) * 2001-09-25 2003-06-27 Jsr Corp 膜形成方法、絶縁膜ならびに半導体用基板

Also Published As

Publication number Publication date
KR20070051633A (ko) 2007-05-18
TWI326891B (en) 2010-07-01
EP1786028B1 (en) 2013-06-05
EP1786028A1 (en) 2007-05-16
US20070111539A1 (en) 2007-05-17
TW200723354A (en) 2007-06-16
US7830013B2 (en) 2010-11-09
KR100758892B1 (ko) 2007-09-19
JP2007141875A (ja) 2007-06-07

Similar Documents

Publication Publication Date Title
JP4616154B2 (ja) 半導体装置の製造方法
JP4689026B2 (ja) 極限低誘電率膜のためのキャッピング層
JP4225765B2 (ja) 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
JP4860953B2 (ja) シリカ系被膜形成用材料、シリカ系被膜及びその製造方法、多層配線及びその製造方法、並びに、半導体装置及びその製造方法
JP5160237B2 (ja) 低誘電率非晶質シリカ系被膜形成用塗布液および該塗布液から得られる低誘電率非晶質シリカ系被膜
JP4545973B2 (ja) シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法
JP4471564B2 (ja) 低誘電率非晶質シリカ系被膜形成用塗布液および該塗布液の調製方法
KR101225277B1 (ko) 반도체 가공용 보호막 형성용 도포액, 그 조제 방법 및이로부터 얻어지는 반도체 가공용 보호막
CN1839468A (zh) 使用甲硅烷基化剂修复低k介电材料的损伤
US20040195660A1 (en) Composition for forming porous film, porous film and method for forming the same, interlayer insulator film, and semiconductor device
JP2006117763A (ja) 低誘電率非晶質シリカ系被膜形成用塗布液、その調製方法およびこれより得られる低誘電率非晶質シリカ系被膜
JP5014709B2 (ja) 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
TWI328600B (en) Composition for forming porous film, porous film and method for forming the same, interlevel insulator film and semiconductor device
JP4681822B2 (ja) 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
US7205338B2 (en) Composition for forming porous film, porous film and method for forming the same, interlevel insulator film, and semiconductor device
JP2007053300A (ja) シリカ系被膜の製造方法、シリカ系被膜および半導体装置
JP2004292642A (ja) 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜、及び半導体装置
JP4257272B2 (ja) 半導体装置及びその製造方法
JP2004281535A (ja) 被膜形成材料、絶縁膜の製造方法及び半導体装置
JP2005175396A (ja) ダマシン法を用いた配線の形成方法及び該配線形成に用いるシリカ系被膜形成用塗布液
JP2004186593A (ja) 低誘電率絶縁膜及びその製造方法並びに半導体装置
JP2005175394A (ja) ダマシン法を用いた配線の形成方法及び該配線形成に用いるシリカ系被膜形成用塗布液

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101021

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees