CN1610091A - 半导体多层布线板及其形成方法 - Google Patents

半导体多层布线板及其形成方法 Download PDF

Info

Publication number
CN1610091A
CN1610091A CNA2004100874774A CN200410087477A CN1610091A CN 1610091 A CN1610091 A CN 1610091A CN A2004100874774 A CNA2004100874774 A CN A2004100874774A CN 200410087477 A CN200410087477 A CN 200410087477A CN 1610091 A CN1610091 A CN 1610091A
Authority
CN
China
Prior art keywords
layer
wiring
mentioned
film
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100874774A
Other languages
English (en)
Other versions
CN100341137C (zh
Inventor
逢坂哲弥
横岛时彦
佐藤功
桥本晃
萩原嘉男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Ohka Kogyo Co Ltd
Waseda University
Original Assignee
Tokyo Ohka Kogyo Co Ltd
Waseda University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Ohka Kogyo Co Ltd, Waseda University filed Critical Tokyo Ohka Kogyo Co Ltd
Publication of CN1610091A publication Critical patent/CN1610091A/zh
Application granted granted Critical
Publication of CN100341137C publication Critical patent/CN100341137C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Formation Of Insulating Films (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提供一种半导体多层布线板的制造方法，该方法使得向基板上形成低介电常数氧化硅系层间绝缘层、通过双大马士革法形成布线形成空间、在该空间上形成由有机单分子膜构成的致密且薄的防扩散膜、向上述空间上形成布线层的这些的全部工序完全湿法化、从而使制造工序简单化、降低制造成本。在使用旋涂式玻璃材料形成于基板上的低介电常数的氧化硅系层间绝缘层中形成布线层形成空间，然后，根据需要在氧化性气氛中紫外线照射，在绝缘层表面进行处理以形成Si－OH键，然后，在上述布线层形成空间内侧使用有机硅烷化合物使使硅烷系单分子层膜密合，使用钯化合物水溶液使该单分子层膜表面催化剂化，在该催化剂化的单分子层膜中通过无电解电镀形成防铜扩散性高的电镀膜，在该防铜扩散膜上形成铜镀层，由此形成布线层。

Description

半导体多层布线板及其形成方法
技术领域
本发明涉及半导体多层布线板及其形成方法，其中半导体多层布线板具有将形成于半导体基板上的下层布线层，与在下层布线层的上面通过层间绝缘层形成的上层布线层，通过上下贯通上述层间绝缘层的通孔布线而连接的多层布线。更具体地讲，涉及如下形成的半导体多层布线板及其形成方法，其中，在通过简单的双大马士革工艺(dual damascence process)形成上述通孔布线与下层布线层以及上层布线层的同时，在上述基板上从层间绝缘层的形成到上述布线层的形成，所有的层是通过湿法形成的。
背景技术
众所周知，在半导体集成电路方面，其基本的布线结构是，将在半导体基板上直接或者间接地形成的下层布线层，和通过层间绝缘层形成在该下层布线层上的上层布线层，通过上下贯通上述层间绝缘层而形成的通孔布线连接而成的结构。通过将该布线结构复数化、多层化形成半导体集成电路的多层布线结构。
迄今为止，这种布线结构是通过反复蚀刻形成层叠在半导体基板上的导体层和层间绝缘层等各层和对其进行蚀刻来实现的。由于这种通过反复层叠以及蚀刻形成多层布线的逐步形成方法的工序多，因而难于降低制造的成本，现在普遍采用一种被称为大马士革的镶嵌法。这种大马士革法是一种为了形成通孔布线以及上层布线层，而在层间绝缘层中形成被称为导通孔或沟槽的布线沟，并在该空隙中填入导体材料的布线形成方法。在该大马士革法中，同时形成通孔布线与上层布线层的情形被特别称为双大马士革法。采用该大马士革法时，过去不能作为导体材料使用的铜变得可以使用了。换句话说，作为微细布线用的导体材料，铜是一种比铝具有更好的耐电迁移性的适宜材料，但是由于难以被蚀刻，因而未能在过去的多层布线逐步形成方法中使用它。但是，通过使用上述大马士革方法，可以使用所期望的铜作为导体材料。
参照图1及图2对该双大马士革法的基本工序进行说明。
首先，如图1(a)所示，通过CVD法、旋转涂敷法等在基板1上形成层间绝缘层2。该层间绝缘层的构成材料主要使用通过SOG(旋涂式玻璃)法以及CVD法等所形成的SiO2薄膜。在该层间绝缘层2上形成保护膜3并图案化。如图1(b)所示，以该图案化保护薄膜3作为掩模对层间绝缘层2进行选择性蚀刻，接着除去保护膜3，形成布线沟(沟槽)4。接着，按照上述方法在形成布线沟4的层间绝缘层2的表面上，形成所希望的金属钽薄膜等密合层(图中未示出)，接着通过在该密合层上堆积隔离金属，在布线沟4的内侧形成防止向填充在该布线沟4内的铜的层间绝缘层2扩散的隔离金属膜5。然后，如期形成铜晶种层(图中未示出)之后，如图1(c)所示，使用电解电镀等方法将铜填入布线沟4内，从而形成下层布线层6。
然后，通过化学研磨(CMP)除去此时附着在层间绝缘层2表面的铜以及残留的隔离金属，在使层间绝缘层2的表面平坦化之后，在它上面形成一个覆盖层7，然后依次层叠第1低电介质层8、第1蚀刻阻止膜9、第2低电介质层10和第2蚀刻阻止膜11。然后，在上述第2蚀刻阻止膜11上，形成具有导通孔形成用图案的保护掩模(resist mask)12。接着，如图1(d)所示，使用上述保护掩模12进行蚀刻，将第2蚀刻阻止膜11、第2低电介质层10、第1蚀刻阻止层9、以及第1低电介质层8、覆盖层7贯通在一起，直至下层布线层6的表面形成导通孔13。接着，如图2(e)所示，向上述导通孔13中填入光阻材料等填充材料14。如图2(f)所示，对该填充材料14进行蚀刻，仅在导通孔13的底部残留规定厚度，此外，在上述第2蚀刻阻止膜11上，形成具有用于形成沟槽的图案的保护掩模15。如图2(g)所示，使用该保护掩模15，在对第2蚀刻阻止膜11以及第2低电介质层10进行蚀刻而形成沟槽16的同时，除去残留于导通孔13底部的填充材料14。接着，在上述导通孔13以及沟槽16的内表面如期形成金属钽薄膜等的密合层(图中未示出)，接着在该密合层上形成隔离金属膜17(铜扩散阻止膜)，之后，如图2(h)所示，在上述导通孔13以及沟槽16上形成所希望的铜晶种层(图中未示出)后，通过填入铜，形成通孔布线18以及上层布线层19。在此之后，至少在上层布线层19上，根据需要形成覆盖层20。通过上述工艺，实现了将下层布线层6与上层布线层19通过通孔布线18电连接在一起形成的多层布线结构。
但是，如上所述，在上述多层布线结构中，布线层6、19以及通孔布线18是由Cu(铜)形成的，一旦各布线层的Cu扩散到层间绝缘层2、8、10中，就会损害构成层间绝缘层的低电介质材料的低介电性，引起绝缘不良。因此，必须在各布线层与周围的层间绝缘层之间通过隔离金属膜5、17以及覆盖层7、20等防扩散膜，以防止Cu扩散到层间绝缘层中。过去，这样的防扩散膜主要使用通过溅射法形成的TaN和TiN等。另外，如作为图2的局部放大图的图3所示，在通过电镀，特别是电镀铜在防扩散层17上形成布线层19的情形中，上述TaN和TiN等的防扩散膜17由于导电性差，所以必须有成为导通层21的Cu晶种层等。
原本，为了实现该多层布线结构，采用双重大马士革法的主要原因是考虑到通过工艺的简化以及湿法(湿法工艺)而降低成本的优点。因此，如前所述，在制造防扩散层以及导通层时使用所谓的溅射法的干法显然不是最佳的手段。
对此，最近，提供了：防扩散层以及布线层和覆盖层的形成全部都可以通过湿法形成的，而且还可以通过简单工艺形成密合性良好的防扩散层、以及布线层与覆盖层的半导体多层布线板的形成方法(超LSI布线板的制造方法)；并提供了：通过镀膜在布线层上形成的具有良好的密合性、均匀性、热稳定性的覆盖层的半导体多层布线板(超LSI布线板)(特许文献1)。
这种超LSI布线板的制造方法的特征在于：在制备通过防扩散层而将由SiO2构成的层间绝缘部与布线层隔离而形成的超LSI布线板时，通过硅烷化合物处理形成上述层间绝缘部的SiO2表面，更进一步地，通过含有钯化合物的水溶液进行催化处理之后，通过无电解电镀形成防扩散层，然后在该防扩散层上形成布线层。在该方法中，通过无电解电镀形成防扩散层时，优选为通过中性或者酸性无电解电镀形成金属核的工序，以及接着通过碱性无电解电镀形成防扩散层的工序；还优选通过无电解电镀铜或者电镀铜在防扩散层上直接形成布线层。
该特许文献1所公开的方法，作为使用双大马士革工艺形成旧式半导体多层布线结构的方法，是非常优异的。但是，一旦布线的尺寸变得非常细小，则即使使用电阻小的铜布线，层间绝缘膜的介电常数也会受到影响，电信号速度会变慢。为此，需要尽可能地抑制随着布线尺寸的微细化电信号速度延迟的现象。
这种电信号速度延迟的现象可能是由于层间绝缘膜的介电常数的下降所导致的，例如它们的绝缘膜可能是通过CVD法、涂敷法(SOD)等方法形成的。作为CVD法，已知介电常数(k值)为4.1左右的P-TEOS(等离子TEOS)SiO2膜，介电常数为3.7～3.4左右的SiOF(FSG)膜，介电常数为2.7～2.4左右的SiOC(碳掺杂氧化物)膜等；作为涂敷法，已知旋涂式玻璃(SOG)系材料、有机聚合物系材料，已知前者是介电常数为2.0～3.2左右的HSQ(氢化倍半硅氧烷)膜以及多孔HSQ膜、介电常数为2.0～2.8左右的MSQ(甲基倍半硅氧烷)膜以及多孔MSQ膜、介电常数为1.8～2.2左右的多孔SiO2膜等，已知后者是介电常数为2.6～2.8左右的PAE(聚丙烯酸酯)膜等。
其中，尤其是使用SOG系材料的涂敷法形成层间绝缘层，不需要使用昂贵的装置、生成能力也优异，并且由于可以通过湿法完成多层布线基板的几乎所有的工序，因此可能简化制造的工序并降低成本。为此，如果采用使用SOG系材料的涂敷法，可以得到低成本地形成多层布线基板的良好效果。
另外，所谓的SOG系材料，主要是将烷氧基硅烷的加水分解产物溶于有机溶剂所配制得到的溶液。
【特许文献1】特开2003-51538号公报
发明内容
然而，不限于上述CVD法、SOG法，对于使用氧化硅原料形成的层间绝缘层(氧化硅系层间绝缘层)，在适用于特许文献1所公开的“在由双大马士革法所形成的布线形成空间内侧形成机单分子膜，然后通过对其加入钯催化剂而形成防扩散膜”的技术的情形中，以“根据原料种类的不同，所得氧化硅系层间绝缘层表面的性状可以为Si-H键、Si-R(R：烷基)键等，在这种层间绝缘层表面上没有形成硅烷系单分子层膜所必须的Si-OH键的情形中，存在难以形成硅烷系单分子膜的问题”为代表，如何对这种氧化硅系层间绝缘层的表面进行处理，以及如何在处理后的该氧化硅系层间绝缘层表面上形成何种结构的单分子层膜，以及什么才是适合该单分子层膜的表面催化材料等问题，解决该课题时考虑到这些问题，要将它们全部解决，就必须提供一种在从在半导体基板上形成层间绝缘层到在通过双大马士革工艺所形成的布线形成空间中填入布线材料的全部过程中完全使用湿法而完成的半导体多层布线板的形成方法，这是不可能的。到现在为止，也仍未能提供这种方法。
因而，本发明的课题提供了一种“在基板上形成介电常数低的氧化硅系层间绝缘层，然后，在通过双大马士革法所形成的布线形成空间中，通过作为湿法的有机单分子膜形成技术形成致密且薄的防扩散膜，从而通过湿法形成布线层”，并解决了伴随布线尺寸微细化而导致电信号延迟的问题的半导体多层布线板及其制造方法，另外，提供了一种通过使用作为湿法工艺的SOG系材料形成该氧化硅绝缘层，全部工序完全通过湿法制造方法得到的半导体多布线板及其制造方法。
为了解决上述课题，本发明人反复悉心实验研究，直至确认实现了下述目的。
换句话说，首先，对于氧化硅系层间绝缘层的形成，确认是通过如下方法实现的：使用CVD用材料或者SOG用材料，优选使用SOG用材料在基板上形成被膜，接着根据希望在特定的温度下热处理形成烧结覆膜之后，在进行通过双大马士革法形成布线层形成空间的蚀刻工序之后，进行使氧化硅系层间绝缘层表面上生成Si-OH键的处理。
对于在这样表面处理的氧化硅层间绝缘层上，形成防止向通过双大马士革法所形成的布线层形成空间扩散的防扩散膜，确认：(i)通过使用有机硅烷化合物对布线层形成空间的内部进行处理，使由有机硅烷化合物的单分子层构成的膜能够密合在一起，(ii)上述单分子层膜的表面具有良好的平滑性，且使用含有钯化合物的水溶液可以容易使表面催化剂化，(iii)对上述催化剂化后的单分子层膜实施无电解电镀，能够在上述单分子层膜上形成防止铜扩散性能高的镀膜，由此，可形成与布线层形成空间内侧密合性高的、防止铜扩散性能高的、以及膜厚度薄的防扩散膜。
基于上述认识完成了本发明，本发明的半导体多层布线板，具有将形成于半导体基板上的下层布线层、与在其上方通过低介电常数的氧化硅系层间绝缘层所形成的上层布线层，通过上下贯通上述层间绝缘层的通孔布线而连接，其特征在于：上述层间绝缘层上通过双大马士革工艺形成布线层形成空间，在该布线层形成空间的内侧形成硅烷系单分子层膜，在该单分子膜的表面中形成镀膜，该镀膜上形成由铜镀层构成的布线层。
此外，关于本发明的半导体多层布线板的形成方法，其中该半导体多层布线板具有将形成于半导体基板上的下层布线层，与在其上通过低介电常数的氧化硅系层间绝缘层形成的上层布线层，通过上下贯通上述层间绝缘层的通孔布线而连接的半导体多层布线，该方法的特征在于包括如下工序：在基板上形成氧化硅系层间绝缘层的层间绝缘层形成工序、在上述层间绝缘层中通过双大马士革法形成布线层形成空间的蚀刻工序、在上述层间绝缘层表面形成Si-OH键所进行的处理工序、使用有机硅烷化合物处理上述布线层形成空间内侧使硅烷系单分子层膜密合的单分子层膜形成工序、使用含有钯化合物的水溶液处理上述单分子层膜而催化其表面的表面催化工序、通过在上述催化的单分子层膜中进行无电解电镀处理而在该单分子层膜上形成防铜扩散性能高的镀膜从而得到防铜扩散镀膜的防铜扩散膜的形成工序、以及通过在上述防铜扩散膜上形成铜镀层以得到布线层的布线层形成工序。
如上所述，根据本发明，提供了一种通过全部工序完全湿法化的制造方法得到的半导体多层布线板及其制造方法，该制造方法包括：通过涂敷法在基板上形成低介电常数的氧化硅系层间绝缘层，然后通过作为湿法的有机单分子膜形成技术，在通过双大马士革法所形成的布线形成空间上，形成致密且薄的防扩散膜，从而通过湿法形成布线层。
附图说明
图1：(a)～(d)是使用双大马士革法的旧式半导体多层布线形成方法的前半部分工序的说明图。
图2：(e)～(h)是使用双大马士革法的旧式半导体多层布线形成方法的后半部分工序的说明图。
图3：图2(g)的局部放大图。
图4：为说明本发明的特征结构，在层间绝缘层中形成的布线层形成空间中形成防扩散膜，进一步形成布线层的半导体多层布线结构的局部放大图。
图5：通过四探针法评价防扩散特性的评价方法的示意图。
图6：相对于本发明半导体多层布线板中的防扩散膜的退火温度的电阻值的变化示意图。
附图标记说明
1            基板
2            层间绝缘层
3            保护膜
4            布线沟(沟槽)
5         隔离金属膜(防扩散层)
6         下层布线层
7         覆盖层
8         第一低电介体层
9         第一蚀刻阻止层
10        第二低电介体层
11        第二蚀刻阻止层
12        保护掩模
13        导通孔
14        填入材料
15        保护掩模
16        布线沟(沟槽)
17        隔离金属膜(防扩散层)
18        通孔布线
19        上层布线层
20        覆盖层
21        导通层
8a，10a   氧化硅系层间绝缘层
13        导通孔
16        沟槽
30        布线层形成空间
31        密合层
32        防扩散层
33        布线层
40        单分子层膜
41        层间绝缘层(Ni类化合物)
42        铜布线层
43        探测器
具体实施方式
下面是对本发明实施方案进行说明。
在本发明中，用作低介电常数的氧化硅系层间绝缘层并无特别的限制，可以使用例如通过CVD法、SOG法等可形成的材料，其中优选使用SOG系材料形成的低介电常数的氧化硅系层间绝缘层。
作为该SOG系材料，可以使用例如硅酸盐、氢化硅氧烷、氢化倍半硅氧烷等无机SOG系材料；甲基硅氧烷、甲基倍半硅氧烷等有机SOG系材料。特别地，由于无机SOG系材料本身具有一定的防扩散特性，所以是优选的。
作为该无机SOG系材料，可以使用由三烷氧基硅烷、四烷氧基硅烷等烷氧基硅烷原料酸性水解得到的水解产物溶解于有机溶剂所生成的溶液。
作为这种三烷氧基硅烷可以列举的有，例如，三甲氧基硅烷、三乙氧基硅烷、三丙氧基硅烷、三丁氧基硅烷、二乙氧基单甲氧基硅烷、单甲氧基二丙氧基硅烷、二丁氧基单甲氧基硅烷、乙氧基甲氧基丙氧基硅烷、单乙氧基二甲氧基硅烷、单乙氧基二丙氧基硅烷、丁氧基乙氧基丙氧基硅烷、二甲氧基单丙氧基硅烷、二乙氧基单丙氧基硅烷、单丁氧基二甲氧基硅烷等。其中在实用方面优选的化合物是三甲氧基硅烷、三乙氧基硅烷、三丙氧基硅烷、三丁氧基硅烷，其中特别优选三甲氧基硅烷、三乙氧基硅烷。这些三烷氧基硅烷可以单独使用，也可以将它们中的两种以上结合使用。
另外，作为四烷氧基硅烷可以可以列举的有，例如，四甲氧基硅烷、四乙氧基硅烷、四丙氧基硅烷、四丁氧基硅烷、三乙氧基单甲氧基硅烷、二甲氧基二丙氧基硅烷、三丁氧基单甲氧基硅烷、单乙氧基三甲氧基硅烷、二乙氧基二丙氧基硅烷、三甲氧基单丙氧基硅烷、三乙氧基单丙氧基硅烷、二丁氧基二甲氧基硅烷等。其中在使用方面优选的化合物是四甲氧基硅烷、四乙氧基硅烷、四丙氧基硅烷、四丁氧基硅烷，其中特别优选四甲氧基硅烷、四乙氧基硅烷。这些四烷氧基硅烷可以单独使用，也可以将它们中的两种以上结合使用。
此外，作为上述有机SOG系材料，可以列举的有：单烷基三烷氧基硅烷、二烷基二烷氧基硅烷等具有Si-R键的烷氧基硅烷原料，或者再将上述无机SOG系材料所例示的烷氧基硅烷原料混合到该烷氧基硅烷原料中，然后使其酸水解得到水解产物，将其溶于有机溶液得到溶液。
作为这种单烷基三烷氧基硅烷可以列举的有，例如，单甲基三甲氧基硅烷、单乙基三甲氧基硅烷、单丙基三甲氧基硅烷、单甲基三乙氧基硅烷、单乙基三乙氧基硅烷、单丙基三乙氧基硅烷、单甲基三丁氧基硅烷、单乙基三丁氧基硅烷、单丙基三丁氧基硅烷等。此外，作为二烷基二烷氧基硅烷可以列举的有，例如，二甲基二甲氧基硅烷、二乙基二甲氧基硅烷、二丙基二甲氧基硅烷、二甲基二乙氧基硅烷、二乙基二乙氧基硅烷、二丙基二乙氧基硅烷、二甲基二丁氧基硅烷、二乙基二丁氧基硅烷、二丙基二丁氧基硅烷等。这些烷氧基硅烷可以单独使用，也可以将两种以上的结合使用。
此外，上述有机溶剂并无特别的限制，可以使用各种溶剂，特别是在以三烷氧基硅烷为主原料的无机SOG系材料中，优选烷二醇二烷基醚。通过使用这些溶剂，可以抑止过去使用低级醇为溶剂的方法中三烷氧基硅烷的H-Si基的分解反应以及在其中所生成的硅醇的羟基置换成烷氧基的反应，并且可防止其凝胶化。
作为这种烷二醇二乙醚可以列举的有，例如，乙二醇二甲醚、乙二醇二乙醚、乙二醇二丙醚、乙二醇二丁醚、二乙二醇二甲醚、二乙二醇二乙醚、二乙二醇二丙醚、二乙二醇二丁醚、丙二醇二甲醚、丙二醇二乙醚、丙二醇二丙醚、丙二醇二丁醚等烷二醇的二烷基醚类。其中，优选乙二醇或者丙二醇的二烷基醚特别是二甲醚。这些有机溶剂可以单独使用，或者将其两种以上结合使用。其使用的量，相对于1摩尔的三烷氧基硅烷，通常是10～30摩尔倍量的比例。
该SOG材料优选通过如下所示的方法制备。首先，将烷氧基硅烷原料溶解于上述有机溶剂中以使烷氧基硅烷原料的浓度以SiO2换算为1～5重量％、优选为2～4重量％。其中，如果反应体系SiO2的换算浓度过量，就会引起凝胶化并导致保存稳定性降低。
其次，使上述烷氧基硅烷原料与水反应使其水解，为了提高水解度，水的用量相对于1摩尔的烷氧基硅烷原料为2.5～3.0摩尔，优选2.8～3.0摩尔的范围内是有利的。如果用量小于该范围，虽然保存稳定性增加，但水解度降低且水解产物中有机基团的含量增加，形成薄膜时气体容易产生；而当其过量时，保存稳定性将变差。
该水解是在酸催化剂的存在下进行的，其中所使用的酸催化剂可以是，过去这种硅烷系被膜形成用涂敷液制造中所常用的有机酸或者无机酸。有机酸的例子可以是醋酸、丙酸、丁酸等，无机酸的例子可以是盐酸、硝酸、硫酸、磷酸等，特别优选硝酸。
此时，加入酸催化剂以使涂敷液中的酸的浓度在通常1～200ppm，优选1～40ppm的范围内，或者将酸与加入的水混合，以酸水溶液形式加入，使其水解。
通常在5～100小时左右完成水解反应。此外，在室温至不超过70℃的温度下，通过向含有烷氧基硅烷原料的有机溶液中滴加水以及酸催化剂使其反应，也可以在短时间内完成反应。
在上述方法中，烷氧基硅烷水解必然生成与烷氧基相应的醇。在以三烷氧基硅烷为主要原料的情形中，优选将所生成的醇从反应体系中除去。具体地是，可将醇除去直至涂敷液中醇的含量在15重量％以下，优选8％以下是。优选醇的份数越少越好。如果当所残留的醇的份数超过15重量％，H-Si基将与所生成的醇反应，生成RO-Si基，裂解下限降低，被膜形成时产生气体，导致出现如前面所述的问题。在除去醇的方法中，在真空度为30～300mmHg，优选50～200mmHg，温度为20～50℃、反应时间为2～6小时的条件下进行减压蒸馏的方法是适宜的。
在硅烷系层间绝缘层的形成方法中，首先，在基板上涂敷这样配制形成的涂敷液，干燥形成涂膜。作为在基板上涂敷该涂敷液的方法可以使用例如喷雾法、旋涂法、浸涂法、辊涂法等任意的方法，通常使用旋涂法。此外，可通过挥发涂敷液中的溶剂形成涂膜以进行干燥处理，关于其方法、温度、时间等，并无特别的限制，一般可在80～300℃左右的加热板上加热1～6分钟左右。优选3阶段以上、阶段升温是有利的。具体地讲，在空气或者氮气等惰性气体气氛中，在80～120℃左右的加热板上在30秒～2分钟左右时间内进行首次干燥处理之后，在130℃～220℃左右的温度下在30秒～2分钟左右时间内进行进行第二次干燥处理，再在230～300℃左右的温度下在30秒～2分钟左右时间内进行进行第三次干燥处理。通过这样的3阶段以上的，优选3～6阶段的阶段性干燥处理所形成的涂膜表面均匀。
接着，在这样形成的干燥涂膜上通过高温烧结处理形成烧结被膜。在使用以三烷氧基硅烷原料为主要成分的涂敷液形成该被膜的情形中，对于上述干燥涂膜，优选在氮等惰性气体气氛中，在350～500℃的温度范围内进行热处理。当该温度低于350℃时，热处理将是不完全的，将不能得到致密的氧化硅系被膜；当该温度超过500℃时，被膜中的Si-H键将被破坏，仍然无法得到致密的被膜。这样，形成膜厚为50nm以上的氧化硅系被膜。其上限并无特别的限制，现为800nm左右。
在使用以三烷氧基硅烷原料为主成分的材料形成该被膜的情形中，所得的被膜的表面上存在大量的Si-H键，另一方面，在通过以单烷基三烷氧基硅烷或者二烷基二烷氧基硅烷原料为主成分的原料形成被膜的情形中，所得到的被膜的表面存在大量的Si-R键。
这种Si-H键、Si-R键，在氧化性气氛中，例如在大气中，通过紫外线(波长10～400nm)，优选含有180～260nm范围的远紫外线的紫外线照射10秒～3分钟左右，优选30秒～1分钟左右，可以转化成Si-OH键。这种紫外线处理，也可以与其他的处理方法结合使用。作为其他的处理方法可以列举，例如电子射线照射处理，由氦气(He)等离子、氧气等离子等等离子照射处理等。通过这种处理，该被膜的耐碱性、密合性可得到提高。这种效果，特别是在使用无机SOG材料的情形中很显著。
此外，通过硫酸与过氧化氢的混合液表面处理、通过施加氧气等离子进行处理，也可以将表面的Si-H键、Si-R键转化成Si-OH键。
但是，由于氧气等离子处理的作用非常强，在仅使其被膜表面转化为Si-OH键的目的中，优选选择操作简便的紫外照射处理的方法。特别地，为了将Si-H键容易地转化为Si-OH键，紫外照射处理是最好的。
另外，此时基板的温度并无特别的限制，温度过高将导致氧化硅系被膜中所必须的Si-H键、Si-R键被破坏并形成SiO2，因此通常优选为室温～250℃。换句话说，在烧结被膜形成之后，一旦温度到达室温即便温度再下降也没有影响，烧结后即便在该加热板上进行紫外照射处理也没有影响。在本发明中，通过紫外照射仅在具有Si-H键、Si-R键的硅烷系涂膜表面上生成Si-OH键。然后，在这些羟基的存下可以提高与设置在上层的硅烷系单分子层膜的密合性。
所形成的硅烷系被膜的厚度，取决于涂敷液的固体成分浓度以及涂敷方法等，另外，由于越重复进行涂敷操作，所得到的被膜的膜厚变得越厚，因此根据需要，为了得到所要的膜厚，可以对涂敷液、涂敷方法以及涂敷操作的反复次数进行适宜的调节。但是，由于过度地反复操作会导致产量的降低，因此使用使一次涂敷所得的被膜的厚度尽可能厚地配制的涂敷液，使重复操作的次数尽可能减少，得到所需的膜厚度是有利的。最实用的是，只进行一次涂敷液的涂敷操作。
在本发明中，如前所述，通过CVD法和涂敷法，在基板上形成低介电常数的氧化硅系层间绝缘层之后，与过去一样，例如，通过蚀刻形成由沟槽和通孔构成的布线层形成空间。这种状态的主要部分的构成如图4所示。在图4中，对与图3相同的构成元件采用相同符号而省略说明。图中，符号8a、10a表示例如使用上述SOG系材料通过涂敷法形成的低介电常数的氧化硅系层间绝缘层，标记30表示由在上述形成于层间绝缘层8a以及10a中形成的通孔13以及沟槽16所形成的布线层形成空间。接着，根据上述氧化硅系层间绝缘层的表面性状，对该绝缘层表面进行处理以形成Si-OH键，接着，使用有机硅烷化合物处理该布线层形成空间30的表面。由此优选形成有机硅烷化合物的单分子层，更优选形成由自组装单分子膜层构成的密合层31。
其中，作为有机硅烷化合物可以列举的有，例如N-(2-氨基乙基)-3-氨基丙基三甲氧基硅烷、3-氨基丙基三甲氧基硅烷、2-(三甲氧基硅烷基)乙基-2-吡啶、(氨基乙基)-苯乙基三甲氧基硅烷等含有氨基并同时含有烷氧基的硅烷，以及γ-缩水甘油基丙基三甲氧基硅烷等含有环氧基与烷氧基的硅烷等。但是从密合性和催化剂附加性的方面考虑，特别优选具有氨基和烷氧基的硅烷化合物。
可以使用气相法、溶液法中任何一种方法处理上述有机硅烷化合物。由于简便性、生产性良好，优选利用溶液法进行制作。溶液法是通过使用溶解于溶剂的溶液、然后将含有上述低介电常数的硅烷系层间绝缘层的基板浸渍在其中等方法进行处理的方法。其中溶剂可以使用甲醇、乙醇等醇类溶剂，也可以使用甲苯等烃类溶剂，优选使用醇类溶剂，特别优选乙醇。
上述有机硅烷的浓度，根据浸渍基板(或与基板接触)的时间来确定，优选为0.2～2体积％，特别优选1体积％左右。
此外，优选在20～90℃，特别是40～70℃，尤其是50～60℃的温度范围内使用该溶液。此外，可以根据有机硅烷的浓度以及溶液的温度决定适宜的浸渍(接触)时间，优选1分钟～10小时，特别优选5分钟～2小时左右。
在本发明中，由上述有机硅烷化合物处理之后，除去残余的有机硅烷化合物是合乎需要的。由此，在硅烷系层间绝缘层上形成有机硅烷化合物的单分子层的同时，将附着在下层布线层表面的有机硅烷化合物除去，使下层布线层的表面能够暴露出来。
除去残余的有机硅烷化合物，可以是例如通过与乙醇等醇、以及醇与水的混合液等接触，或者浸渍在这些溶液中等方法进行的。特别地，如果将附着有该有机硅烷化合物的基板浸渍在上述液体中，并超声波清洗，其除去效果良好，是优选的。
在本发明中，接着使用含有钯(Pd)化合物的溶液使上述密合层31表面催化剂化。如此，在将基板浸渍在硅烷化合物，特别是含有氨基的硅烷化合物的溶液中(或者与该溶液接触)时，优选在布线层形成空间30的表面形成与氧化硅系层间绝缘层化学结合的自组装单分子层，此外，通过将该基板浸渍在含有钯化合物的水溶液中等方法进行处理时，密合层31的氨基俘获Pd，从而能够使布线层形成空间30的表面催化剂化。换言之，在布线形成空间30的内侧形成由硅烷化合物、特别是含有氨基的硅烷分子构成的单分子层的表面，尽管具有良好的平滑性，也可能通过钯化合物使该表面催化剂化。
在这里，使用含有PdCl2，Na2PdCl4等水溶性钯化合物的酸性水溶液作为含有钯化合物的水溶液(催化剂附加液)是适宜的。其中钯化合物的浓度优选为含有钯0.01～0.5g/L，特别优选含有钯0.04～0.1g/L。必要时，可向该催化剂附加液中加入2-吗啉乙磺酸等缓冲剂、NaCl等稳定剂。此外，虽可根据缓冲剂和稳定剂的浓度和种类来决定该催化附加液的pH值，但使用不会导致沉淀生成的pH值是必要的。
由于使用上述催化剂附加液的催化剂化处理会因为溶液的组成的不同而有很大的变化，因此可根据每种溶液进行适宜的设定，优选在10～50℃的温度范围内进行，通常可在室温下进行。并且，浸渍时间优选5秒～60分钟，特别优选10秒～30分钟。为了使催化剂化处理后的钯化合物形成稳定的金属状态，可以进行加速处理。作为加速处理的溶液可以列举，例如二甲基胺硼烷水溶液等。
然后，在经过了上述催化剂化处理的密合层31上，如图4所示，通过无电解电镀堆积CoWP等Co类化合物、NiB、NiReP、NiP、NiWB等Ni化合物，形成防扩散膜(隔离金属膜)32。作为上述防扩散膜的材料，从防扩散性能较高的方面考虑，特别优选NiB。
对于无电解电镀浴并无特别的限制，可以列举，例如特開2003-51538号公报中所记载的材料。优选使用例如无电解钴钨磷浴、无电解镍钨磷浴、无电解镍铼磷浴、无电解镍硼浴等。
可以根据电镀浴对该电镀浴的pH值进行适当的设定，pH为5～10是合适的。此外，可以根据该电镀液按照常规方法对电镀的条件进行合适的选定，例如优选电镀温度为50～90℃，特别优选60～80℃。可根据所期望得到的膜厚度对电镀的时间进行适当的设定。通过该电镀所得的镀膜的厚度优选为5～100nm，特别优选为10～50nm左右。
并且，在形成如上防扩散膜32之后，可在300～450℃，特别在300～350℃的温度下进行10～30分钟，特别是25～30分钟的加热处理。由此能够进一步提高密合性。但是，由于在半导体多层布线板的形成工序中必定含有加热工序，因此即使在此不进行该加热工序，最终也能够达到提高密合性的目的。
在本发明中，如图4所示，在由此形成的防扩散层形成之后，可以在它上面直接形成布线层33。此时，布线层33是通过电解铜电镀或者无电解铜电镀形成的。由于通过电镀制成的防扩散膜32具有导电性，所以能够通过电解铜电镀制造铜布线层。此外，由于电镀的稳定性，也可以在防扩散膜上通过无电解电镀等制造导通层。此外，由于无电解电镀法制造的防扩散膜32对于其它的无电解电镀浴也具有催化活性，可以通过无电解铜电镀制造铜布线层。通过在防扩散层上使用电镀法制作铜布线层可以实现由全湿法(all wet process)形成半导体多层布线层结构。
这里，作为电解铜电镀使用硫酸铜镀浴、硼氟酸铜镀浴、焦磷酸铜镀浴等已知的电解铜电镀浴，并在各种电镀浴的已知条件下进行电镀。特别优选硫酸铜浴。此外，为了在向细微部成膜可以组合使用各种添加剂。换句话说，在本发明中，可以使用常规方法容易地形成布线层。
以下通过实施例更详细地说明本发明，这些实施例仅用于更好地说明本发明，而不是对本发明的限制。
实施例
实施例1 本发明的半导体多层布线板的形成及其性能
在硅基板上，通过旋转器以2000rpm的速度在20秒的时间内涂敷作为无机SOG材料的以三烷氧基硅烷的加水分解产物为主成分的旋涂式玻璃涂敷液(东京应化株式会社制造，商品名：OCD T-12 800)。接着在加热板上依次在80℃温度下干燥1分钟、在150℃温度下干燥1分钟、在200℃温度下干燥1分钟，在氮气气氛中在450℃温度下热处理30分钟，得到膜厚400nm的涂膜。所得氧化硅系层间绝缘膜的介电常数为3.0。
在上述氧化硅系层间绝缘膜上通过双大马士革法形成布线层形成空间，接着，使用紫外照射处理装置Deep UV处理器(日本电池株式会社制造)，通过含有空气中的185～254nm远紫外线的紫外线照射形成有该氧化硅系层间绝缘膜的基板1分钟，使氧化硅系层间绝缘膜表面的Si-H键转变为Si-OH键。
然后，通过在50℃下，将该基板在如表1所示组成的N-(2-氨基乙基)-3-氨基丙基三甲氧基硅烷-乙醇溶液中浸渍10分钟，从而在上述布线层形成空间的内侧形成有机硅烷单分子层膜。然后通过乙醇浸渍、超声波清洗除去剩余的有机硅烷分子，继续在含有如表2所示的组分浓度的PdCl2的水溶液中在室温下浸渍30秒，使上述单分子层膜的表面催化剂化，从上述溶液中取出基板，用乙醇洗净。
接着，通过将该基板浸渍在如表3所示组分浓度的无电解电镀浴中3～8分钟得到防扩散膜。所得的布线层形成空间的表面全部具有均匀的金属光泽。
【表1】
                    组分    容量(g)
    N-(2-氨基乙基)-3-氨基丙基三甲氧基硅烷     0.4
                    甲苯     39.4
【表2】
    组分     组分浓度(g/L)
    HCl      0.43
    PdCl2      0.10
    PH      未调节
【表3】
    组分    组分浓度(mol/L)
    柠檬酸钠      0.20
    NiSO4      0.10
    三甲基氨基硼烷      0.05
    pH(使用NaOH调节)      9.0
上述防扩散膜在直到400℃下仍表现出良好的热稳定性，被认为具有作为防扩散膜的充分的性能。
在上述防扩散膜形成后，使用如表4所示组成的电解铜电镀浴进行镀铜时，可以直接良好地进行电镀，通过直接镀铜形成布线层。
【表4】
    组分     组分浓度
    CuSO4·5H2O     0.26mol/L
    H2SO4     2.0mol/L
    Cl-     50ppm
    聚乙二醇     100ppm
    二(3-磺基丙基)二硫化物     10ppm
实施例2和3本发明的半导体多层布线板中的防扩散膜的防扩散性能的评价
使用作为无机SOG系材料的旋涂式玻璃涂敷液(东京应化株式会社制造，商品名：OCD T-12 800)形成氧化硅系层间绝缘膜，使用氦气(He)等离子照射处理以及紫外线照射处理在该氧化硅系层间绝缘膜的表面形成Si-OH键，并如下形成本发明半导体多层布线板的模拟模型。使用所形成的模拟模型评价本发明半导体多层布线板中防扩散膜的防扩散性能。该模拟模型不具有布线形成空间，但由于该模拟模型中防扩散膜与本发明半导体多层布线板的防扩散膜是相同的，所以可以使用该模拟模型评价防扩散特性。
在硅基板上，通过旋转器以2000rpm的速度在20秒的时间内涂敷以三烷氧基硅烷的加水分解产物为主成分的旋涂式玻璃涂敷液(东京应化株式会社制造，商品名：OCD T-12 800)。接着在加热板上依次在80℃温度下干燥1分钟、在150℃温度下干燥1分钟、在200℃温度下干燥1分钟，在氮气气氛中在450℃温度下热处理30分钟，得到膜厚400nm的涂膜。所得氧化硅系层间绝缘膜的介电常数为3.0。
对于形成有上述氧化硅层间绝缘膜的基板，使用紫外照射处理装置DeepUV处理器(日本电池株式会社制造)，通过He等离子照射处理以及含有大气中的185～254nm的远紫外线的紫外线照射1分钟，从而进行使氧化硅系层间绝缘膜表面的Si-H键转变为Si-OH键的操作。
然后，通过在50℃温度下，将该基板浸渍在如表1所示组成的N-(2-氨基乙基)-3-氨基丙基三甲氧基硅烷-乙醇溶液中10分钟，在上述氧化硅系层间绝缘膜表面形成有机硅烷单分子层膜。然后通过乙醇浸渍、超声波清洗除去剩余的有机硅烷分子，继续通过含有如表2所示的组分浓度的PdCl2的水溶液在室温下浸渍30秒，使上述单分子层膜的表面催化剂化，从上述溶液中取出基板，用乙醇洗净。
接着，通过将该基板浸渍在如表3所示组分浓度的无电解电镀浴中3～8分钟得到20nm(实施例2)及40nm(实施例3)膜厚度的防扩散膜。所得的氧化硅系层间绝缘膜的表面全部具有均匀的金属光泽。
通过蒸镀法在上述各个防扩散膜上层积100nm厚的铜，形成本发明的半导体多层布线板的模拟模型1和2。设想以该铜作为布线金属的铜。
对于所得的本发明的半导体多层布线板的模拟模型1和2，在真空气氛下，在100、200、300以及500℃中，分别退火30分钟，如图5所示，通过四探针法从铜上测定电阻值，观察其变化。将各温度(横轴)下退火后电阻值(Ωsq-1)(纵轴)的变化图形化，如图6所示(实施例2，实施例3)。
其中所述的四探针法是指通过引起铜与防扩散膜以及基板之间的相互扩散，从而利用铜体减小电阻值增加评价防扩散性能的方法。
实施例4和5本发明半导体多层布线板中的防扩散膜的防扩散性的评价
除了使用以甲基三烷氧基硅烷的水解产物为主成分的旋涂式玻璃涂敷液(东京应化工业株式会社制造，商品名：OCD T-9)作为有机SOG系材料，以及使用通过含有空气中的185～254nm的远紫外线的紫外线照射1分钟的紫外线照射处理作为在氧化硅系层间绝缘膜的表面形成Si-OH键的处理以外，与实施例2以及3一样，形成本发明半导体多层布线板的模拟模型3以及4。
对于所得的本发明的半导体多层布线板的模拟模型3和4，在真空气氛下，在100、200、300以及500℃中，分别退火30分钟，如图5所示，通过四探针法从铜上测定电阻值，观察其变化。将各温度(横轴)下退火后电阻值(Ωsq-1)(纵轴)的变化图形化，如图6所示(实施例4，实施例5)。
防扩散特性的评价结果
如图6中所示的那样，在使用本发明的半导体多层布线板的模拟模型1～4的实施例2～5中，可以断定：电阻值没有大的变化，没有引起扩散。该结果表明本发明的半导体多层布线板的模拟模型中的防扩散膜具有优异的防扩散特性、在进一步设置通过双大马士革法形成的布线形成空间的本发明的多层布线板中的防扩散膜也具有同样优异的防扩散特性。
其中，特别是实施例2和3中氧化硅系层间绝缘膜(无机SOG系材料)与防扩散膜具有良好的相容性。这被认为是因为在实施例2和3中所使用的氧化硅系层间绝缘膜中或多或少具有阻碍特性。
由以上结果，确认本发明的半导体多层布线板即便在进行了500℃的热处理也具有优异的防扩散特性。
工业实用性
如上述说明，根据本发明，通过所谓的“在基板上形成低介电常数的氧化硅系层间绝缘层，然后，在通过双大马士革法形成的布线形成空间中，通过作为的湿法的有机单分子膜形成技术，形成致密且薄的防扩散层，再通过湿法形成布线层”，可提供解决了伴随布线尺寸细微化而导致电信号延迟问题的、高质量且廉价的半导体多层布线板。还通过使用SOG材料形成氧化硅系层间绝缘层，可提供可以使全部的工艺湿法化、简化制造工序、可降低制造成本、具有优异防扩散性能的半导体多层布线板的制造方法。

Claims (9)

1.一种半导体多层布线板，其具有将形成于半导体基板上的下层布线层，与在下层布线层的上面通过低介电常数的氧化硅系层间绝缘层形成的上层布线层，通过上下贯通上述层间绝缘层的通孔布线而连接的半导体多层布线，其特征在于：
在上述低介电常数的氧化硅系层间绝缘层中，形成通过双大马士革法形成的布线层形成空间，在该布线层形成空间的内侧形成硅烷系单分子层膜，在该单分子层膜的表面形成电镀膜，在该电镀膜上形成有由铜电镀膜构成的布线层。
2.如权利要求1所述的半导体多层布线板，其特征在于上述低介电常数的氧化硅系层间绝缘层是由旋涂式玻璃(SOG)材料构成的。
3.如权利要求1或2所述的半导体多层布线板，其特征在于上述低介电常数的氧化硅系层间绝缘层是介电常数为3.5以下的材料。
4.如权利要求1或2所述的半导体多层布线板，其特征在于在上述单分子层膜表面所形成的电镀膜是Co系或者Ni系电镀膜。
5.一种半导体多层布线板的形成方法，该半导体多层布线板含有将形成于半导体基板上的下层布线层，与在下层布线层的上面通过低介电常数的氧化硅系层间绝缘层形成的上层布线层，通过上下贯通上述层间绝缘层的通孔布线而连接的半导体多层布线，其特征在于含有以下工序：
在上述基板上形成低介电常数的氧化硅系层间绝缘层的层间绝缘层形成工序，
在上述低介电常数的氧化硅系层间绝缘层中通过双大马士革法形成布线层形成空间的蚀刻工序，
在上述低介电常数的氧化硅系层间绝缘层表面形成Si-OH键的处理工序，
将上述布线层形成空间的内侧使用有机硅烷化合物处理从而使硅烷系单分子层膜密合的单分子层膜形成工序，
通过含有钯化合物的水溶液使上述单分子层膜的表面催化剂化的表面催化剂化工序，
在上述催化剂化单分子层膜上通过无电解电镀在该单分子层膜上形成防止通过在上述防铜扩散膜上形成铜电镀层得到布线层的布线层形成工序。
6.如权利要求5所述的半导体多层布线板的形成方法，其特征在于上述低介电常数的氧化硅系层间绝缘层的形成工序是使用SOG材料进行的。
7.如权利要求5或6所述的半导体多层布线板的形成方法，其特征在于在上述氧化硅系层间绝缘层表面形成Si-OH键的处理工序至少包含在氧化性气氛中使用紫外线照射氧化硅系层间绝缘层的紫外线照射处理。
8.如权利要求5或6所述的半导体多层布线板的形成方法，其特征在于在上述单分子层膜形成工序之后，除去剩余的有机硅烷化合物，使下层布线层暴露出来，然后进行上述表面催化剂化工序。
9.如权利要求5或6所述的半导体多层布线板的形成方法，其特征在于上述无电解电镀是Co系或者Ni系电镀。
CNB2004100874774A 2003-10-17 2004-10-15 半导体多层布线板及其形成方法 Expired - Fee Related CN100341137C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP358433/03 2003-10-17
JP358433/2003 2003-10-17
JP2003358433 2003-10-17
JP265445/2004 2004-09-13
JP265445/04 2004-09-13
JP2004265445A JP4401912B2 (ja) 2003-10-17 2004-09-13 半導体多層配線板の形成方法

Publications (2)

Publication Number Publication Date
CN1610091A true CN1610091A (zh) 2005-04-27
CN100341137C CN100341137C (zh) 2007-10-03

Family

ID=34593913

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100874774A Expired - Fee Related CN100341137C (zh) 2003-10-17 2004-10-15 半导体多层布线板及其形成方法

Country Status (5)

Country Link
US (1) US7498520B2 (zh)
JP (1) JP4401912B2 (zh)
KR (1) KR100632162B1 (zh)
CN (1) CN100341137C (zh)
TW (1) TWI251299B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101188916B (zh) * 2006-11-17 2010-08-11 富葵精密组件(深圳)有限公司 制作具有断差结构的柔性电路板的方法
CN101207977B (zh) * 2006-12-20 2012-03-21 富葵精密组件(深圳)有限公司 制作具有断差结构的柔性电路板的方法
CN101728319B (zh) * 2008-10-15 2012-08-15 台湾积体电路制造股份有限公司 通过硅/锗浸泡改进金属线的电路结构及其形成方法
CN102738076A (zh) * 2012-07-27 2012-10-17 上海华力微电子有限公司 通孔优先铜互连制作方法
CN102881630A (zh) * 2011-07-12 2013-01-16 中芯国际集成电路制造(上海)有限公司 超低介电常数层的制作方法
CN104167405A (zh) * 2014-07-18 2014-11-26 清华大学 一种集成电路及其制备方法
CN108695243A (zh) * 2017-03-31 2018-10-23 英特尔公司 包括管芯背面上的结构的系统级封装架构

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170093B2 (en) * 2004-11-05 2007-01-30 Xerox Corporation Dielectric materials for electronic devices
JP4963349B2 (ja) * 2005-01-14 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7585764B2 (en) * 2005-08-09 2009-09-08 International Business Machines Corporation VIA bottom contact and method of manufacturing same
JP4616154B2 (ja) 2005-11-14 2011-01-19 富士通株式会社 半導体装置の製造方法
JP2007155606A (ja) * 2005-12-07 2007-06-21 Sharp Corp 表面形状認識用センサ及びその製造方法
US7743783B2 (en) * 2006-04-04 2010-06-29 Air Liquide Electronics U.S. Lp Method and apparatus for recycling process fluids
JP4911586B2 (ja) * 2006-09-13 2012-04-04 学校法人早稲田大学 積層構造、超ｌｓｉ配線板及びそれらの形成方法
US7547972B2 (en) 2006-09-29 2009-06-16 Waseda University Laminated structure, very-large-scale integrated circuit wiring board, and method of formation thereof
US20080251919A1 (en) * 2007-04-12 2008-10-16 Chien-Hsueh Shih Ultra-low resistance interconnect
US7829462B2 (en) * 2007-05-03 2010-11-09 Teledyne Licensing, Llc Through-wafer vias
DE102007037858B4 (de) * 2007-08-10 2012-04-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
JP5388191B2 (ja) * 2009-05-26 2014-01-15 Ｊｘ日鉱日石金属株式会社 貫通シリコンビアを有するめっき物及びその形成方法
FR2950062B1 (fr) 2009-09-11 2012-08-03 Alchimer Solution et procede d'activation de la surface d'un substrat semi-conducteur
FR2950633B1 (fr) 2009-09-30 2011-11-25 Alchimer Solution et procede d'activation de la surface oxydee d'un substrat semi-conducteur.
US8703625B2 (en) * 2010-02-04 2014-04-22 Air Products And Chemicals, Inc. Methods to prepare silicon-containing films
TWI456012B (zh) 2010-06-08 2014-10-11 Henkel IP & Holding GmbH 使用脈衝式ｕｖ光源之晶圓背面塗覆方法
KR101560039B1 (ko) 2010-06-08 2015-10-13 헨켈 아이피 앤드 홀딩 게엠베하 그라인딩 전의 다이싱 및 마이크로 제조된 웨이퍼들 상의 접착제의 코팅
JP2012004401A (ja) * 2010-06-18 2012-01-05 Fujitsu Semiconductor Ltd 半導体装置の製造方法
EP2671249A4 (en) 2011-02-01 2015-10-07 Henkel IP & Holding GmbH FILLING FILM APPLIED TO A PRE-CUTTING WAFER
JP2014511560A (ja) 2011-02-01 2014-05-15 ヘンケル コーポレイション プレカットされウェハに塗布されるダイシングテープ上のアンダーフィル膜
FR2974818B1 (fr) 2011-05-05 2013-05-24 Alchimer Procede de depot de couches metalliques a base de nickel ou de cobalt sur un substrat solide semi-conducteur ; kit pour la mise en oeuvre de ce procede
US9201015B2 (en) 2011-07-14 2015-12-01 International Business Machines Corporation Plated through hole void detection in printed circuit boards by detecting a pH-sensitive component
US8716125B2 (en) * 2012-08-10 2014-05-06 Globalfoundries Inc. Methods of in-situ vapor phase deposition of self-assembled monolayers as copper adhesion promoters and diffusion barriers
US8916469B2 (en) * 2013-03-12 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating copper damascene
JP2015110821A (ja) * 2013-12-06 2015-06-18 学校法人関東学院 アルミニウム材の表面にニッケル層を形成する方法、その形成方法を用いた半導体ウエハのアルミニウム電極表面へのニッケル層の形成方法及びその形成方法を用いて得られる半導体ウエハ基板
JP6181006B2 (ja) * 2014-07-09 2017-08-16 東京エレクトロン株式会社 めっき前処理方法、めっき処理システムおよび記憶媒体
EP3386282A4 (en) * 2015-11-30 2019-07-17 Toppan Printing Co., Ltd. MULTILAYER FITTED PCB AND METHOD FOR THE MANUFACTURE THEREOF
JP2018085358A (ja) * 2016-11-21 2018-05-31 日立化成株式会社 半導体装置の製造方法
WO2019188843A1 (ja) * 2018-03-28 2019-10-03 大日本印刷株式会社 配線基板、および配線基板を製造する方法
CN108962873B (zh) * 2018-09-04 2023-07-04 长鑫存储技术有限公司 复合双大马士革结构及其制备方法
FR3109840B1 (fr) * 2020-04-29 2022-05-13 Aveni Procédé de métallisation d’un substrat semi-conducteur, électrolyte et méthode de fabrication de 3D-NAND

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
JP2881963B2 (ja) * 1990-05-25 1999-04-12 ソニー株式会社 配線基板及びその製造方法
US5191174A (en) * 1990-08-01 1993-03-02 International Business Machines Corporation High density circuit board and method of making same
JP2984969B2 (ja) * 1993-11-12 1999-11-29 東京エレクトロン株式会社 処理システム
JP2917867B2 (ja) * 1995-08-14 1999-07-12 日本電気株式会社 多層配線基板
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
JP3909912B2 (ja) * 1997-05-09 2007-04-25 東京応化工業株式会社 シリカ系厚膜被膜形成方法
JP3979791B2 (ja) * 2000-03-08 2007-09-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2001355074A (ja) * 2000-04-10 2001-12-25 Sony Corp 無電解メッキ処理方法およびその装置
JP2001323381A (ja) * 2000-05-16 2001-11-22 Sony Corp めっき方法及びめっき構造
US6316351B1 (en) * 2000-05-31 2001-11-13 Taiwan Semiconductor Manufacturing Company Inter-metal dielectric film composition for dual damascene process
JP3654354B2 (ja) * 2001-05-28 2005-06-02 学校法人早稲田大学 超ｌｓｉ配線板及びその製造方法
JP2003218114A (ja) * 2002-01-22 2003-07-31 Toshiba Corp 半導体装置及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101188916B (zh) * 2006-11-17 2010-08-11 富葵精密组件(深圳)有限公司 制作具有断差结构的柔性电路板的方法
CN101207977B (zh) * 2006-12-20 2012-03-21 富葵精密组件(深圳)有限公司 制作具有断差结构的柔性电路板的方法
CN101728319B (zh) * 2008-10-15 2012-08-15 台湾积体电路制造股份有限公司 通过硅/锗浸泡改进金属线的电路结构及其形成方法
CN102881630A (zh) * 2011-07-12 2013-01-16 中芯国际集成电路制造(上海)有限公司 超低介电常数层的制作方法
CN102738076A (zh) * 2012-07-27 2012-10-17 上海华力微电子有限公司 通孔优先铜互连制作方法
CN102738076B (zh) * 2012-07-27 2014-10-22 上海华力微电子有限公司 通孔优先铜互连制作方法
CN104167405A (zh) * 2014-07-18 2014-11-26 清华大学 一种集成电路及其制备方法
CN108695243A (zh) * 2017-03-31 2018-10-23 英特尔公司 包括管芯背面上的结构的系统级封装架构

Also Published As

Publication number Publication date
US7498520B2 (en) 2009-03-03
US20050110149A1 (en) 2005-05-26
TWI251299B (en) 2006-03-11
KR20050037382A (ko) 2005-04-21
JP2005142534A (ja) 2005-06-02
JP4401912B2 (ja) 2010-01-20
CN100341137C (zh) 2007-10-03
KR100632162B1 (ko) 2006-10-11
TW200515535A (en) 2005-05-01

Similar Documents

Publication Publication Date Title
CN100341137C (zh) 半导体多层布线板及其形成方法
TWI394215B (zh) 獲得具有較佳抗蝕性之低ｋ介電阻障層的方法
CN1446374A (zh) 低介电氮化硅膜及其制造方法和半导体器件及其制造工艺
JP5554951B2 (ja) 半導体装置の製造方法
CN1754251A (zh) 改善层间附着的方法
CN1930669A (zh) 改善低k电介质粘附性的等离子体处理方法
CN1650408A (zh) 具有多层配线结构的半导体装置及其制造方法
CN1839468A (zh) 使用甲硅烷基化剂修复低k介电材料的损伤
CN1189927C (zh) 绝缘膜形成材料,绝缘膜,形成绝缘膜的方法及半导体器件
TWI309443B (en) Method of manufacturing semiconductor device
JP2008117903A (ja) 半導体装置の製造方法
CN1518075A (zh) 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法
CN1210799C (zh) 半导体器件及其制造方法
WO2003029514A2 (en) Method of depositing cvd and ald films onto low-dielectric-constant dielectrics
CN101045820B (zh) 形成绝缘膜的组合物以及制造半导体器件的方法
CN1452244A (zh) 半导体器件
KR20150005533A (ko) 반도체 장치의 제조 방법, 반도체 장치, 반도체 제조 장치
KR20120025543A (ko) 성막 방법, 전 처리 장치 및 처리 시스템
CN1728375A (zh) 半导体装置及其制造方法
JP4627262B2 (ja) 低誘電率膜の形成方法
KR100743440B1 (ko) 노광광 차폐막 형성용 재료, 다층 배선 및 이의 제조 방법,및 반도체 장치
US10879114B1 (en) Conductive fill
US8133821B2 (en) Method of manufacturing porous insulating film, method of manufacturing semiconductor device, and semiconductor device
CN1612336A (zh) 半导体装置及其制造方法
CN1797763A (zh) 集成电路及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071003

Termination date: 20091116