CN101728319B - 通过硅/锗浸泡改进金属线的电路结构及其形成方法 - Google Patents

通过硅/锗浸泡改进金属线的电路结构及其形成方法 Download PDF

Info

Publication number
CN101728319B
CN101728319B CN2009101500136A CN200910150013A CN101728319B CN 101728319 B CN101728319 B CN 101728319B CN 2009101500136 A CN2009101500136 A CN 2009101500136A CN 200910150013 A CN200910150013 A CN 200910150013A CN 101728319 B CN101728319 B CN 101728319B
Authority
CN
China
Prior art keywords
layer
silicon
low
germanium
dielectrics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101500136A
Other languages
English (en)
Other versions
CN101728319A (zh
Inventor
张惠林
林志隆
章勋明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101728319A publication Critical patent/CN101728319A/zh
Application granted granted Critical
Publication of CN101728319B publication Critical patent/CN101728319B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种形成互连结构的方法，包括提供衬底；在该衬底上形成低k电介质层；在该低k电介质层中形成开口；在形成开口的步骤之后，实施硅/锗浸泡工艺以暴露该低k电介质层的表面；以及在硅/锗浸泡工艺之后，填充该开口。

Description

通过硅/锗浸泡改进金属线的电路结构及其形成方法
技术领域
本发明通常涉及集成电路，且更具体地，涉及用于在集成电路中形成互连结构的方法。 
背景技术
常规集成电路包括多个金属线图案，该多个金属线图案被中间布线间距和例如总线、位线、字线和逻辑互连线的多个互连线分隔。典型地，垂直间隔金属层的金属图案通过通孔电性互连。形成在沟槽状开口中的金属线典型地基本平行于半导体衬底延伸。根据目前的技术，这种类型的半导体器件可以包括八层或更多层的金属层，以满足器件几何形状和微型化的要求。 
用于形成金属线或插塞的已知方法被称作“金属镶嵌”。通常，这种工艺包括在中间金属电介质(IMD)层中形成开口，该中间金属电介质(IMD)层隔离垂直间隔金属层。该开口典型地利用常规光刻和蚀刻技术形成。形成开口之后，该开口被填充铜或铜合金。接着通过化学机械抛光(CMP)移除相应电介质层的表面上多余的金属材料。 
图1说明了利用金属镶嵌工艺形成的常规互连结构100的截面图。典型地由铜或铜合金形成的金属线102和104，并通过通孔110互连。IMD108分隔金属线102和104所处的两个电介质层。蚀刻终止层(ESL)105形成在铜线102上。形成扩散阻挡层112和114来避免铜扩散进周围的低k电介质材料。 
随着集成电路尺寸日益缩小，如图1中所示的互连结构的形成开始受到空隙形成的危害。随着金属线104的宽度W1和通孔110的宽度W2的减小，例如空隙116的空隙可能形成于金属线104和通孔110中。这不仅造成需由金属线104和通孔110所承载电流密度的增加，而且还造成互连 结构可靠性的降低。而且，如果在CMP之后，穿过金属线104的顶表面暴露空隙的话，则后续形成的部件，例如蚀刻终止层或低k材料(未示出)可能会落入空隙中，并因此降低了后续形成的部件的完整性。因此，为了在互连结构中减少空隙的形成并提高互连结构的质量，需要一种新的形成方法。 
发明内容
根据本发明的一个方面，提供一种形成互连结构的方法，包括提供衬底；在该衬底上形成低k电介质层；在该低k电介质层中形成开口；在形成开口的步骤之后，实施硅/锗浸泡工艺以暴露该低k电介质层的表面；以及在硅/锗浸泡工艺之后，填充该开口。 
根据本发明的另一方面，提供一种形成电路结构的方法，包括提供衬底；在该衬底上形成低k电介质层；在该低k电介质层中形成开口；在形成开口的步骤之后，实施硅/锗浸泡工艺来暴露该低k电介质层的表面，以形成富硅层；以及在硅/锗浸泡工艺之后，用接触该富硅层的金属材料填充该开口，其中该金属材料没有阻挡层。 
根据本发明的又一方面，提供一种形成电路结构的方法，包括提供衬底；在该衬底上形成低k电介质层；在该低k电介质层中形成开口；在形成开口的步骤之后，实施硅/锗浸泡工艺来暴露该低k电介质层的表面；在硅/锗浸泡工艺之后，在该低k电介质层的暴露表面上形成阻挡层；以及用金属材料填充该开口，其中该金属材料在该阻挡层之上。 
根据本发明的又一方面，提供一种电路结构，包括衬底；低k电介质层，位于该衬底之上；导体，其位于该低k电介质层中；以及富硅/锗层，其位于该低k电介质层和该导体之间。 
根据本发明的又一方面，提供一种电路结构，包括衬底；低k电介质层，位于该衬底之上；开口，位于该低k电介质层中；富硅/锗层，其位于该开口中并接触该低k电介质层，其中该富硅/锗层的硅浓度大于该低k电介质层的硅浓度；以及铜线，其位于该开口中并接触该富硅/锗层。 
由于在填充金属镶嵌开口的步骤之前，对该金属镶嵌开口实施硅/锗浸 泡步骤，所以提高了该低k电介质材料的性能，从而促进了阻挡的形成和促进了间隙的填充。 
附图说明
为了更全面的理解本发明及其优点，现在结合附图参考以下描述，其中： 
图1说明了包括金属镶嵌结构的常规互连结构； 
图2至8是互连结构的制造过程中的中间步骤的截面图；以及 
图9示出晶片的不同区域中空隙的数量，其中对比了利用硅浸泡工艺形成互连结构的晶片的结果和未利用硅浸泡工艺形成互连结构的晶片的结果。 
具体实施方式
以下，详细讨论当前优选实施例的制造和应用。但是应当认识到，本发明提供了多种可适用的创造性概念，其可以在多种具体情况下实施。所讨论的特定实施例仅是制造和应用本发明的特定方式的说明，并不限制本发明的范围。 
提供一种用于在低k电介质层中形成互连结构的新方法。说明了本发明的优选实施例的制造过程的中间步骤。接着讨论了优选实施例的变型。贯穿各个附图和本发明的说明性实施例中的相同的附图标记用于指代相同的元件。 
图2说明了包括了衬底10的初始结构。衬底10可由常用的半导体材料形成，例如硅、硅锗等，且可以是体衬底或绝缘体上半导体衬底。可以在衬底10的表面处形成用晶体管代表的有源电路12。如本领域公知的那样，可以形成层间电介质(ILD)14来覆盖有源电路12。可以形成接触孔插塞16，以将有源电路12连接到上层互连结构，该上层互连结构将在后续段落中讨论。互连结构还具有互连有源电路12的功能，并将有源电路12连接到形成在相应的半导体芯片表面处的焊垫(未示出)。为了简化，在后续附图中未示出衬底10、有源电路12、ILD14和接触插塞16。 
互连结构可以包括一个或多个金属层。再次参考图2，一个示例性金属层包括在电介质层20中的导线22。导线22优选为包括铜、钨、铝、银、金、其合金、其化合物及其组合的金属线。导线22典型地连接到其他下层部件(未示出)，例如通孔或接触孔插塞16中的一个。如本领域所公知的，电介质层20作为中间金属电介质(IMD)，且优选地具有低k值，例如小于约2.5。 
蚀刻终止层(ESL)24形成在电介质层20和导线22上。优选地，ESL24包括氮化物、基于硅-碳的材料、碳掺杂氧化物或其组合。优选的形成方法是等离子体增强化学气相淀积(PECVD)。然而也可使用其他常用的方法，例如高密度等离子体CVD(HDPCVD)、原子层CVD(ALCVD)等。 
在可替换的实施例中，电介质层24为扩散阻挡层，其防止诸如铜的不希望的元素扩散进后续形成的低k电介质层(图3中的电介质层28)中。在更优选的实施例中，电介质层24同时作为蚀刻终止层和扩散阻挡层。 
图3说明了低k电介质层28的形成。低k电介质层28的部分功能是为导线22和将在后续形成的上层导线之间提供绝缘。因此，低k电介质层28有时被称为中间金属电介质(IMD)层。 
低k电介质层28优选具有低于约3.5的电介质常数(k)，且更优选地，低于约2.5。优选地材料包括含碳材料、有机硅酸盐玻璃、含致孔剂的材料及其组合。可以利用化学气相淀积(CVD)方法，优选为PECVD方法来淀积低k电介质层28，而也可利用其他常用的淀积方法，例如低压CVD(LPCVD)、ALCVD和旋涂。 
图4说明了低k电介质层28中通孔开口30和沟槽开口32的形成。可以在低k电介质层28之上形成光刻胶并将其图案化，以辅助通孔开口30和沟槽开口32的形成。在优选实施例中，各向异性蚀刻刻穿低k电介质层28并终止于ESL24处，从而形成了通孔开口30。接着形成沟槽开口32。因为没有蚀刻终止层来终止沟槽开口32的蚀刻，所以控制蚀刻时间以便沟槽开口32的蚀刻终止在所需深度。在可替换地实施例中，沟槽优先的方法是，在通孔开口30的形成之前形成沟槽开口32。接着通过通孔开口30蚀刻ESL24，暴露下层导线22。 
在可替换地实施例中，可用第一低k电介质层、在第一低k电介质层上形成的ESL，和在ESL上形成的第二低k电介质层来替换前面所讨论的低k电介质层28。ESL用于终止形成沟槽开口32的蚀刻。本领域技术人员将能认识到适当的工艺步骤。 
在开口30和32的形成之后，可实施预清理步骤。该预清理可以包括干蚀刻，其用于移除由蚀刻低k电介质层28而产生的聚合物。而其副作用是，低k电介质层28的蚀刻和预清理导致碳从低k电介质层28，特别是从暴露的表面部分耗尽。这不仅导致暴露的表面部分上的不饱和键的产生，从而导致低k电介质层28的不稳定，而且导致低k电介质层28的可润湿能力的退化。 
参考图5，在预清理步骤之后，实施硅/锗浸泡工艺以暴露低k电介质层28的表面。在说明书的上下文当中，术语“硅/锗浸泡(soaking)”是指在包含含硅气体、含锗气体或含硅和锗的气体的环境下实施的浸泡工艺。在一个实施例中，利用远程等离子体实施硅/锗浸泡工艺。因为远程等离子体基本上是非定向的，所以开口30和32的侧壁部分和底部可被更均匀地浸泡。在其他实施例中，利用(局部)等离子体来实施硅/锗浸泡工艺。在另外的实施例中，利用热硅/锗浸泡。处理气体包括含硅气体，例如SiH4、Si2H6、四甲基硅烷(4MS)、三甲基硅烷(3MS)和/或类似物，及其组合。可替换地，处理气体包括含锗气体，例如GeH4和/或类似物、或含硅气体和含锗气体的组合。在一个示例性实施例中，处理条件包括约100℃至约400℃的处理温度，以及在约1mtorr至约1torr之间的处理气压。硅/锗浸泡的时间可以在约1秒至约10分钟之间。而且，可以使用诸如惰性气体、氮气、氢气、氨气及其组合的载体。 
硅/锗浸泡工艺会导致含硅和/或含锗气体的分解，以便硅和/或锗淀积到暴露的低k电介质层28的表面，以形成富硅/锗层34。术语“富硅/锗”表示富硅、富锗或同时富硅和富锗。硅和锗会与多孔低k电介质材料的表面部分反应，并与在开口30和32的形成以及预清理步骤中产生的不饱和键结合。因此，富硅/锗层34包括子层341，其为将硅/锗键合到低k电介质层28的合成层。而且，富硅/锗层34还包括额外的硅/锗层342，其没有与 低k电介质层28反应，并因此为隔离层。而且，富硅/锗层34的硅/锗浓度大于低k电介质层28内部的硅浓度，例如大大约百分之二十。在硅/锗浸泡工艺期间，硅或锗还可以淀积在导线22上。因为富硅/锗层34是导电的，并能在后续热平衡中与导线22混合，所以无需移除形成在导线22上的富硅/锗层34部分。 
可选择地，特别是在后续阻挡层(图5中未示出，参考图6)包含氮的情况下，可以实施氮处理以将氮添加进低k电介质层28，以便可以实现低k电介质层28和含氮阻挡层之间更好的粘附。氮处理可在包含诸如N2的含氮气体的环境下实施。氮处理可以是热处理。注意到的是如果实施氮处理，则需要在硅/锗浸泡工艺步骤之后实施。否则，氮处理将阻止硅或锗与导线22混合或键合。 
图6说明了阻挡层38的形成，其防止铜扩散进低k电介质层28。阻挡层38可由包含钛、氮化钛。钽、氮化钽等的材料形成，且可利用PVD或诸如原子层CVD的化学气相淀积(CVD)方法形成。其可以是单层或复合层。对于阻挡层38的形成来说，硅/锗浸泡工艺具有几个优点。首先，因为改进了低k电介质层28的表面结构，所以降低了导致阻挡层38的原子穿透进低k电介质层28的孔中的混浊现象。其次，提高了低k电介质层28的可润湿能力，并因此得到更保形的阻挡层38。 
参考图7A，使用优选为铜或铜合金的金属材料填充通孔开口30和沟槽开口32。但是，也可采用诸如铝、钨、银和金的其他金属和金属合金。填充工艺可以包括利用例如化学镀或PVD形成种子层40，并接着将金属材料电镀进开口30和32的剩余部分。种子层40可以包括与金属材料基本相同的材料，并因此未在后续附图中示出。接着，实施化学机械抛光(CMP)来移除金属材料的多余部分，从而得到通孔42和金属线44。因为已经通过硅/锗浸泡工艺提高了阻挡层38的均匀性，所以金属材料可被更均匀地填充进开口30和32。因此降低了通孔42和金属线44中产生空隙的可能性。 
参考图7B，因为富硅/锗层34更耐受铜扩散，所以可以省略阻挡层38的形成，且通孔42和金属线44可以物理接触富硅/锗层34。在这种情况下， 借由富硅/锗层34降低了铜扩散进低k电介质层28的可能性。 
以上所谈论的实施例说明了双金属镶嵌结构的形成。还可为单金属镶嵌结构形成富硅/锗层。图8说明了形成在单金属镶嵌结构中的富硅/锗层50，其可利用与前述段落中所谈论的基本相同的方法形成。 
由于富硅/锗层34的形成，所以改进了低k电介质层28的机械和电学特性。对于上层阻挡层38或铜来说，富硅/锗层34具有比低k电介质层28更好的粘附力，且因此降低了空隙形成的可能性。图9说明了实验结果，该结果示出晶片的不同区域(区域1、2、3和4)中的空隙的数量，其中菱形表示没有通过硅/锗浸泡工艺形成互连结构的晶片上的空隙的数量，且三角形和正方形表示利用硅/锗浸泡形成互连结构的晶片上的空隙的数量。图9示出可以通过利用硅/锗浸泡工艺降低空隙的数量，且在晶片的多个区域上都观察到了空隙数量的降低。 
进一步的实验结果(未示出)还揭示硅/锗浸泡工艺致使互连结构的电学特性得以改善。结果发现，通过利用硅/锗浸泡工艺可以降低金属线之间的电容。 
虽然已经详细描述了本发明及其优点，但应当理解的是，在不脱离由附加的权利要求所定义的本发明的范围和精神的情况下，在这里可以做出各种变化、替换和改造。而且，本申请的范围不限定在说明书中所描述的工艺、机械、制造和问题、手段、方法或步骤的组成的特定实施例中。作为本领域技术人员，将从本发明的公开内容中容易地理解到，根据本发明，可以使用与这里描述的相应实施例执行基本相同的功能或实现基本相同的结果的现有的或将来可以被进一步完善的工艺、机械、制造和问题、手段、方法或步骤的组成。因此，附加的权利要求涵盖了这些工艺、机械、制造和问题、手段、方法和步骤的组成的范围。 

Claims (18)

1.一种形成电路结构的方法，该方法包括：
提供衬底；
在该衬底上形成低k电介质层；
在该低k电介质层中形成开口；
在形成该开口的步骤之后，实施硅和/或锗浸泡(soaking)工艺来暴露该低k电介质层的表面；
其中，形成了将硅和/或锗键合到低k电介质层的合成层，以及额外的没有与低k电介质层反应的隔离层；以及
在该硅和/或锗浸泡工艺之后，填充该开口。
2.如权利要求1的方法，其中填充该开口的步骤包括形成扩散阻挡层来覆盖该低k电介质层，且在该扩散阻挡层上填充金属材料。
3.如权利要求1的方法，其中该硅和/或锗浸泡工艺包括远程等离子体浸泡、局部等离子体浸泡或热浸泡。
4.如权利要求1的方法，其中该硅和/或锗浸泡工艺在包括含硅气体或锗气体的环境下实施。
5.如权利要求1的方法，进一步包括在形成该开口的步骤之后且在填充该开口的步骤之前，实施氮处理。
6.如权利要求5的方法，其中所述氮处理的步骤是在实施该硅和/或锗浸泡工艺的步骤之后实施。
7.一种形成电路结构的方法，该方法包括：
提供衬底；
在该衬底上形成低k电介质层；
在该低k电介质层中形成开口；
在形成该开口的步骤之后，实施硅浸泡工艺来暴露该低k电介质层的表面，以形成富硅层；
其中，形成富硅层包括形成将硅键合到低k电介质层的合成层，以及额外的没有与低k电介质层反应的隔离层；以及
在该硅浸泡工艺之后，用与该富硅层接触的金属材料填充该开口，其中该金属材料没有阻挡层。
8.如权利要求7的方法，其中该硅浸泡工艺的步骤利用选自由热处理、远程等离子体处理和局部等离子体处理构成的组中的一种方法来实施。
9.一种形成电路结构的方法，该方法包括：
提供衬底；
在该衬底上形成低k电介质层；
在该低k电介质层中形成开口；
在形成该开口的步骤之后，实施硅和/或锗浸泡工艺来暴露该低k电介质层的表面，以形成富硅和/或锗层；
其中，形成富硅和/或锗层包括形成将硅和/或锗键合到低k电介质层的合成层，以及额外的没有与低k电介质层反应的隔离层；
在该硅和/或锗浸泡工艺之后，在该低k电介质层的该暴露表面上形成阻挡层；以及
用金属材料填充该开口，其中该金属材料位于该阻挡层之上。
10.如权利要求9的方法，其中所述金属材料选自由铜、铜合金、铝、钨、银和金及其组合构成的组。
11.如权利要求9的方法，进一步包括在形成该开口的步骤之后且在形成该阻挡层的步骤之前，实施氮处理。
12.如权利要求9的方法，其中该硅和/或锗浸泡工艺的步骤利用选自由热处理、远程等离子体处理和局部等离子体处理构成的组中的一种方法来实施。
13.如权利要求9的方法，其中该硅和/或锗浸泡工艺在包括含硅气体或锗气体的环境下实施。
14.一种电路结构，包括：
衬底；
低k电介质层，位于该衬底之上；
导体，位于该低k电介质层中；以及
富硅和/或锗层，位于该低k电介质层和该导体之间；
其中，富硅和/或锗层包括将硅和/或锗键合到低k电介质层的合成层，以及额外的没有与低k电介质层反应的隔离层。
15.如权利要求14的电路结构，其中该导体包括：
阻挡层，位于该富硅和/或锗层之上并与之接触；以及
含铜线，位于该阻挡层上。
16.如权利要求14的电路结构，进一步包括：
额外电介质层，位于该低k电介质层之下；以及
额外导体，位于该额外电介质层中，其中该导体与该额外导体电连接，且其中该富硅和/或锗层延伸进该导体和该额外导体之间的一区域。
17.一种电路结构，包括：
衬底；
低k电介质层，位于该衬底之上；
开口，位于该低k电介质层中；
富硅和/或锗层，位于该开口中且接触该低k电介质层，其中，该富硅和/或锗层包括将硅和/或锗键合到低k电介质层的合成层，以及额外的没有与低k电介质层反应的隔离层；该富硅和/或锗层具有比该低k电介质层大的硅和/或锗浓度；以及
铜线，位于该开口中并接触该富硅和/或锗层。
18.如权利要求17的电路结构，进一步包括金属部件，其位于该铜线之下并与之电连接，其中该富硅和/或锗层延伸进该铜线和该金属部件之间的一区域。
CN2009101500136A 2008-10-15 2009-06-18 通过硅/锗浸泡改进金属线的电路结构及其形成方法 Active CN101728319B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/251,974 2008-10-15
US12/251,974 US20100090342A1 (en) 2008-10-15 2008-10-15 Metal Line Formation Through Silicon/Germanium Soaking

Publications (2)

Publication Number Publication Date
CN101728319A CN101728319A (zh) 2010-06-09
CN101728319B true CN101728319B (zh) 2012-08-15

Family

ID=42098129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101500136A Active CN101728319B (zh) 2008-10-15 2009-06-18 通过硅/锗浸泡改进金属线的电路结构及其形成方法

Country Status (2)

Country Link
US (1) US20100090342A1 (zh)
CN (1) CN101728319B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8232614B1 (en) * 2011-03-08 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having a conductive element through a substrate thereof and manufacturing methods of the same
US8946083B2 (en) * 2011-06-24 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ formation of silicon and tantalum containing barrier
CN104124197B (zh) * 2013-04-24 2017-09-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
US8980746B2 (en) 2013-08-13 2015-03-17 Lam Research Corporation Adhesion layer for through silicon via metallization
US11038010B2 (en) * 2015-01-29 2021-06-15 Taiwan Semiconductor Manufacturing Company Limited Capacitor structure and method of making the same
US10332789B2 (en) * 2017-11-27 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with TiN adhesion layer for forming a contact plug
US10217626B1 (en) * 2017-12-15 2019-02-26 Mattson Technology, Inc. Surface treatment of substrates using passivation layers
CN109346436A (zh) * 2018-09-20 2019-02-15 德淮半导体有限公司 制造半导体装置的方法
CN111477603B (zh) * 2019-01-23 2023-02-28 联华电子股份有限公司 三维集成电路及其制造方法
US11251118B2 (en) 2019-09-17 2022-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned via structures with barrier layers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143645A (en) * 1997-02-03 2000-11-07 Texas Instruments Incorporated Reduced temperature contact/via filling
US6566283B1 (en) * 2001-02-15 2003-05-20 Advanced Micro Devices, Inc. Silane treatment of low dielectric constant materials in semiconductor device manufacturing
CN1610091A (zh) * 2003-10-17 2005-04-27 学校法人早稻田大学 半导体多层布线板及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870030A (en) * 1987-09-24 1989-09-26 Research Triangle Institute, Inc. Remote plasma enhanced CVD method for growing an epitaxial semiconductor layer
US6346490B1 (en) * 2000-04-05 2002-02-12 Lsi Logic Corporation Process for treating damaged surfaces of low k carbon doped silicon oxide dielectric material after plasma etching and plasma cleaning steps
US20040224504A1 (en) * 2000-06-23 2004-11-11 Gadgil Prasad N. Apparatus and method for plasma enhanced monolayer processing
US6562700B1 (en) * 2001-05-31 2003-05-13 Lsi Logic Corporation Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal
US6569777B1 (en) * 2002-10-02 2003-05-27 Taiwan Semiconductor Manufacturing Co., Ltd Plasma etching method to form dual damascene with improved via profile
US20070228571A1 (en) * 2006-04-04 2007-10-04 Chen-Hua Yu Interconnect structure having a silicide/germanide cap layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143645A (en) * 1997-02-03 2000-11-07 Texas Instruments Incorporated Reduced temperature contact/via filling
US6566283B1 (en) * 2001-02-15 2003-05-20 Advanced Micro Devices, Inc. Silane treatment of low dielectric constant materials in semiconductor device manufacturing
CN1610091A (zh) * 2003-10-17 2005-04-27 学校法人早稻田大学 半导体多层布线板及其形成方法

Also Published As

Publication number Publication date
US20100090342A1 (en) 2010-04-15
CN101728319A (zh) 2010-06-09

Similar Documents

Publication Publication Date Title
CN101728319B (zh) 通过硅/锗浸泡改进金属线的电路结构及其形成方法
US10943867B2 (en) Schemes for forming barrier layers for copper in interconnect structures
US8143162B2 (en) Interconnect structure having a silicide/germanide cap layer
US7259463B2 (en) Damascene interconnect structure with cap layer
CN101859727B (zh) 内连线结构
JP5154942B2 (ja) カルコゲニド型メモリ・デバイスのための金属キャップの無電解メッキ
EP2065927B1 (en) Integration and manufacturing method of Cu germanide and Cu silicide as Cu capping layer
US8368221B2 (en) Hybrid contact structure with low aspect ratio contacts in a semiconductor device
CN1591856A (zh) 内联机结构及其制造方法
CN102842499B (zh) 含硅和钽的阻挡件的原位形成
US7413985B2 (en) Method for forming a self-aligned nitrogen-containing copper silicide capping layer in a microstructure device
US8378488B2 (en) Semiconductor device and method of manufacturing the same
KR100519169B1 (ko) 반도체 소자의 금속배선 형성방법
US5783485A (en) Process for fabricating a metallized interconnect
US6518648B1 (en) Superconductor barrier layer for integrated circuit interconnects
JP5230542B2 (ja) 半導体装置の製造方法
KR20080114056A (ko) 반도체 소자의 배선 및 그의 형성방법
KR100960929B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100552813B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20070178690A1 (en) Semiconductor device comprising a metallization layer stack with a porous low-k material having an enhanced integrity
JP5428151B2 (ja) 半導体装置の製造方法
KR100967130B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR20000043057A (ko) 반도체 소자의 금속 배선 형성 방법
US20080157372A1 (en) Metal Line of Semiconductor Device and Manufacturing Method Thereof
US7981781B2 (en) Metal line of semiconductor device having a diffusion barrier and method for forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant