JP4627262B2 - 低誘電率膜の形成方法 - Google Patents

低誘電率膜の形成方法 Download PDF

Info

Publication number
JP4627262B2
JP4627262B2 JP2005515335A JP2005515335A JP4627262B2 JP 4627262 B2 JP4627262 B2 JP 4627262B2 JP 2005515335 A JP2005515335 A JP 2005515335A JP 2005515335 A JP2005515335 A JP 2005515335A JP 4627262 B2 JP4627262 B2 JP 4627262B2
Authority
JP
Japan
Prior art keywords
dielectric constant
plasma
low dielectric
constant film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005515335A
Other languages
English (en)
Other versions
JPWO2005045916A1 (ja
Inventor
勇作 柏木
康弘 大島
恵永 香川
基市 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2005045916A1 publication Critical patent/JPWO2005045916A1/ja
Application granted granted Critical
Publication of JP4627262B2 publication Critical patent/JP4627262B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/32238—Windows
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、低誘電率膜の形成方法に係り、特には半導体装置に用いる絶縁膜を形成する低誘電率膜の形成方法に関する。
近年の半導体装置の高性能化に伴い、例えば、多層配線構造が使用される高速半導体装置では、当該多層配線構造で配線が微細化されるために配線パターンが近接し、配線パターン間の寄生容量による配線遅延の問題が生じている。このような寄生容量は、配線パターンの距離に反比例し、配線パターン間の絶縁物の比誘電率に比例する。
そこで、前記多層配線構造中における配線遅延の問題を解決すべく、多層配線構造中で層間絶縁膜に比誘電率の低いものを用いて、寄生容量を低下させることが検討されている。
層間絶縁膜として従来使われてきたＣＶＤ−ＳｉＯ２膜の比誘電率は３．５〜４程度である。この比誘電率を低下させるために、ＣＶＤ−ＳｉＯ２膜にフッ素を添加したＳｉＯＦ膜を用いた場合でも比誘電率は３．３〜３．５程度が限界であり、近年の高密度半導体集積回路においては寄生容量の低減効果が十分ではなく、必要な動作速度が得られない場合がある。
そのため、さらに誘電率の低い、いわゆる低誘電率層間絶縁膜として、有機シランガスを用いたプラズマＣＶＤ法によって、またはＳＯＤ（Ｓｐｉｎ
Ｏｎ Ｄｅｐｏｓｉｔｉｏｎ）法によって形成された膜が提案されており、さらにこれらの膜を多孔質化したポーラス膜などが提案され、比誘電率が２．５以下の低誘電率層間絶縁膜の開発が進んでいる。
このように、プラズマＣＶＤ法で形成された絶縁膜は、膜が形成された直後は誘電率が高く、例えばプラズマ処理などの所定の処理を経て比誘電率を低下させる必要が生じる場合があり、また機械的な強度が不十分であるため、所定の処理を経て機械的な強度を改善することが必要となる場合があった。
ＵＳ ２００１−００３０３６９号公報 ＵＳ ２００２−００５５２７５号公報 ＧＢ ２３６１８０８号公報 ＷＯ ００／５１１７４号公報 ＷＯ ０１／０１４７２号公報
しかし、プラズマＣＶＤ法で形成された絶縁膜に所定の処理を施し、当該絶縁膜の低誘電率化を図った場合でも、機械的な強度が不十分な場合があり、当該絶縁膜の低誘電率化と機械的強度の維持を両立することが困難と成る場合があった。
このため、本発明では上記の問題を解決した、新規で有用な成膜方法を提供することを目的としている。
本発明の具体的な課題は、有機シランガスを用いたプラズマＣＶＤ法により成膜される絶縁膜の低誘電率化と、機械的な強度の向上を可能とすることである。
本発明の第１の観点では、上記の課題を、低誘電率膜を担持する基板を基板保持台上に載置する工程と、前記基板保持台上において前記基板を加熱する工程と、前記低誘電率膜を、水素ガスを含む処理ガスを前記低誘電率膜上に供給し、プラズマを励起することにより、プラズマ処理する工程と、よりなり、前記プラズマは、前記プラズマが形成される位置に、複数のスロットを有する平面アンテナを介して供給されるマイクロ波により励起され、前記基板を前記基板保持台上に載置した後、９０秒以内に励起されることを特徴とする低誘電率膜の形成方法により、解決する。
本発明によれば、有機シランガス系のガスを用いて形成される絶縁膜の低誘電率化と、機械的な強度の向上が可能となる。
次に、本発明の実施の形態について、図面に基づき、以下に説明する。
図１は、本発明の実施例１による基板処理方法のフローチャートを示した図である。
図１を参照するに、まずステップ１００（図中Ｓ１００と表記、以下同様）において、基板処理を開始すると、ステップ２００で、後述する第１の処理容器で被処理基板上に絶縁膜を成膜する。この場合、第１の処理ガスとして前記第１の処理容器に有機シランガス、例えばトリメチルシランガス（ＳｉＨ（ＣＨ3）3）を含む第１の処理ガスを導入してプラズマを励起することにより、プラズマＣＶＤ法によって被処理基板上に絶縁膜（ＳｉＣＯ（Ｈ）膜）を形成する。
次に、ステップ３００において、絶縁膜が形成された被処理基板を、前記第１の処理容器から、後述する第２の処理容器に搬送する。また、搬送は後述する真空搬送容器の搬送アームによって行われる。
次に、ステップ４００において、前記第２の処理容器で被処理基板上に形成された絶縁膜の比誘電率を低下させるとともに、機械的強度を向上させるために、プラズマ処理を行う。この場合、第２の処理ガスとして前記第２の処理容器に、例えばＨ2ガスを導入してプラズマを励起することにより、当該絶縁膜のプラズマ処理を行い、例えば絶縁膜が含む余剰な水酸基（−ＯＨ）や、余剰なアルキル基（−ＣＨx）を除去し、絶縁膜の比誘電率を低下させる処理が行われ、また絶縁膜の機械的強度が向上して膜質が良好となり、ステップ５００で基板処理が完了する。
前記被処理基板上に形成される絶縁膜は、ステップ２００において前記第１の処理容器で形成された直後は、比誘電率が４程度と高く、例えば高速度で動作する半導体装置の、低誘電率の層間絶縁膜として用いるには不十分な値である。そこで、絶縁膜の比誘電率を下げるため、また、当該絶縁膜の膜質、例えば当該絶縁膜の機械的強度を良好とするために前記第２の処理容器内でＨ2ガスを導入してプラズマ処理を含む後処理を行っている。
また、前記被処理基板上に成膜する場合は、例えば、被処理基板の温度が１００℃以下、典型的には室温程度であるのに対し、成膜された絶縁膜をプラズマ処理する場合には、被処理基板の温度を例えば３５０℃以上とすることが好ましい。
そのため、第１の処理容器で成膜が終了した後、当該第１の処理容器でプラズマ処理を行う場合には、被処理基板の温度を上昇させる必要があり、例えば第１の処理容器で成膜を行い、被処理基板の温度を上昇させてプラズマ処理を行う場合には基板処理に時間を要するため、困難である。
そのため、本実施例に示したように、第１の処理容器で成膜を行った後、第２の処理容器に搬送してプラズマ処理を行うようにすると、例えば第２の処理容器内の被処理基板を保持する、後述する保持台の温度を予め上昇させておくことにより、効率よく被処理基板の温度を上昇させることが可能となり、好適である。
またこの場合、後述するように、絶縁膜の比誘電率を低下させるためには被処理基板の温度の上昇とプラズマ励起のタイミングを最適化する必要が有り、このような温度とプラズマの制御性からも、成膜を行う処理容器とプラズマ処理の処理容器は分離することが好ましい。このような誘電率低下のための最適なプラズマ処理方法に関しては後述する。
次に、図１に示した基板処理を実施する基板処理装置の例について、図２〜図４を用いて説明する。
図２は、図１に示した基板処理を実施する基板処理装置の一例を示す平面図を模式的に示したものである。
図２を参照するに、基板処理装置１００は、真空搬送室１０１と、当該真空搬送室１００内に設けられた、可動式の搬送アーム１０２および当該真空搬送室１０１に接続された、第１の処理容器である、被処理基板に絶縁膜を成膜する処理容器２００、第２の処理容器である、絶縁膜のプラズマ処理を行う処理容器３００、ロードロック室１０３およびロードロック室１０４を有している。
前記処理容器２００、処理容器３００、真空搬送室１０１、ロードロック室１０３およびロードロック室１０４には図示しない排気手段が接続されて、内部を減圧状態にすることが可能になっている。
また、前記処理容器２００、処理容器３００、ロードロック室１０３およびロードロック室１０４は、それぞれ開閉自在の、ゲートバルブ１０１ｃ，１０１ｄ，１０１ａおよび１０１ｂを介して前記真空搬送室１０１と接続される構造になっている。例えば被処理基板を搬送する場合には、上記のゲートバルブを開放して行う構造になっている。
前記ロードロック室１０３および１０４には、それぞれ開閉自在の挿入扉１０３ａおよび１０４ａが設けられている。例えば、前記挿入扉１０３ａを開放することで、前記ロードロック室１０３には、被処理基板を複数収納したウェハカセットＣ１を装填することができる。同様に、前記挿入扉１０３ｂを開放することで、前記ロードロック室１０４には、被処理基板を複数収納したウェハカセットＣ２を装填することができる。
基板処理を行う場合は、例えば、被処理基板Ｗ０が、カセットＣ１またはＣ２から、前記搬送アーム１０２によって前記真空搬送室１０１を介して処理容器２００に搬送される。前記処理容器２００での成膜を終了した被処理基板は、前記搬送アーム１０２によって前記真空搬送室１０１を介して前記処理容器３００に搬送される。前記処理容器３００でプラズマ処理を終えた被処理基板は、再び前記カセットＣ１に戻されるか、前記ロードロック室１０４のカセットＣ２に収納される。
また、図２はで、真空搬送室に処理容器が２つ接続された例を示したが、例えば真空搬送装置の面１０１Ａまたは１０１Ｂにさらに処理容器を接続して、いわゆるマルチチャンバシステムとして用いることが可能である。
また、前記基板処理装置１００の、前記図１のフローチャートに示された基板処理に係る動作は、記憶媒体と、コンピュータ（ＣＰＵ）を内蔵した制御手段１００Ａにより、制御される。例えば、被処理基板の搬送や、各処理容器での処理、また各処理容器での処理後の搬出などの動作は、前記制御手段１００Ａによって制御される。また、前記制御手段１００Ａの動作は記憶媒体に記憶されたプログラムにより行われる構造になっている。
次に、前記処理容器２００および前記処理容器３００について説明する。
図３は、前記処理容器２００の構造を模式的に示した断面図である。図３を参照するに、前記処理容器２００は、例えばアルミニウムもしくはアルミニウム合金からなるチャンバ２０１と、当該チャンバ２０１の内部に設置された、被処理基板Ｗｆを保持する保持台２０１Ａを有している。前記保持台２０１Ａの内部にはヒータ２０１ａが埋設されており、保持台２０１Ａに保持された被処理基板Ｗｆを加熱することが可能な構造になっている。
前記チャンバ２０１内部は、前記チャンバ２０１に接続された、例えば真空ポンプなどの排気手段２０５によって減圧状態とすることが可能となっている。また、前記チャンバ２０１上にはシャワーヘッド２０１Ｂが設置されており、当該シャワーヘッド２０１Ｂに接続されたガスライン２０２より、バルブ２０２Ａを開放することで導入される、トリメチルシランガスを含む第１の処理ガスを前記チャンバ２０１内に導入する構造になっている。
また、前記シャワーヘッド２０１Ｂには、高周波電源２０４が、電源ライン２０３によって電気的に接続され、前記シャワーヘッドに高周波電力を印加することで、前記チャンバ２０１内に高周波プラズマを励起することが可能になっている。また、前記シャワーヘッド２０１Ｂと、前記チャンバ２０１は、絶縁部品２０７によって、また、前記ガスライン２０２と前記シャワーヘッド２０１Ｂは、絶縁部品２０８によって、それぞれ絶縁されている。
なお、前記チャンバ２０１に設けられた、前記ゲートバルブ１０１ｃに面した被処理基板搬入口は図示を省略している。
前記処理容器２００において、被処理基板Ｗｆに絶縁膜を形成する場合には、具体的には以下のようにして行う。
まず、図示しないガス供給源に接続されたガスライン２０２より、バルブ２０２Ａを開放することで、有機シランガス、例えばトリメチルシラン１００ｓｃｃｍ、Ｏ2１００ｓｃｃｍ、および不活性ガス（例えばＡｒ）６００ｓｃｃｍからなる第１の処理ガスを前記チャンバ２０１内に導入し、前記チャンバ２０１内の圧力を１００Ｐａにする。
次に、前記高周波電源２０４から前記シャワーヘッド２０１Ｂに高周波電力を２５０Ｗ印加して、前記チャンバ２０１内に高周波プラズマを励起する。本実施例の場合、高周波の周波数は２７ＭＨｚを用いているが、たとえば１３ＭＨｚ〜６０ＭＨｚ程度の周波数を用いることが好ましい。
またこの場合、前記被処理基板Ｗｆの温度は１００℃以下であることが好ましく、本実施例では２５℃（室温程度）としている。
ここで、プラズマによって処理ガスの分解反応し、被処理基板上への堆積が生じて、前記被処理基板上に、ＳｉＣＯ（Ｈ）からなる絶縁膜（比誘電率３〜４）が形成される。次に、形成された絶縁膜を低誘電率の絶縁膜とするために、被処理基板を前記処理容器３００に搬送して後処理を行う。
そこで次に、図４に前記処理容器３００の構造を模式的に示した断面図を示す。図４を参照するに、本図におけるチャンバ３０１、保持台３０１Ａ、ヒータ３０１ａ、シャワーヘッド３０１Ｂ、絶縁部品３０７，３０８、ガスライン３０２、バルブ３０２Ａ、電源ライン３０３、高周波電源３０４および排気手段３０５は、前記処理容器２００における、チャンバ２０１、保持台２０１Ａ、ヒータ２０１ａ、シャワーヘッド２０１Ｂ、絶縁部品２０７，２０８、ガスライン２０２、バルブ２０２Ａ、電源ライン２０３、高周波電源２０４および排気手段２０５と同様の構造を有しているため、説明を省略する。
本図に示す処理容器３００の場合、前記ガスライン３０２は、Ｈ2ガスを供給可能なガス供給源に接続され、前記チャンバ３０２内にＨ2ガス供給可能になっている。
前記処理容器３００には、前記処理容器２００で絶縁膜が形成された被処理基板が前記真空搬送室１０１を介して搬送され、後処理が施されて、低誘電率の絶縁膜が形成される。
次に、処理容器３００で実施されるプラズマ処理を含む後処理の詳細に関して、図５に示すフローチャートに従って説明する。
図５は、前記処理容器３００で実施される後処理の手順を示したフローチャートである。図５を参照するに、まずステップ１０１で前記ゲートバルブ１０１ｄが開放されて、絶縁膜が成膜された被処理基板が前記処理容器２００から、前記真空搬送室１０１を介して、前記処理容器３００内に挿入される。この場合、被処理基板は、前記搬送アーム１０２に保持され、前記保持台３０１Ａ上まで搬送される。
次に、ステップ１０２で、被処理基板を前記保持台３０１Ａに載置する。この場合、前記搬送アーム上に保持された被処理基板を、図４では図示を省略している前記保持台３０１Ａに設けられた、上下に稼動する被処理基板を保持するリフトピンを上昇させることにより保持し、当該リフトピンを下降させることによって前記被処理基板を前記保持台３０１Ａ上に載置する。
ここで、前記保持台３０１Ａは、前記保持台３０１Ａ内に埋設されたヒータ３０１ａによって所定の温度に加熱され、そのため、被処理基板が例えば、２００〜５００℃、好ましくは３００〜４００℃に保持される。
次に、ステップ１０４において、前記バルブ３０２Ａを開放することにより、前記ガスライン３０２より、例えばＨ2ガスを１００〜２０００ｓｃｃｍ、前記チャンバ３０１内に導入する。
次に、ステップ１０５において、前記高周波電源３０４より前記シャワーヘッド３０１Ｂに高周波電力が、好ましくは、５００〜２０００Ｗ、この場合、例えば１５００Ｗ印加されて、前記チャンバ３０１内にＨ２ガスのプラズマが励起される。本実施例の場合、高周波の周波数は２７ＭＨｚを用いているが、たとえば１３．５６ＭＨｚ〜６０ＭＨｚ程度の周波数を用いることが好ましい。また、この場合、保持台３０１に被処理基板が載置されてから、９０秒以内にプラズマを励起し、プラズマ処理を行う事が好ましい。以下の処理では、熱とプラズマの両方の効果で絶縁膜が低誘電率化される。
次に、ステップ１０６において、絶縁膜のＨ２プラズマ処理を、例えば５分間行った後、ステップ１０７で高周波電力の印加を停止し、ガスの導入を停止して処理を終了する。
図６には、本実施例に記載した基板処理方法によって形成された絶縁膜の比誘電率と、プラズマ処理時の被処理基板の温度の関係を示す。
図６を参照するに、プラズマ処理時の被処理基板の温度を高くすると、絶縁膜の誘電率が低くなっていることがわかる。これは、絶縁膜中に含まれる水酸基（−ＯＨ）や、有機物などが、水素プラズマ（水素イオン、水素ラジカル）によって除去される効果が、温度を上昇させることによって相乗的に大きくなると推察される。
しかし、プラズマを励起しない状態で、被処理基板の温度を上昇させると、その後のプラズマでの処理による絶縁膜の比誘電率の低減効果が充分に得られない場合がある。例えば、被処理基板を加熱された保持台に載置してからプラズマを励起するまでの時間が長いと、絶縁膜の収縮が多きくなり、比誘電率が高くなって、その後のプラズマ処理を行っても、絶縁膜の誘電率を低減する効果が充分に得られない。
図７Ａは、図５に示す基板処理方法において、ステップ１０２で、被処理基板を保持台に載置してから、ステップ１０５のプラズマ励起（プラズマ着火）を行うまでの時間を変更した場合の、プラズマ処理後の絶縁膜の比誘電率を示したものである。
図７Ａを参照するに、被処理基板が保持台に載置されてから、プラズマが励起されるまでの保持時間が長いほど絶縁膜の比誘電率が大きくなっていることがわかる。例えば、前記保持時間が１０秒の場合は、比誘電率が２．２４であるのに対して、当該保持時間が６０秒の場合には、比誘電率が２．３８と高くなっている。
このように、前記保持時間、すなわち被処理基板を保持台に載置してからプラズマが励起されるまでの時間をより短くすることで、絶縁膜の比誘電率を小さくすることが可能となり、図７Ａより、前記保持時間を９０秒以下とすることで、絶縁膜の比誘電率を２．５以下とすることができる。また、さらに前記保持時間を３０秒以下とすると、絶縁膜の比誘電率を２．３以下とすることが可能となる。
図７Ｂは、図７Ａの場合と同様にして、前記保持時間を変更した場合の、プラズマ処理後の絶縁膜の膜厚の変化の割合（膜厚の収縮）を示したものである。図７Ｂを参照するに、数値のばらつきはあるものの、被処理基板が保持台に載置されてから、プラズマが励起されるまでの保持時間が長いほど絶縁膜の膜厚の減少が大きなくる傾向にあることがわかる。例えば、前記保持時間が１０秒の場合は、膜厚の変化率が−３．０％(膜厚の減少率が３．０％)であるのに対して、当該保持時間が６０秒の場合には、膜厚の変化率が−７．０％（膜厚の減少率が７．０％）と、膜厚の減少率が大きくなっている。
これは、高温の保持台に被処理基板が載置されたことで絶縁膜の温度が上昇して絶縁膜中で縮重合反応が進行した結果、絶縁膜の密度が増大していることを示していると推察され、このために絶縁膜の誘電率が増加していると考えられる。
しかしながら一方で、上述したように、Ｈ2プラズマ処理による絶縁膜の誘電率を低減させるためには被処理基板の温度が高いこと、典型的には３００℃以上が好ましく、より好ましくは３４０℃以上である。このことから、絶縁膜の比誘電率を２．５以下に効果的に低減させるためには、被処理基板の温度を３５０℃以上に上昇せせる必要があることは明らかであるが、またその場合に効果的に誘電率を低下させることが可能な前記処理条件でプラズマを励起させることが好ましい。
すなわち、被処理基板の温度を上昇させる場合に、Ｈ2プラズマを励起させていないと、絶縁膜中での縮重合によって、膜の密度が増加して誘電率が増加してしまう影響が大きくなる。このため、このような縮重合が進行する前に、被処理基板の温度上昇に応じて速やかにＨ2プラズマを励起し、生成した活性水素（Ｈ＋、Ｈ＊）によって、改質することで絶縁膜中の余剰なＯＨ基やＣＨ３などのアルキル基などを除去して誘電率が低下する反応が支配的になるように基板処理を行うことが好ましい。
本実施例によって形成された、比誘電率が２．５以下の低誘電率絶縁膜は、例えば半導体装置の層間絶縁膜として用いた場合には、配線間の寄生容量を低減させて配線遅延の影響を小さくすることが可能であり、より微細化された、高速動作を必要とする半導体装置の層間絶絶縁膜として有用である。
また、本実施例では、有機シランガスの例として、トリメチルシランを用いた例を示したが、本発明はこれに限定されるものではなく、他の有機シランガス、例えばジメチルジメトキシシラン（ＤＭＤＭＯＳ）を用いることも可能である。
例えば、図１に示したステップ２００の工程において、図示しないガス供給源に接続されたガスライン２０２より、バルブ２０２Ａを開放することで、有機シランガス、例えばジメチルジメトキシシラン１００ｓｃｃｍ、Ｏ2１００ｓｃｃｍ、および不活性ガス（例えばＡｒ）１５０ｓｃｃｍからなる第１の処理ガスを前記チャンバ２０１内に導入し、前記チャンバ２０１内の圧力を６０Ｐａとし、前記高周波電源２０４から前記シャワーヘッド２０１Ｂに高周波電力を２５０Ｗ印加して、前記チャンバ２０１内に高周波プラズマを励起して処理を行い、後の工程はトリメチルシランを用いた場合と同様にすればよい。
このように有機シランガスに、例えばジメチルジメトキシシランを用いた場合でも、本実施例に記載したトリメチルシランを用いた場合と同様の効果を得ることが可能である。
また、本実施例により形成された絶縁膜は、機械的強度を示す指標である弾性係数の一つである縦弾性係数（ヤング率）が、例えば、膜厚が２００ｎｍ、比誘電率２．３の絶縁膜の場合、９．４ＧＰａであり、膜厚が３５０ｎｍ、比誘電率が２．２３の絶縁膜の場合には８．３ＧＰａとなり、いずれも８ＧＰａ以上となり、半導体装置の層間絶縁膜として用いることが可能である水準に達している。
しかし、例えば今後の高性能の半導体装置の開発においては、多層配線の層の数が増加することが予想され、また、例えば、強ストレスの膜を使用するためには、層間絶縁膜の機械的な強度がさらに高いことが好ましい。
そこで、次に示すように、形成された絶縁膜の機械的な強度をさらに良好とするために、絶縁膜のプラズマ処理を、例えば次に示す処理容器１０で実施するようにしもよい。
図８は、絶縁膜の後処理（プラズマ処理）を行う処理容器の一例である、処理容器１０を、模式的に示した図である。
図８を参照するに、前記処理容器１０は、内部に空間１１ａを画成するチャンバ１１と、前記チャンバ１１内に設けられ、被処理基板１２を静電チャックにより保持する保持台１３とを有する。
前記チャンバ１１内の空間１１ａは、底部に前記保持台１３を囲むように等間隔に、すなわち前記保持台１３上の被処理基板１２に対して略軸対称な関係で少なくとも二箇所、好ましくは三箇所以上に形成された排気ポート１１Ｄを介して真空ポンプなどの排気手段により、排気・減圧される。
前記チャンバ１１の外壁のうち前記被処理基板１２に対応する部分には、前記被処理基板に略対向するように、マイクロ波を透過する石英などの誘電体よりなるマイクロ波透過窓１７が設置され、また前記マイクロ波透過窓１７と前記処理容器１１の間には、前記処理容器１１内にプラズマガスを導入するプラズマガス導入リング２０が挿入されて、それぞれ前記チャンバ１１の外壁を画成している。
前記マイクロ波透過窓１７はその周縁部に段差形状を有し、当該段差形状部が前記プラズマガス導入リング２０に設けられた段差形状と係合し、さらにシールリング１６Ａによって前記処理空間１１ａの気密が保持される構造となっている。
前記プラズマガス導入リング２０にはプラズマガス導入口２０Ａよりプラズマガスが導入され、略環状に形成されたガス溝２０Ｂ中を拡散する。前記ガス溝２０Ｂ中のプラズマガスは、前記ガス溝２０Ｂに連通する複数のプラズマガス穴２０Ｃから前記空間１１ａに供給される。
前記マイクロ波透過窓１７上には、プラズマ発生部３０が設置されている。前記プラズマ発生部３０は、前記マイクロ波透過窓１７に密接し、複数のスロット１８ａ，１８ｂを形成された、ステンレス合金またはアルミニウム合金に金メッキが施された材料よりなる平面状のアンテナ板１８と、前記アンテナ板１８を保持し、マイクロ波をシールドする導体材料からなる、シールド筐体２２と、前記アンテナ板１８と前記シールド筐体２２との間に挟持されたＡｌ2Ｏ3、ＳｉＯ2あるいはＳｉ3Ｎ4の低損失誘電体材料よりなる遅波板１９と、を有している。また、前記プラズマ発生部３０と前記マイクロ波透過窓１７の係合部では、Ｏリングなどのシールリング１６Ｂによって気密が保たれる構造になっている。
前記プラズマ発生部３０は、前記チャンバ１１上に前記プラズマガス導入リング１４を介して装着されており、前記プラズマ発生部３０の中央に接続する同軸導波管２１を介して外部のマイクロ波源（図示せず）より、周波数が、例えば２．４５ＧＨｚのマイクロ波が供給される。
供給されたマイクロ波は前記アンテナ板１８上のスロットから前記マイクロ波透過窓１７を介して前記チャンバ１１中に放射され、前記マイクロ波透過窓１７直下の空間１１ａに導入される、前記プラズマガス供給リング２０から供給されたプラズマガス、例えばＡｒガスとＨＨ２ガスを、プラズマ励起する。このプラズマは、低電子温度であるため、被処理基板へのダメージが小さく、また、高密度のプラズマ（１０１１〜１０１３／ｃｍ３）である特長を有している。
前記同軸導波管２１のうち、外側の導波管２１Ａは前記シールド筐体２２に接続され、中心導体２１Ｂは、前記遅波板１９に形成された開口部を介して前記アンテナ板１８の中心に接続されている。そこで、前記同軸導波管２１Ａに供給されたマイクロ波は、前記シールド筐体２２とアンテナ板１８との間を径方向に進行しながら、前記スロットより放射される。
また、前記シールド筐体２２には、例えば、前記マイクロ波透過窓１７、アンテナ板１８や、前記遅波板１９を冷却するための冷却部を設けてもよい。
図９には、前記アンテナ板１８の平面図を示す。図９を参照するに、当該アンテナ板１８には、互いに直交する複数のスロットが形成されており、マイクロ波が放射される複数のスロット１８ａおよびこれに直交する多数のスロット１８ｂが形成されている。例えば、このように構成されたアンテナ板１８を用いた前記プラズマ発生部３０を、ラジアルラインスロットアンテナと呼ぶ場合がある。
かかる構成のプラズマ発生部３０では、前記同軸導波管２１から給電されたマイクロ波は、前記シールド筐体２２とアンテナ板１８との間を、半径方向に広がりながら進行するが、その際に前記遅波板１９の作用により波長が圧縮される。そこで、このようにして半径方向に進行するマイクロ波の波長に対応して前記スロット１８ａおよび１８ｂを同心円状に、かつ相互に直交するように形成しておくことにより、円偏波を有する平面波を前記アンテナ板１８に実質的に垂直な方向に放射することができる。
かかるプラズマ発生部３０を使うことにより、前記処理空間１１ａに均一な高密度プラズマが形成される。このようにして形成された高密度プラズマは電子温度が低く（例えば０．７ｅＶ〜２ｅＶ）、そのため被処理基板１２にダメージが生じることがなく、またチャンバ１１の側壁のスパッタリングに起因する金属汚染が生じる可能性が少ない。
また、前記処理容器１０の、成膜に係る動作は、記憶媒体と、コンピュータ（ＣＰＵ）を内蔵した制御手段１０Ａにより、制御される。例えば、ガスの供給、排出やマイクロ波プラズマの制御などの動作は、前記制御手段１０Ａによって制御される。また、前記制御手段１０Ａの動作は記憶媒体に記憶されたプログラムにより行われる構造になっている。
例えば、前記処理容器１０を用いて、被処理基板上に形成された絶縁膜の後処理（プラズマ処理）を行う場合には、前記制御手段１０Ａの記憶媒体に記録されたプログラム（これをレシピと呼ぶ場合がある）によって、前記制御手段１０Ｓが処理容器１０を、図５に示したフローチャートに基づいて、例えば、例えば実施例１に示した前記処理容器３００の場合と同様にして、被処理基板上に形成された絶縁膜の後処理であるプラズマ処理を行う事が可能である。
この場合、処理の一例として、例えば以下の条件で、プラズマ処理を行った。被処理基板温度４００℃、前記処理空間１１ａの圧力を、２６０Ｐａ、マイクロ波の周波数２．４５ＧＨｚ、マイクロ波電力２０００Ｗ、第２の処理ガスとして、Ａｒ２５０ｓｃｃｍ、Ｈ2５００ｓｃｃｍを用いて５分間後処理した。
上記の条件でプラズマ処理を行った結果、膜厚が２２０ｎｍ、比誘電率２．４４の絶縁膜の縦弾性係数は１６．０ＧＰａ、膜厚が３７５ｎｍ、比誘電率が２．３３の絶縁膜の縦弾性係数は１０．７ＧＰａとなり、いずれも１０ＧＰａ以上の高い値を示し、実施例１の場合、すなわち平行平板プラズマによるプラズマ処理を行った場合に比べてさらに膜が硬く、機械的強度が大きいことを示しており、好適な特性を示している。このように、絶縁膜の弾性係数が高いことは、例えば多層配線構造の層間絶縁膜に用いた場合には、強ストレスに対する信頼性が高く、またＣＭＰ（化学機械研磨）工程などの膜に強いストレスがかかる場合に膜の耐性が高いことを示しており、特に多層配線構造を有する半導体装置の層間絶縁膜として用いると、信頼性が高い構造を構成することが可能となり、好適である。
また、上記のように信頼性の高い、弾性係数の大きい低誘電率の絶縁膜を形成するために、例えば絶縁膜の後処理であるプラズマ処理の場合の条件は、以下に説明するように、好ましい範囲が求められる。
例えば、図１０Ａは、絶縁膜のプラズマ処理時の、前記処理空間１１ａの圧力を変化させた場合の絶縁膜の弾性係数の変化を示したものであり、図１０Ｂは、絶縁膜のプラズマ処理時の、前記処理空間１１ａの圧力を変化させた場合の絶縁膜の比誘電率の変化を示したものである。
図１０Ａを参照するに、プラズマ処理時の前記処理空間１１ａの圧力の変化に対応して絶縁膜の弾性係数も変化するが、絶縁膜の弾性係数は１０ＧＰａ以上となり、圧力を変化させた場合にも絶縁膜の硬さは維持されていることがわかる。しかし、処理容器内の圧力が１０Ｐａ未満となると、処理容器内に生成される活性種のうち、イオンが多くなり、イオンによるスパッタリングの影響が大きくなって絶縁膜がエッチングされてしまう。また、処理容器内の圧力が１０００Ｐａを超えた場合には、絶縁膜の膜厚の減少（膜のシュリンク）が大きくなってしまう懸念がある。そのため、プラズマ処理時の処理容器内の圧力は、１０Ｐａ以上１０００Ｐａ以下とすることが好ましい。
また、図１０Ｂを参照するに、プラズマ処理時の処理容器内の圧力の変化に対応して絶縁膜の比誘電率が変化していることがわかる。この場合、前記処理空間１１ａの圧力が略５０Ｐａ程度以下の領域では、当該処理空間１１ａの圧力の増大にともない、比誘電率が低下しているが、圧力が略５０Ｐａを超える領域では圧力の増加に従い比誘電率が増大する傾向にある。このため、比誘電率を所望の値とするためには、好ましい圧力領域が存在することがわかる。例えば、比誘電率を、３以下とするためには、プラズマ処理時の前記処理空間１１ａの圧力は、１０Ｐａ以上５００Ｐａ以下とすることが好ましく、比誘電率を２．５以下とするためには、プラズマ処理時の前記処理空間１１ａの圧力は、４０Ｐａ以上９０Ｐａ以下とすることが、より好ましい。
また、プラズマ処理時の、プラズマ励起をするために前記プラズマ発生部３０に印加するマイクロ波電力は、５００Ｗ以上２０００Ｗ以下であることが好ましい。これは、マイクロ波電力が５００Ｗ未満では第２の処理ガスの解離が進行せずプラズマ処理の効果が充分得られず、一方マイクロ波電力を２０００Ｗ以上とすると、処理される絶縁膜にダメージの影響がでるためである。
また、図１１は、実施例１と実施例２による基板処理方法によって形成された絶縁膜の、比誘電率と弾性係数の関係を示した図である。
図１１を参照するに、図中、実験ＰＰで、実施例１による結果、すなわち絶縁膜のプラズマ処理を処理容器３００の平行平板プラズマで行った場合の結果を示し、実験ＭＷで、実施例２による結果、すなわち、絶縁膜のプラズマ処理を処理容器１０のマイクロ波プラズマで行った場合の結果を示している。
実験ＰＰの場合、プラズマ処理の条件は、高周波電力を５００〜２０００Ｗ、処理容器内の圧力を３０〜１００Ｐａとした場合の結果である。一方、実験ＭＷの場合、プラズマ処理の条件は、マイクロ波電力を５００〜２０００Ｗ、処理容器内の圧力を５０〜２６６Ｐａとした場合の結果である。
図１１を参照するに、実験ＭＷの場合、すなわち前記処理容器１０のマイクロ波プラズマを用いて処理を行った場合には、平行平板プラズマを用いて処理を行った場合に比べて、弾性係数が高く、絶縁膜が硬く機械的強度に優れており、層間絶縁膜として用いる場合により好適であることがわかる。
これは、マイクロ波を、前記プラズマ発生部３０用いてプラズマ励起しているために、プラズマ密度が高く、かつ電子温度が低いプラズマが励起可能となっていることが寄与していると考えられる。この場合、例えば、絶縁膜の誘電率が２．５以下であって、かつ弾性係数が１０ＧＰａ以上とすることが可能となっている。
また、本図には実験ＰＰＬで、実験ＰＰで示した平行平板プラズマを用いた処理において、処理時間を５倍とした場合の結果を示している。このように平行平板プラズマ処理によって弾性係数の高い膜、すなわち硬い膜を形成しようとした場合、処理時間が長くかかってしまう懸念がある。一方、実験ＭＷで示すように、前記処理容器１０によるマイクロ波プラズマを用いた場合、弾性係数の高い、機械的強度に優れた絶縁膜を速やかに、例えば平行平板プラズマの場合の略１／５の処理時間で、形成することが可能である。すなわち、絶縁膜の比誘電率を２．５以下として、弾性係数を８ＧＰａ以上とするためには、マイクロ波プラズマ処理を行う事がより効果的である。
また、絶縁膜の比誘電率と機械的な強度は、図８に示した、前記処理容器１０の、前記マイクロ波透過窓１７と、被処理基板１２の距離であるギャップＧを変化させた場合にも変化する。
図１２は、絶縁膜をプラズマ処理する場合の前記処理容器１０の、前記ギャップＧを変化させた場合のプラズマ処理後の比誘電率と弾性係数の関係を示した図である。なお、図１２には、前記ギャップＧを、３５ｍｍとした場合、５５ｍｍとした場合、および１０５ｍｍとした場合の結果を示してある。
図１２を参照するに、前記ギャップＧが１０５ｍｍの場合に比べて前記ギャップＧを５５ｍｍとした場合の方が、絶縁膜の比誘電率が低く、また弾性係数が大きくなる傾向にあることがわかる。また、同様に、前記ギャップＧが５５ｍｍの場合に比べて前記ギャップＧを３５ｍｍとした場合の方が、絶縁膜の比誘電率が低く、また弾性係数が大きくなる傾向にあることがわかる。すなわち、前記ギャップＧを狭くした場合に、比誘電率が低く、かつ機械的な強度に優れた絶縁膜を形成するために好ましく、比誘電率を２．５以下として、また弾性係数を８ＧＰａ以上となる絶縁膜を形成するためには、前記ギャップＧを５５ｍｍ以下とすることが好ましい。
また、前記ギャップＧを極端に狭くした場合には、被処理基板の温度上昇を抑制することが困難であり、また被処理基板にダメージが入る懸念があるため、前記ギャップＧは、１０ｍｍ以上とすることが好ましい。
また、例えば、図３に示した前記処理容器２００で絶縁膜を形成した場合、ＳｉとＣを含む、処理容器２００内、例えば、壁、シャワーヘッド、載置台などに付着した当該絶縁膜をクリーニングによって除去することが困難となる場合がある。
例えば、従来から用いられてきたシリコン酸化膜（ＳｉＯ2膜）系の絶縁膜の場合、フッ素を含むガス、例えばＣＦ系のガスやＮＦ３ガスをプラズマ励起することで生成されるイオンやラジカルにより、シリコン酸化膜を容易にエッチングすることが可能であった。
一方、ＳｉとＣを含む絶縁膜、例えばＳｉＣ膜、ＳｉＣＯ膜、ＳｉＣＯ（Ｈ）膜などの場合には、ＣＦ系のガスやＮＦ3ガスから生成されるイオンやラジカルではエッチング速度が極端に低下してしまい、クリーニング時間が長くなってしまう。また、クリーニング時間が長くなるために、クリーニングが行われる処理容器の内部にダメージを与えてしまう懸念が生じていた。
また、例えばＨＦなどのガスを用いればエッチングレートを上昇させることは可能であるが、例えば処理容器はＡｌまたはＡｌ合金などの金属で形成されることが好ましいために、ＨＦを用いた場合には、処理容器内部にダメージを与えてしまうことが避けられなかった。
そこで、本実施例では、上記の課題を解決した処理容器のクリーニング方法を以下に示す。
本実施例によるクリーニング方法を実施する場合、図３に示した前記処理容器２００を、次に示すように変更すればよい。
図１３は、本実施例に係るクリーニング方法および基板処理方法を実施可能な、処理容器の一例である処理容器２００Ａを模式的に示した図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
前記シャワーヘッド２０１Ｂには、絶縁膜を成膜するための原料となる成膜処理ガスである、ＳｉとＣを含む有機シランガス、例えばトリメチルシラン（ＳｉＨ（ＣＨ3）3）ガスを供給するガスライン２０２が接続されているが、これに加えて、本実施例による処理容器２００Ａでは、前記シャワーヘッド２０１Ｂには、前記処理容器２０１内部をクリーニングするための処理ガスを供給するガスライン２０６が接続されている。当該ガスライン２０６には、クリーニングのための第３の処理ガスを供給する、バルブ２０６Ａを付したガスライン２０６ａと、クリーニングのための第４の処理ガスを供給する、バルブ２０６Ｂを付したガスライン２０６ｂが接続されている。
前記ガスライン２０６ａは、図示しないガス供給源に接続され、当該ガスライン２０６ａからは、クリーニングのための第３の処理ガスである、酸素を含むガス、例えばＯ2が前記シャワーヘッド２０１Ｂを介して前記処理容器２０１内に供給される。
同様に、前記ガスライン２０３ｂは、図示しないガス供給源に接続され、当該ガスライン２０３ｂからは、クリーニングのための第４の処理ガスである、フッ素を含むガス、例えばＮＦ3が前記シャワーヘッド２０１Ｂを介して前記処理容器２０１内に供給される。また、前記ガスライン２０３ａまたは２０３ｂからは必要に応じて希釈のための不活性ガスが供給される。
前記処理容器２００Ａにおいて、被処理基板Ｗｆに絶縁膜を形成し、さらに当該処理容器をクリーニングする基板処理方法は、例えば、図１４に示すフローチャートに基づいて以下に説明するように行う。
図１４を参照するに、まずステップ６００（図中Ｓ１００と表記、以下同様）において、図１４で図示を省略した、前記処理容器２００Ａに設けられたウェハ搬送用のゲートバルブを開放して被処理基板を前記チャンバ２０１に搬入し、前記保持台２０１Ａに載置する。
次に、ステップ７００において、当該被処理基板上に、実施例１に記載したようにして絶縁膜を成膜する処理を行う。
ここで、プラズマによってガスの分解と、被処理基板上への堆積が生じて、前記被処理基板上に、ＳｉとＣを含む絶縁膜、例えばＳｉＣＯ（Ｈ）膜が形成される。
次に、ステップ８００において、前記チャンバ２０１からゲートバルブを介して被処理基板処理容器を搬出する。このようなステップ６００からステップ８００までの成膜工程Ｄを、例えば複数回繰り返すことで、複数枚の被処理基板上に絶縁膜を連続的に形成することが可能である。
しかし、成膜工程Ｄにおいて、前記シャワーヘッド２０１Ｂや前記保持台２０１Ａを含む、前記チャンバ２０１内部には絶縁膜が堆積されるため、当該処理容器２０１のクリーニングを行う事が必要になる。
そこで、本実施例による基板処理では、ステップ９００において、処理容器のクリーニング工程Ｃを実施して、処理容器のクリーニングを行っている。
また、クリーニング処理は、例えば被処理基板に絶縁膜を形成する処理を１枚行う毎に行う場合、また複数枚の成膜を行った後で、例えば２５枚の成膜を行った後に２５枚の処理で付着した絶縁膜を一度にクリーンングする場合があり、いずれの方法で行ってもよい。
従来、ＳｉとＣを含む絶縁膜のクリーニングに、例えば、シリコン酸化膜と同様のクリーニング方法を適用した場合には、当該絶縁膜のエッチング速度が遅いためにクリーニングが困難となる場合があった。
そこで、本実施例では、酸素を含む第３の処理ガスでプラズマ処理を行い、当該絶縁膜の酸化を促進させ、その後にフッ素を含む第４の処理ガスでプラズマ処理を行うことで、酸化が進行した絶縁膜のエッチングを行って絶縁膜の除去を行う方法を行っている。
このため、ＳｉとＣを含む絶縁膜のエッチング速度が上昇し、クリーニング時間を短縮して、処理容器にダメージを与える事無く絶縁膜のクリーニングを行う事が可能になっている。次に、本実施例によるクリーニング処理に関して、前記ステップ９００の詳細を図１５に示す。
図１５は、本実施例によるクリーニング方法の詳細を示すフローチャートである。図１５を参照するに、まず、ステップ９１０でクリーニング処理を開始すると、次にステップ９２０で、前記バルブ２０６Ａを開放することで、第３の処理ガス、例えばＯ2を２００ｓｃｃｍ、前記シャワーヘッド２０１Ｂを介して前記チャンバ２０１内に導入し、チャンバ２０１内の圧力を６０Ｐａとする。
次に、ステップ９３０で、前記高周波電源２０４から前記シャワーヘッド２０１Ｂに高周波電力を１０００Ｗ印加して、前記チャンバ２０１内に高周波プラズマを励起する。ここで、酸素プラズマ中の酸素ラジカル、および酸素イオンなどにより、前記シャワーヘッド２０１Ｂや前記保持台２０１Ａを含む前記チャンバ２０１内部に堆積した、ＳｉとＣを含む絶縁膜の酸化を促進させる。
この場合、絶縁膜のエッチングレートを向上させるために、図１３では図示を省略した、前記チャンバ２０１に設置された壁ヒータによって、前記チャンバ２０１の温度は、５０〜２００℃、好ましくは、１００〜１５０℃程度に維持される。また、前記保持台の温度は、１００℃〜４５０℃とすることが好ましく、この場合、例えば、３５０℃とする。
次に、ステップ９４０において、前記バルブ２０６Ａを閉じ、高周波電力の印加を停止して、プラズマをＯＦＦにする。
次に、ステップ９５０で、前記バルブ２０６Ｂを開放することで、フッ素を含む第４の処理ガス、例えばＮＦ3を１５０ｓｃｃｍ、前記シャワーヘッド２０１Ｂを介して前記チャンバ２０１内に導入し、チャンバ２０１内の圧力を６０Ｐａとする。
次に、ステップ９６０で、前記高周波電源２０４から前記シャワーヘッド２０１Ｂに高周波電力を１５００Ｗ印加して、前記チャンバ２０１内に高周波プラズマを励起する。ここで、ＮＦ3プラズマ中のフッ素ラジカル、およびフッ素イオンなどにより、前記シャワーヘッド２０１Ｂや前記保持台２０１Ａを含む前記チャンバ２０１内部に堆積した絶縁膜を、エッチングして除去する。この場合、前記ステップ９３０においてＳｉとＣを含む絶縁膜の酸化が促進されているため、フッ素ラジカル、およびフッ素イオンなどにより絶縁膜がＳｉＦxの形で容易にエッチングされて除去される。
この場合、絶縁膜のエッチングレートを向上させるために、図１３では図示を省略した、前記チャンバ２０１に設置された壁ヒータによって、前記チャンバ２０１の温度は、５０〜２００℃、好ましくは、１００〜１５０℃程度に維持される。また、前記保持台の温度は、１００℃〜４５０℃とすることが好ましく、この場合、例えば、３５０℃とする。
次に、ステップ９７０で、前記バルブ２０６Ｂを閉じ、高周波電力の印加を停止して、プラズマをＯＦＦにし、ステップ９８０でクリーニング処理を完了する。
本実施例の場合には、図１５に示すステップ９２０〜９４０、すなわち酸素処理工程Ｃ１において、酸素を含む第３の処理ガスのプラズマ、例えばＯ2プラズマによってＳｉとＣを含む絶縁膜の酸化が進行する。また、一部のＣはＣＯ2の形で除去される可能性も考えられる。
そのため、図１５に示すステップ９５０〜９７０、すなわちフッ素処理工程Ｃ２においては、酸化が進行し、また一部Ｃ（炭素）が除去された絶遠膜を、フッ素を含む第４の処理ガスのプラズマ、例えばＮＦ3プラズマによってエッチングすることになるため、従来の方法と比較して当該絶縁膜のエッチング速度が上昇すると考えられる。
また、本実施例の図１４および図１５に示す方法と、従来の方法でクリーニング時間を比較したところ、本実施例によるクリーンング時間の短縮効果が確認された。具体的には、従来の方法として本実施例において酸素処理工程Ｃ１を省略した方法と、本実施例の場合とでクリーニング時間を比較した。また、図１４に示す成膜工程Ｄにおいては、被処理基板上にＳｉとＣを含む絶縁膜を５０ｎｍ成膜する処理を２５回繰り返した。
この場合、従来の方法では、ステップ９６０の処理を４５分間行っても絶縁膜を完全に除去できず、クリーニング時間は４５分以上を要することが確認された。一方、本実施例の場合には、ステップ９３０の処理を１０分間、ステップ９５０の処理を１５分間、プラズマ処理を合計で２５分間行うことで、前記チャンバ２０１内の、例えばチャンバ２０１の内壁面や、前記保持台２０１Ａ、前記シャワーヘッド２０１Ｂなどに付着したＳｉとＣを含む絶縁膜の除去を完了することができた。
また、クリーニング時間を短縮することが可能となったためにチャンバがプラズマに曝されている時間が短くなり、プラズマによるチャンバ２０１内へのダメージを低減することが可能となり、例えばプラズマダメージによる金属汚染や、パーティクルの発生などが抑制される効果を奏する。さらに、ダメージを低減したために装置のメンテナンスサイクルを長くし、またクリーニング時間を短縮したために、高価なクリーニングガスの使用量を低減して、装置のランニングコストの低減を可能とする効果を奏する。
また、本実施例の場合、前記シャワーヘッド２０１Ｂと、前記保持台２０１Ａ間とでプラズマを励起する、いわゆる並行平板プラズマ方式をとっている。この場合、例えば処理容器と離間したプラズマ発生容器でプラズマを発生させて、当該プラズマにより発生したラジカルを処理容器内に導入してクリーニングを行う、いわゆるリモートプラズマ方式と比較した場合、クリーニングに用いるクリーニングガスの使用量が少ないため、装置のランニングコストが抑制されるという効果を奏する。
また、成膜に用いるプラズマ源とクリーニングに用いるプラズマ源が共用できるため、基板処理装置が単純となり、基板処理装置のコストを低減できる利点がある。
また、例えばＩＣＰ（誘導結合）プラズマ源などの高密度プラズマと比較した場合、平行平板プラズマは形状が単純であり、装置コストを抑制することができる。
本実施例では、第３の処理ガスとして、Ｏ2を用いる例を示したが、必要に応じて例えばＡｒ、Ｈｅなどの不活性ガスで希釈して用いてもよい。また、Ｏを含む化合物ガス、例えばＮ2Ｏを用いてもよく、またＯ3などを用いても本実施例と同様の効果を得ることが可能である。
また、第４の処理ガスとしては、ＮＦ3の他にもＦを含むエッチング性を有するガスを用いることが可能であり、フロロカーボン系のガス、例えばＣＦ4、Ｃ2Ｆ6、Ｃ5Ｆ8や、またＳＦ6などを用いても、ＮＦ3を用いた場合と同様の効果を得ることが可能である。
また、本実施例では、成膜処理ガスの有機シランガスとして、トリメチルシランを用いた例を示したが、他の有機シランガスを用いることも可能であり、例えばジメチルジメトキシシラン（ＤＭＤＭＯＳ）を用いることも可能である。
また、シランガス（ＳｉＨ4）に他のガスを添加して成膜処理ガスとして用いることも可能であり、例えばシランガスに、Ｏ2と、メタンまたはエタンなどの炭化水素系のガスを添加して成膜処理ガスとして用いることで、ＳｉＣ膜、ＳｉＣＯ膜、ＳｉＣＯ（Ｈ）膜などを形成することが可能である。また、同様にしてシランガスに、メタノール、エタノールなどを添加して、ＳｉＣ膜、ＳｉＣＯ膜、ＳｉＣＯ（Ｈ）膜などを形成することが可能である。また、同様にして、窒素を含む膜、例えば、ＳｉＣＮ膜などをクリーンングすることも可能である。
本実施例によって形成された、ＳｉとＣを含む絶縁膜は、例えば半導体装置の配線形成工程において、層間絶縁膜をエッチングする場合の、低誘電率ハードマスクとして用いることが可能である。当該ハードマスクは、配線間（層間）での寄生容量を増大させないために低誘電率であることを要し、本実施例に記載したようなＳｉとＣを含む絶縁膜、例えばＳｉＣ系の絶縁膜は当該ハードマスクとして用いると好適である。
また、ＳｉとＣを含む層間絶縁膜は、例えば半導体装置の配線間の層間絶縁膜として用いると、低誘電率の層間絶縁膜として、配線間の寄生容量を小さくできるために好適である。また、層間絶縁膜として用いる場合には、ハードマスクとして用いる場合にくらべて、酸素または水素の添加量を増やして、ＳｉＣＯ膜、またはＳｉＣＯ（Ｈ）膜として用いることがあり、誘電率をさらに低下させるために好適である。
本実施例は、このように低誘電率であるために配線間の寄生容量を小さくできるハードマスク、または低誘電率であるために配線間の寄生容量を小さくできる層間絶縁膜の形成に用いる処理容器のクリーニング方法に有効な技術であり、高速度で動作する半導体装置を製造するための基板処理方法として有効な技術である。
また、上記に示した実施例３は次に示すように変更することが可能であり、実施例３に記載した場合と同様の効果を奏する。
図１６は、実施例３において、図１５に示したクリーニング処理を変更した場合の実施例であり、そのフローチャートを示している。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
本実施例においては、ステップ９７０の終了後に、必要に応じて処理をステップ９２０に戻すように制御され、ステップ９２０〜ステップ９７０の処理、すなわち酸素処理工程Ｃ１とフッ素含有ガス処理工程Ｃ２が繰り返し実施されるようになっている。ステップ９２０〜ステップ９７０の処理が所定の回数実施された後、ステップ９８０で処理が終了する。
このため、本実施例では、実施例３に記載した効果に加え、さらに効果的に絶縁膜の酸化またはＣの除去を行うことができるために、絶縁膜のエッチング速度を上昇させることができる効果を奏する。
例えば、特にエッチングの対象となる絶縁膜が厚い場合には、ステップ９２０〜ステップ９４０の酸素処理工程Ｃ１において、当該絶縁膜の内部まで酸化が進行せず、また当該絶縁膜の内部のＣを除去する効果が充分ではない場合がある。そのため、その後のステップ９５０〜９７０のフッ素含有ガス処理工程において、絶縁膜のエッチングが進行するに従い、絶縁膜のエッチング速度が低下してしまう懸念があった。
本実施例では、前記酸素処理工程Ｃ１と前記フッ素含有ガス処理工程Ｃ２を繰り返して実施するようにしているため、絶縁膜のエッチングが進行した後にも再び前記酸素処理工程Ｃ１が実施され、エッチングが進行した後の絶縁膜の酸化とＣの除去を効果的に行うようにしている。そのため、絶縁膜のエッチングが進行した後でもエッチング速度が低下することを防止し、エッチング速度を高く維持することが可能となる効果を奏する。
また、本実施例は、特にエッチングされる絶縁膜が厚い場合に有効であるため、例えば図１４の成膜工程Ｄを複数回繰り返した後、例えば２５枚の成膜後にクリーニングを行う場合などに特に有効である。また、クリーニング処理は、成膜処理を１枚行う毎に実施する場合に比べて、複数の成膜後にまとめて行う場合のほうが、例えば被処理基板の搬送時間なども考慮すると効率が良いため、本実施例は被処理基板の処理効率を良好とするのに特に有効な技術である。
次に、実施例３の別の変更例を図１７に示す。図１７は、実施例３において、図１５に示したクリーニング処理を変更した場合の実施例であり、そのフローチャートを示している。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図１７を参照するに、本実施例の場合には、ステップ９３０の後に、ステップ９５０Ａで前記バルブ２０６Ｂを開放して、第４の処理ガス、例えばＮＦ3を１５０ｓｃｃｍ、前記シャワーヘッド２０１Ｂを介して前記チャンバ２０１内に導入するようになっている。
ステップ９７０では、前記バルブ２０６Ａ，２０６Ｂを閉じると共に、高周波電力の印加を停止して、ステップ９８０で処理を終了している。
本実施例では、第３の処理ガスでプラズマを励起した状態から、第４の処理ガスを導入しているために、実施例１に記載した効果に加えて、クリーニング処理に係る制御を単純にして、クリーニング処理にかかる時間を短縮できる効果を奏する。
また、ステップ９５０Ａでは、絶縁膜の酸化やＣの除去と、フッ素によるエッチングが同時に進行することになるが、必要に応じて、ステップ９５０Ａで、第３の処理ガスの導入量を少なくする、または導入を停止するようにしてもよい。
また、実施例３のさらに別の変更例を図１８に示す。図１８は、実施例３において、図１５に示したクリーニング処理を変更した場合の実施例であり、そのフローチャートを示している。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図１８を参照するに、本実施例の場合には、ステップ９２０Ａで、前記バルブ２０６Ａと共に前記バルブ２０６Ｂを開放して、第３の処理ガスと第４の処理ガスを、前記シャワーヘッド２０１Ｂを介して前記チャンバ２０１内に導入するようになっている。
そのため、本実施例では絶縁膜の酸化やＣの除去と、フッ素によるエッチングが同時に進行することになる。本実施例の場合、実施例３に記載した効果に加えて、第３の処理ガスと第４の処理ガスを同時に導入しているために、クリーニング処理に係る制御を単純にして、クリーニング処理にかかる時間を短縮できる効果を奏する。また、第３の処理ガスと第４の処理ガスをまとめて導入することが可能となるために、ガスラインの本数を減らして装置のコストを低減する効果もある。
また、ＳｉとＣを含む絶縁膜の組成によってエッチングされる速度は異なり、例えば、組成によっては絶縁膜の酸化またはＣの除去の効果がエッチング速度に寄与する影響が大きくなるために、酸素処理工程Ｃ１がフッ素処理工程Ｃ２の前に実施された場合にエッチングレートが高くなる場合があり、この場合、クリーニング時間は本実施例よりも実施例３〜実施例５のほうが短くなる場合がある。このため、このような影響を考慮して、必要に応じて実施例３〜実施例６に記載した方法を使い分けることが好ましい。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
本発明によれば、有機シランガス系のガスを用いて形成される絶縁膜の低誘電率化と、機械的な強度の向上が可能となる。
実施例１による基板処理方法を示したフローチャートである。 実施例１による基板処理方法を実施する基板処理装置の一例である。 図２の基板処理装置に用いられる処理容器の断面を模式的に示した図（その１）である。 図２の基板処理装置に用いられる処理容器の断面を模式的に示した図（その２）である。 図１の基板処理方法のプラズマ処理の詳細を示すフローチャートである。 プラズマ処理時の被処理基板温度と、絶縁膜の比誘電率の関係を示す図である。 被処理基板を載置してからプラズマを励起するまでの時間を変更した場合の絶縁膜の比誘電率の変化を示した図である。 被処理基板を載置してからプラズマを励起するまでの時間を変更した場合の絶縁膜の膜厚の変化率を示した図である。 プラズマ処理を行う処理容器を模式的に示した断面図である。 図８の処理容器に用いられるアンテナ板の平面図である。 処理容器の圧力を変化させた場合の絶縁膜の弾性係数の変化を示した図である。 処理容器の圧力を変化させた場合の絶縁膜の比誘電率の変化を示した図である。 プラズマ処理後の絶縁膜の比誘電率と弾性係数の関係を示す図である。 マイクロ波透過窓と被処理基板の距離を変化させた場合の絶縁膜の比誘電率と弾性係数の関係を示す図である。 実施例３による基板処理方法を実施可能な基板処理装置の一例を模式的に示した図である。 実施例３による基板処理方法を示すフローチャートである。 図１４に示す基板処理方法の、クリーニング処理の詳細を示すフローチャートを示した図（その１）である。 図１４に示す基板処理方法の、クリーニング処理の詳細を示すフローチャートを示した図（その２）である。 図１４に示す基板処理方法の、クリーニング処理の詳細を示すフローチャートを示した図（その３）である。 図１４に示す基板処理方法の、クリーニング処理の詳細を示すフローチャートを示した図（その４）である。
１００ 基板処理装置
１０１Ａ，１０１Ｂ 面
１０１ａ，１０１ｂ，１０１ｃ，１０１ｄ ゲートバルブ
１０２ 搬送アーム
１０３，１０４ ロードロック室
１０３ａ，１０４ｂ 挿入扉
Ｃ１，Ｃ２ カセット
２００，３００ 処理容器
２０１，３０１ チャンバ
２０１Ａ，３０１Ａ 保持台
２０１ａ，３０１ａ ヒータ
２０１Ｂ，３０１Ｂ シャワーヘッド
２０２，３０２ ガスライン
２０２Ａ，３０２Ａ バルブ
２０３，３０３ 電源ライン
２０４，３０４ 高周波電源
１０ 処理容器
１１ チャンバ
１１ａ 処理空間
１１Ｄ 排気口
１２ 被処理基板
１３ 保持台
１３Ａ 高周波電源
１７ マイクロ波透過窓
２０ プラズマガス導入リング
２０Ａ プラズマガス導入口
２０Ｂ ガス溝
２０Ｃ プラズマガス孔
２１ 同軸導波管
２１Ａ 外側導波管
２１Ｂ 内側給電線
２２ アンテナ本体

Claims (15)

  1. 低誘電率膜を担持する基板を基板保持台上に載置する工程と、
    前記基板保持台上において前記基板を加熱する工程と、
    前記低誘電率膜を、水素ガスを含む処理ガスを前記低誘電率膜上に供給し、プラズマを励起することにより、プラズマ処理する工程と、
    よりなり、
    前記プラズマは、
    前記プラズマが形成される位置に、複数のスロットを有する平面アンテナを介して供給されるマイクロ波により励起され、
    前記基板を前記基板保持台上に載置した後、９０秒以内に励起されることを特徴とする低誘電率膜の形成方法。
  2. 前記低誘電率膜は、２．５以下の比誘電率を有することを特徴とする請求項１記載の低誘電率膜の形成方法。
  3. 前記プラズマは、前記基板を前記基板保持台上に載置した後３０秒以内に励起され、前記低誘電率膜は２．３以下の比誘電率を有することを特徴とする請求項１または２記載の低誘電率膜の形成方法。
  4. 前記加熱工程は、前記低誘電率膜を３００℃以上の温度に加熱することを特徴とする請求項１〜３のうち、いずれか一項記載の低誘電率膜の形成方法。
  5. 前記加熱工程は、前記低誘電率膜を３４０℃以上の温度に加熱することを特徴とする請求項１〜３のうち、いずれか一項記載の低誘電率膜の形成方法。
  6. 前記プラズマは、前記基板を前記保持台上に載置した後１０秒以内に励起され、前記プラズマ処理による前記低誘電率膜の膜厚の減少は、３％以下であることを特徴とする請求項１〜５のうち、いずれか一項記載の低誘電率膜の形成方法。
  7. 前記プラズマ処理工程は、１０Ｐａ以上、１０００Ｐａ以下の圧力で実行されることを特徴とする請求項１〜６のうち、いずれか一項記載の低誘電率膜の形成方法。
  8. 前記低誘電率膜は、１０GＰａ以上の縦弾性定数を有することを特徴とする請求項２または７記載の低誘電率膜の形成方法。
  9. 前記プラズマ処理工程は、４０Ｐａ以上、９０Ｐａ以下の圧力で実行されることを特徴とする請求項２記載の低誘電率膜の形成方法。
  10. 前記マイクロ波は、前記プラズマが励起される場所に、マイクロ波透過窓を介して供給され、前記マイクロ波透過窓と前記基板との距離は、前記プラズマ処理の間、５５ｍｍ以下に保持されることを特徴とする請求項１〜９のうち、いずれか一項記載の低誘電率膜の形成方法。
  11. さらに前記低誘電率膜を、有機シラン化合物を含む処理ガスをプラズマ励起することで成膜する工程を含むことを特徴とする請求項１０記載の低誘電率膜の形成方法。
  12. 前記低誘電率膜の成膜工程は、並行平板型プラズマ処理装置により実行されることを特徴とする請求項１１記載の低誘電率膜の形成方法。
  13. 前記有機シラン化合物は、トリメチルシランまたはジメチルメトキシシランであることを特徴とする請求項１１または１２記載の低誘電率膜の形成方法。
  14. 前記プラズマは、０．７〜２ｅＶの電子温度を有することを特徴とする請求項１〜１０記載の低誘電率膜の形成方法。
  15. 前記低誘電率膜は、ＳｉＣＯ（Ｈ）膜であることを特徴とする請求項１〜１４のうち、いずれか一項記載の低誘電率膜の形成方法。
JP2005515335A 2003-11-11 2004-11-08 低誘電率膜の形成方法 Expired - Fee Related JP4627262B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2003381591 2003-11-11
JP2003381591 2003-11-11
JP2003417896 2003-12-16
JP2003417896 2003-12-16
PCT/JP2004/016541 WO2005045916A1 (ja) 2003-11-11 2004-11-08 基板処理方法

Publications (2)

Publication Number Publication Date
JPWO2005045916A1 JPWO2005045916A1 (ja) 2007-05-24
JP4627262B2 true JP4627262B2 (ja) 2011-02-09

Family

ID=34575955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005515335A Expired - Fee Related JP4627262B2 (ja) 2003-11-11 2004-11-08 低誘電率膜の形成方法

Country Status (4)

Country Link
US (2) US7662728B2 (ja)
JP (1) JP4627262B2 (ja)
KR (2) KR100900587B1 (ja)
WO (1) WO2005045916A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3967253B2 (ja) * 2002-11-08 2007-08-29 東京エレクトロン株式会社 多孔質絶縁膜の形成方法及び多孔質絶縁膜の形成装置
JP4837370B2 (ja) 2005-12-05 2011-12-14 東京エレクトロン株式会社 成膜方法
KR100933374B1 (ko) * 2006-01-13 2009-12-22 도쿄엘렉트론가부시키가이샤 다공질 막의 성막 방법 및 컴퓨터 판독가능한 기록 매체
KR100978407B1 (ko) * 2006-03-06 2010-08-26 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치
JP4905179B2 (ja) 2007-02-27 2012-03-28 東京エレクトロン株式会社 プラズマ処理装置及びそのクリーニング方法
JP5213010B2 (ja) * 2007-04-13 2013-06-19 次世代半導体材料技術研究組合 半導体装置、その製造方法、及びその製造装置
KR101489326B1 (ko) * 2008-09-09 2015-02-11 삼성전자주식회사 기판의 처리 방법
US9666414B2 (en) 2011-10-27 2017-05-30 Applied Materials, Inc. Process chamber for etching low k and other dielectric films
JP5250141B2 (ja) * 2012-07-13 2013-07-31 東京エレクトロン株式会社 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
JP6151080B2 (ja) * 2013-04-26 2017-06-21 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置
JP6242095B2 (ja) * 2013-06-28 2017-12-06 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
JP5710033B2 (ja) * 2014-01-22 2015-04-30 東京エレクトロン株式会社 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
JP2015185565A (ja) * 2014-03-20 2015-10-22 東京エレクトロン株式会社 シリコン酸化膜形成装置の洗浄方法、シリコン酸化膜の形成方法、及び、シリコン酸化膜形成装置
JP6183965B2 (ja) * 2014-03-27 2017-08-23 Ｓｐｐテクノロジーズ株式会社 シリコン酸化膜及びその製造方法、並びにシリコン酸化膜の製造装置
US20180033614A1 (en) * 2016-07-27 2018-02-01 Versum Materials Us, Llc Compositions and Methods Using Same for Carbon Doped Silicon Containing Films
JP7278456B2 (ja) * 2018-07-27 2023-05-19 東京エレクトロン株式会社 プラズマ処理装置
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003044843A2 (en) * 2001-11-16 2003-05-30 Trikon Holdings Limited Forming low k dielectric layers
JP2003264189A (ja) * 2002-01-29 2003-09-19 Asm Japan Kk 低誘電率層間絶縁膜を形成する方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5207836A (en) * 1989-08-25 1993-05-04 Applied Materials, Inc. Cleaning process for removal of deposits from the susceptor of a chemical vapor deposition apparatus
US5970384A (en) * 1994-08-11 1999-10-19 Semiconductor Energy Laboratory Co., Ltd. Methods of heat treating silicon oxide films by irradiating ultra-violet light
JP3333701B2 (ja) * 1996-11-14 2002-10-15 東京エレクトロン株式会社 プラズマ処理装置のクリ−ニング方法
JPH10144668A (ja) * 1996-11-14 1998-05-29 Tokyo Electron Ltd プラズマ処理方法
US5843239A (en) * 1997-03-03 1998-12-01 Applied Materials, Inc. Two-step process for cleaning a substrate processing chamber
JP2002538604A (ja) * 1999-02-26 2002-11-12 トリコン ホールディングス リミティド ポリマー層の処理方法
JP2003503849A (ja) 1999-06-26 2003-01-28 トリコン ホールディングス リミティド 基材上にフィルムを形成する方法及び装置
EP1077479A1 (en) * 1999-08-17 2001-02-21 Applied Materials, Inc. Post-deposition treatment to enchance properties of Si-O-C low K film
GB0001179D0 (en) 2000-01-19 2000-03-08 Trikon Holdings Ltd Methods & apparatus for forming a film on a substrate
KR100391992B1 (ko) * 2000-12-08 2003-07-22 삼성전자주식회사 저유전율 층간절연막을 가지는 반도체 장치 형성 방법
KR100582481B1 (ko) * 2001-01-25 2006-05-23 동경 엘렉트론 주식회사 전자 디바이스 재료의 제조 방법
JP2002289616A (ja) * 2001-03-28 2002-10-04 Mitsubishi Heavy Ind Ltd 成膜方法及び成膜装置
US7028696B2 (en) * 2001-05-04 2006-04-18 Lam Research Corporation Plasma cleaning of deposition chamber residues using duo-step wafer-less auto clean method
JP2003037105A (ja) * 2001-07-26 2003-02-07 Tokyo Electron Ltd プラズマ処理装置及び方法
US6767836B2 (en) * 2002-09-04 2004-07-27 Asm Japan K.K. Method of cleaning a CVD reaction chamber using an active oxygen species
US7250370B2 (en) * 2003-09-19 2007-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Two step post-deposition treatment of ILD layer for a lower dielectric constant and improved mechanical properties

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003044843A2 (en) * 2001-11-16 2003-05-30 Trikon Holdings Limited Forming low k dielectric layers
JP2003264189A (ja) * 2002-01-29 2003-09-19 Asm Japan Kk 低誘電率層間絶縁膜を形成する方法

Also Published As

Publication number Publication date
KR20070119099A (ko) 2007-12-18
US7662728B2 (en) 2010-02-16
KR100854809B1 (ko) 2008-08-27
JPWO2005045916A1 (ja) 2007-05-24
KR20060085953A (ko) 2006-07-28
US20090011149A1 (en) 2009-01-08
KR100900587B1 (ko) 2009-06-02
WO2005045916A1 (ja) 2005-05-19
US20060205191A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
US7662728B2 (en) Substrate processing method
KR100933374B1 (ko) 다공질 막의 성막 방법 및 컴퓨터 판독가능한 기록 매체
US7851232B2 (en) UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
JP4503356B2 (ja) 基板処理方法および半導体装置の製造方法
US7718553B2 (en) Method for forming insulation film having high density
JP4919871B2 (ja) エッチング方法、半導体装置の製造方法および記憶媒体
KR102503141B1 (ko) 펄스화된 질화물 캡슐화
JP4401290B2 (ja) 酸化膜形成方法および電子デバイス材料の製造方法
KR20080107270A (ko) 무기 실라잔계 유전체 막의 제조 방법
KR20120025543A (ko) 성막 방법, 전 처리 장치 및 처리 시스템
CN110783188B (zh) 蚀刻方法和蚀刻装置
JP2011097029A (ja) 半導体装置の製造方法
KR100942179B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2004363558A (ja) 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法
JP2005260060A (ja) レジスト除去装置及びレジスト除去方法、並びにそれを用いて製造した半導体装置
KR20090006769A (ko) 다공질 막의 성막 방법 및 컴퓨터 판독가능한 기록 매체
KR20090094363A (ko) 에칭 방법 및 기억 매체
US11615957B2 (en) Method for forming boron-based film, formation apparatus
CN100541736C (zh) 基板处理方法
JP5004161B2 (ja) 膜形成材料および膜形成方法
CN111424259A (zh) 高密度等离子体化学气相沉积制程形成氧化硅层的方法
WO2024029320A1 (ja) 成膜方法および成膜装置
KR20230040889A (ko) 기판 처리 방법, 기판 처리 장치 및 반도체 구조
KR20230096113A (ko) 기판 처리 방법 및 기판 처리 장치
JP2009295992A (ja) 半導体装置の製造方法、半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060502

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101104

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees