CN101310370A - 多孔质膜的成膜方法和计算机可读的记录介质 - Google Patents

多孔质膜的成膜方法和计算机可读的记录介质 Download PDF

Info

Publication number
CN101310370A
CN101310370A CNA2007800000974A CN200780000097A CN101310370A CN 101310370 A CN101310370 A CN 101310370A CN A2007800000974 A CNA2007800000974 A CN A2007800000974A CN 200780000097 A CN200780000097 A CN 200780000097A CN 101310370 A CN101310370 A CN 101310370A
Authority
CN
China
Prior art keywords
mentioned
film
plasma
dielectric film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800000974A
Other languages
English (en)
Inventor
大岛康弘
井出真司
柏木勇作
宫谷光太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101310370A publication Critical patent/CN101310370A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC

Abstract

本发明提供一种多孔质膜的成膜方法和一种计算机可读的记录介质。对通过使用有机硅化合物原料的等离子体CVD法形成的SiOCH膜的表面进行氧等离子体处理，形成表面致密化层，进一步通过氢等离子体处理，将CHx基、OH基以被控制的速率从表面致密化层之下的SiOCH膜通过所述表面致密化层而排出，从而稳定地形成多孔质低介电常数膜。

Description

多孔质膜的成膜方法和计算机可读的记录介质
技术领域
本发明涉及通常的电介质膜的形成方法，特别涉及SiOCH膜的形成方法。
背景技术
在最近的已被微细化的半导体装置中，为了将在基板上形成的非常大数目的半导体元件电连接，使用所谓的多层配线结构。在多层配线结构中，将埋设有配线图案的层间绝缘膜叠层多个，一层的配线图案通过在上述层间绝缘膜中形成的接触孔，与相邻接的层的配线图案、或与基板中的扩散区域相互连接。
在该已被微细化的半导体装置中，在层间绝缘膜中，复杂的配线图案接近而形成，由层间绝缘膜中的寄生电容引起的电信号的配线延迟(RC延迟)成为严重的问题。也就是说，作为高速化、低消耗电力化的配线技术，使配线电阻R与配线电容C的积减小变得重要。
因此，特别是在最近的所谓的亚微米(submicron)、或被称为深亚微米(sub-quarter micron)的超微细化半导体装置中，作为构成多层配线结构的层间绝缘膜，使用介电常数为3～3.5左右的添加有F的硅氧化膜(SiOF膜)，代替介电常数为4左右的以往的硅氧化膜(SiO2膜)。
但是，在SiOF膜中，介电常数的降低也有极限，在这样的SiO2基底的绝缘膜中，难以达到在设计规则0.1μm以下的一代的半导体装置中要求的小于3.0的介电常数。
另一方面，介电常数更低的、所谓的低介电常数(low-K)绝缘膜有各种各样的材料，但在多层配线结构中使用的层间绝缘膜，需要使用不仅介电常数低、而且具有高的机械强度和对热处理的稳定性的材料。
SiOCH膜具有充分的机械强度、并且能够实现2.5以下的介电常数，而且能够利用适合于半导体装置的制造工艺的CVD法形成，有望作为在下一代的超高速半导体装置中使用的低介电常数层间绝缘膜。
以往，已报告SiOCH膜能够利用平行平板型等离子体处理装置形成。但是，利用通常的CVD工艺形成的SiOCH膜具有3～4之间的介电常数，无法达到有机SOG、SiLK(注册商标)等涂敷型绝缘膜所达到的2.5左右的介电常数。
作为要在SiOCH膜中实现与这样的涂敷型绝缘膜匹敌的介电常数的方法之一，考虑将膜形成为多孔质膜。例如在专利文献9中记载有：将利用CVD法堆积的SiOCH膜暴露于微波等离子体激发的氢自由基，将CHx基、OH基从在基板上堆积的SiOCH膜排出到膜外，从而得到多孔质膜的技术。
但是，在这样对在基板上形成的SiOCH膜实施氢等离子体处理从而进行改性的方法中，在改性处理中需要微妙的控制，在量产工序中难以稳定地进行改性处理。
即，在上述现有技术中，被等离子体激发的氢自由基将膜中的Si-CHx键或Si-OH键切断，将被切断的CHx基和OH基以甲烷(CH4)分子的形式放出到膜外，当改性处理在最合适的条件下进行时，这样形成的甲烷分子起到使SiOCH膜膨胀的作用，其结果，在膜中形成空间、即空孔，SiOCH膜的介电常数降低。
但是，在该以往的改性处理中，当改性处理条件偏离狭窄的最合适范围时，SiOCH膜不膨胀反而收缩，由于与收缩相伴的密度的增大，膜的介电常数反而会增大。
专利文献1：WO2005/045916号公报
专利文献2：特开2005-093721号公报
专利文献3：特开2004-158793号公报
专利文献4：特开2004-158794号公报
专利文献5：特开2005-017085号公报
专利文献6：特开2005-093721号公报
专利文献8：特开2005-175085号公报
专利文献7：特开2005-026468号公报
专利文献8：WO2003/019645号公报
专利文献9：特表2003-503849号公报
专利文献10：特表2002-538604号公报
专利文献11：特开2004-200626号公报
专利文献12：特开平8-236520号公报
专利文献13：WO2001/097296号公报
专利文献14：特开2004-158793号公报
专利文献15：WO2001/097269公报
专利文献16：特开2004-200626号公报
专利文献17：特表2003-503849号公报
专利文献18：特表2002-538604号公报
专利文献19：特开2002-110636号公报
专利文献20：特开平7-106299号公报
专利文献21：特开平6-84888号公报
专利文献22：日本专利公报第2506539号
非专利文献1：A.Grill and D.A.Neumayer，J.Appl.Phys.vol.94，No.10，Nov.15，2003
发明内容
本发明的一个方面提供一种多孔质膜的成膜方法，其特征在于，包括：利用有机硅化合物原料在基板上形成含有有机官能基和羟基的电介质膜的工序；在上述电介质膜表面进行将上述有机官能基除去的致密化处理，在上述电介质膜表面形成表面致密化层的工序；和将形成有上述表面致密化层的电介质膜暴露于被等离子体激发的氢自由基，将上述有机官能基和羟基除去，由此在上述电介质膜本体中形成空孔的工序。
本发明的另一个方面提供一种计算机可读的记录介质，其特征在于，记录有利用通用计算机控制基板处理系统、使上述基板处理系统进行硅基板上的多孔质膜的成膜处理的程序，上述基板处理系统通过将第一基板处理装置和第二基板处理装置结合而成，上述多孔质膜的成膜处理包括：将被处理基板导入上述第一基板处理装置的工序；在上述第一基板处理装置中，利用有机硅化合物原料在上述基板上形成含有有机官能基和羟基的电介质膜的工序；在上述第一基板处理装置中，在上述电介质膜表面进行将上述有机官能基除去的致密化处理，在上述电介质膜表面形成表面致密化层的工序；将已进行上述致密化处理的上述被处理基板导入上述第二基板处理装置的工序；和在上述第二基板处理装置中，将形成有上述表面致密化层的电介质膜暴露于被等离子体激发的氢自由基，将上述有机官能基除去，由此在上述电介质膜本体中形成空孔的工序。
根据本发明，多孔质膜的成膜通过以下工序进行：利用有机硅化合物原料在基板上形成含有有机官能基和羟基的电介质膜；在上述电介质膜表面进行将上述有机官能基和羟基除去的致密化处理，在上述电介质膜表面形成密度比上述电介质膜本体的密度高的表面致密化层；将形成有上述表面致密化层的电介质膜暴露于被等离子体激发的氢自由基，将上述有机官能基和羟基除去，由此在上述电介质膜本体中形成空孔。由此，在上述空孔形成工序中，上述电介质膜中含有的通常简记为CHx的CH3、C2H5、……等有机官能基和羟基(OH)以被控制的速率被排出到膜外，从而能够有效地抑制上述空孔形成时的电介质膜的收缩。其结果，电介质膜的密度增加被抑制，能够得到低介电常数的多孔质膜。
另外，这样在成膜工序之后，仅将成膜原料气体切断，继续进行等离子体气体和氧化气体的供给以及等离子体功率的供给，由此，成膜工序结束时引起的颗粒的产生有效地被抑制，成膜的成品率大大地提高。
附图说明
图1是表示在本发明中使用的成膜处理装置的结构的图。
图2(A)～(C)是表示本发明的第一实施方式的成膜方法的图。
图3是表示在本发明中用于多孔质膜形成的基板处理装置的结构的图。
图4是表示在本发明中用于多孔质膜形成的基板处理装置的结构的另一个图。
图5是对本发明的上述第一实施方式的效果进行说明的图。
图6是表示图2(A)～(C)的工序的处理条件与所得到的多孔质膜的k值的表。
图7是表示通过本发明的第一实施方式得到的SiOCH膜的FTIR光谱的图。
图8是表示在本发明的第一实施方式中使用的集群型基板处理装置的结构的图。
图9是表示使用图7的集群型基板处理装置进行的本发明第一实施方式的成膜方法的流程图。
图10(A)～(D)是表示本发明的第二实施方式的成膜方法的图。
图11A是表示本发明的第二实施方式的泄漏电流的变化的图。
图11B是表示本发明的第二实施方式的k值的变化的图。
图12A是表示本发明的第二实施方式的泄漏电流的变化的图。
图12B是表示本发明的第二实施方式的k值的变化的图。
图13是表示第二实施方式的实验条件的表。
图14是表示第二实施方式的实验条件的另一个表。
图15是表示通过本发明的上述第二实施方式得到的SiOCH膜的XPS光谱的图。
图16是表示通过本发明的上述第二实施方式得到的SiOCH膜的SIMS分布图的图。
图17是将图16的一部分放大表示的图。
图18是表示本发明的第三实施方式的图。
图19是表示在本发明的上述第三实施方式中使用的集群型基板处理装置的结构的图。
图20是表示本发明的第四实施方式的实验条件的表。
图21(A)～(C)是对本发明的第四实施方式进行说明的图。
图22(A)～(C)是对本发明的第四实施方式进行说明的另一个图。
图23(A)、(B)是对本发明的第四实施方式进行说明的又一个图。
具体实施方式
[第一实施方式]
图1表示在本发明中用于电介质膜的成膜处理的平行平板型基板处理装置11的结构。
参照图1，基板处理装置11包括由经过阳极氧化处理的铝等导电性材料构成的、利用涡轮分子泵等排气装置14通过排气口13进行排气的处理容器12，在上述处理容器12内部，由大致圆柱状的基座支撑台16支撑而设置有保持被处理基板W的基座17。上述基座17也作为平行平板型基板处理装置11的下部电极起作用，在基座支撑台16与基座17之间，设置有陶瓷等绝缘体18。另外，上述处理容器12被接地。
在上述基座支撑台16内部设置有致冷剂流路19，通过使致冷剂在上述致冷剂流路19中循环，上述基座17和其上的被处理基板W，在基板处理工艺时，被控制为期望的基板温度。
另外，在上述处理容器12的侧壁上设置有闸阀15，在上述闸阀15开放的状态下，相对于上述处理容器12搬入或搬出被处理基板W。
上述排气装置还与除害装置36连接，上述除害装置36使由排气装置14排出的来自处理容器12的排出气体无害化。例如，上述除害装置36可以利用规定的催化剂使气氛气体燃烧或热分解，从而转换为无害的物质。
在上述基座支撑台16中，由升降机构(未图示)升降自由地设置有用于进行半导体被处理基板W的交接的升降销20。另外，在上述基座17的上面中央部形成有凹圆板状部分，在上述凹圆板状部分上设置有与被处理基板W对应的形状的静电吸盘(未图示)。被载置在上述基座17上的被处理基板W由于被施加直流电压而被上述静电吸盘静电吸附。
另外，在上述基座17的上方，以与上述基座17大致平行、与上述基座17上的被处理基板W相对的方式设置有喷淋头23。
在上述喷淋头23的与上述基座17相对的面上，设置有具有多个气体供给孔24的由铝等构成的电极板25，上述喷淋头23由电极支撑体26支撑在上述处理容器12的顶部部分。在上述喷淋头23的内部，形成有另一个致冷剂流路27，通过使致冷剂在上述致冷剂流路27中循环，在基板处理工艺时，将上述喷淋头23维持为期望的温度。
另外，气体导入管28与上述喷淋头23连接，另一方面，上述气体导入管28，通过未图示的各自的质量流量控制器和阀门等，与保持有三甲基硅烷((CH3)3SiH)原料的原料容器29、保持有氧气的氧化剂气体源30、保持有氩气(Ar)的Ar气体源31连接。
来自上述气体源29～31的原料气体和处理气体，通过气体导入管28在形成于喷淋头23内部的中空部(未图示)中混合，从上述喷淋头23的气体供给孔24供给至上述被处理基板W的表面附近的处理空间。
另外，第二高频电源32通过第二匹配器33与上述喷淋头23连接，上述高频电源32向上述喷淋头23供给频率为13～150MHz范围的高频功率。通过供给这样高的频率的高频功率，上述喷淋头23作为上部电极起作用，在上述处理容器12内形成等离子体。
另外，图1的基板处理装置11具有对包括在被处理基板W上的成膜处理的处理装置11整体的动作进行控制的控制部34。上述控制部34由具有MPU(Micro Processing Unit：微处理单元)、存储器等的微型计算机控制装置构成，将用于按照规定的处理顺序对装置各部进行控制的程序存储在存储器中，按照该程序控制装置各部。
图2(A)～(C)表示本发明的第一实施方式的成膜方法的概要。
参照图2(A)，将硅基板41导入图1的基板处理装置11中，在100～1000Pa的压力下，在室温～200℃的基板温度下，将Ar气以100～1000SCCM的流量、将氧气以50～200SCCM的流量、将三甲基硅烷(3MS)等有机硅化合物气体以50～200SCCM的流量供给至上述处理容器12中，另外，由上述高频电源32以100～750W的功率向上述喷淋头23供给频率为13～150MHz的高频，由此，在上述硅基板41的表面，以500～2000nm/分的成膜速度、以200～400nm的膜厚形成以Si和氧为主要构成元素、并含有碳和氢的所谓的SiOCH膜42。
例如，上述SiOCH膜的成膜，在300Pa的压力下、在45℃的基板温度下，将Ar气以600SCCM的流量、将氧气以100SCCM的流量、将三甲基硅烷气体以100SCCM的流量供给至上述处理容器12中，并以500W的功率向上述喷淋头23供给频率为13.56MHz的高频，能够以1500nm/分的成膜速度将上述SiOCH膜42形成为约400nm的膜厚。在上述基板处理装置11中，上述喷淋头23与基座17的间隔设定为25mm。
这样形成的SiOCH膜具有比较高的、大约3～4左右的介电常数。
接下来，在本实施例中，在图2(B)的工序中，相对于上述图2(A)的结构，在相同的平行平板型基板处理装置11中，切断上述三甲基硅烷气体的供给，另一方面，继续上述Ar气和氧气以及高频功率的供给，在从室温直到200℃的基板温度下、优选在与上述SiOCH膜42成膜时相同的基板温度下，对上述SiOCH膜42的表面进行等离子体处理，在其表面，利用氧置换上述表面的CH3、C2H5等CHx基和OH基，从表面开始以10～15nm的厚度形成氧浓度高的、与SiO2接近的组成的致密化层43。
上述图2(B)的工序例如进行10～60秒。此后，在本实施例中，进一步在图2(C)的工序中，将形成有图2(B)的致密化层的基板导入图3、4所示的微波等离子体处理装置，利用被等离子体激发的氢自由基，对上述致密化层43之下的SiOCH膜进行改性，形成SiOCH组成的多孔质膜42A。
参照图3，等离子体处理装置50包括形成有处理空间51A的处理容器51，在上述处理容器51中、上述处理空间51A内，设置有保持被处理基板W的基板保持台52。上述处理容器51，在排气端口51C，通过以包围上述基板保持台52的方式形成的空间51B，由APC51D和排气装置11E进行排气。
上述基板保持台52设置有加热器52A，上述加热器52A由电源52C通过驱动线路52B进行驱动。
另外，在上述处理容器51中设置有基板搬入/搬出口51g和与其连动的闸阀51G，通过上述基板搬入/搬出口51g将被处理基板W搬入处理容器11中或从其中搬出。
在上述处理容器51上，与上述被处理基板W对应而形成有开口部，上述开口部被由石英玻璃等电介质构成的顶板53塞住。另外，在上述顶板53的下方，设置有气体入口和与该气体入口连通的多个气体导入口的气环(gas ring)54，以与上述被处理基板W相对的方式设置。
在此，上述顶板53作为微波窗起作用，在上述顶板53的上部，设置有由径向线缝隙天线(radial line slot antenna)构成的平面天线55。
在图示的例子中，径向线缝隙天线作为上述微波天线55使用，因此，上述天线55在顶板53上配置平面天线板55B、并以覆盖平面天线55B的方式配置由石英等电介质构成的滞波板55A。以覆盖滞波板55A的方式构成导电性的盖子55D。在盖子55D中形成有冷却套管，对顶板53、平面天线板55B、滞波板55A进行冷却，防止热破损，以生成稳定的等离子体。
平面天线板55B形成有将在图4中说明的多个缝隙(slot)55a、55b，另外，由外部导体56A与内部导体56B构成的同轴波导管56与天线55的中央部连接，内部导体56B贯通上述滞波板55A、与平面天线55B的中央连接并结合。
上述同轴波导管56通过模式变换部110A与矩形截面的波导路110B连接，上述波导管110B通过阻抗匹配器111与微波源112结合。因此，在上述微波源112中形成的微波通过矩形波导管110B和同轴波导管56而被供给至平面天线55B。
图4详细地表示上述径向线缝隙天线55的结构。图4是上述平面天线板55B的正面图。
参照图4可以看出，在上述平面天线板55B上，多个缝隙55a呈同心圆状形成、并且相邻的缝隙以正交的方向(呈T字状)形成。
因此，当微波从同轴波导管56被供给至这样的径向线缝隙天线55B时，微波在天线55B中沿径方向扩展并传播，此时利用上述滞波板55A接受波长压缩。因此，微波从上述缝隙55a，通常在与平面天线板55B大致垂直的方向上，作为圆偏振波放射。
另外，如图3所示，在上述微波等离子体处理装置50中，Ar等稀有气体源101A与氢气源101H、氧气源101O，通过各自的MFC103A、103H、103O和各自的阀104A、104H、104O以及共用阀106，与上述气环54连接。如前面已说明的那样，在上述气环54中，以均匀地包围上述基板保持台52的方式形成有多个气体导入口，其结果，上述Ar气与氢气被均匀地导入上述处理容器内的处理空间51A。
在动作时，上述处理容器51内的处理空间51A利用通过上述排气口51C的排气，被设定为规定的压力。另外，除了Ar以外，还能够使用Kr、Xe、Ne等稀有气体。
另外，从上述微波源112通过天线115向上述处理空间51A导入频率为几GHz、例如2.45GHz的微波，其结果，在上述被处理基板W的表面激发出等离子体密度为1011～1013/cm3的高密度等离子体。
该等离子体的特征是0.5～2eV的低电子温度，其结果，在上述等离子体处理装置50中，进行没有被处理基板W的等离子体损伤的处理。另外，与等离子体激发相伴而形成的自由基沿着被处理基板W的表面流动，迅速地被从处理空间51A排除，自由基相互的再结合被抑制，能够在例如500℃以下进行非常均匀的、有效的基板处理。
因此，在上述图2(C)的工序中，在上述处理空间51A中这样形成低电子温度等离子体，当进一步由上述气环54向该低电子温度等离子体中导入氢气时，上述氢气被等离子体激发，形成氢自由基H*。形成的氢自由基H*容易地扩散通过上述致密化层43，到达其下的SiOCH膜42，在此置换CH3、C2H5等CHx基或OH基。被置换的CHx基或OH基通过上述致密化层43，作为气体被放出。但是，CHx基、OH基不能像氢自由基那样在上述致密化层43中自由地通过，而是以比上述氢自由基的通过速度慢得多的速度缓缓地被放出，因此，优选进行加热以提高排气速度。
其结果，在上述图2(C)的工序中，在上述SiOCH膜42中游离的CHx基、OH基形成内压，这些基通过上述致密化层43缓缓地被放出到膜外，膜42不会发生实质上的密度的增大等膜的收缩。因此，上述SiOCH膜42中，上述CHx基或OH基脱离并被置换为氢的原子位置(site)形成空孔，通过上述图2(C)的工序，上述SiOCH膜42中，上述致密化膜43之下的本体部分变成多孔质膜42A。即，图2(C)的工序成为在上述SiOCH膜中形成空孔的空孔形成工序。
在一个例子中，在400℃的基板温度下，在267Pa的压力下，分别以200SCCM和1000SCCM的流量供给氢气和Ar气，以3kW的功率向上述微波天线55供给360秒的频率为2.45GHz的微波，由此进行图2(C)的工序。在此，图2(C)的工序的基板温度设定为，比上述图2(A)、(B)的各工序中的基板温度高100℃以上，但是不超过400℃。当将图2(C)的基板温度设定为400℃以上时，特别是在制造大规模半导体集成电路装置等时，在已经由先前的工序在基板上形成的超微细化晶体管等中，会产生杂质物元素的分布图由于基板处理的热而变化等问题。另外，上述图2(C)的工序优选在20～650Pa范围的处理压力下进行。此时，优选使用500W～3kW范围的等离子体功率。
在图5中，数据A～D与在图6所示的条件下进行的实验相对应。
参照图5可知，在将上述图2(B)的氧化处理省略、在图2(A)的SiOCH膜的成膜工序后直接转移到图2(C)的空孔形成工序的情况下，得到的介电常数为2.8左右(处理条件A)，在图2(C)的氢等离子体处理时，CHx基或OH基的除去迅速地发生，另一方面，SiOCH膜42也收缩，没有产生能够满足的空孔形成和介电常数的降低。
与此相对，可看出，在实施了10～60秒的图2(B)的氧化处理工序的情况下，介电常数的值随着氧化处理时间而减少，例如在进行了60秒的上述氧化处理工序时，在处理条件B下介电常数降低为2.55、在处理条件C下介电常数降低为2.52、在处理条件D下介电常数降低为2.4。该介电常数是包含上述致密化层43的状态下的值，当在上述图2(C)的工序之后将上述致密化层43除去的情况下，介电常数的值会进一步减少。
另外，在与上述图6的处理条件A相同的条件下，但使成膜时的压力为400Pa的实验(处理条件E)中，确认：在进行了10秒的图2(B)的氧等离子体处理的情况下，达到2.28的介电常数。可认为，通过这样控制SiOCH膜成膜时的压力、成膜后的氧等离子体照射时间、以及空孔形成工序中的氢等离子体照射时间，能够控制所得到的SiOCH膜的介电常数，可进一步降低介电常数。
图7表示将通过图2(C)的致密化处理工序和氢等离子体处理而得到的超低介电常数SiOCH膜42A的FTIR光谱与仅进行图2(A)的成膜的状态(As-depo)进行比较。图7是在上述SiOCH膜42A上形成有致密化层43的状态的情况。另外，图7中，各吸收峰的鉴定按照非专利文献1进行。
参照图7可知，在将进行了致密化处理和氢等离子体处理的膜与As-depo的膜进行比较时，甲基、OH基减少，另一方面，在与Si-O-Si笼(cage)结构对应的位置，吸收增大，这表明由于CHx基、OH基的脱离，在SiOCH膜42中实际上已形成有空孔。另外，可认为，在图2(C)的状态下，与Si-O-Si网络对应的吸收增大，因此机械强度也增大。
图7表明，通过在图2(B)的表面致密化工序之后进行图2(C)的多孔质膜形成工序，在上述SiOCH膜42A中实际上形成空孔，膜42A成为多孔质膜。
图8表示进行上述图2(A)～(C)的工序的集群(cluster)型基板处理装置60的概要。
参照图8，上述集群型基板处理装置60包括：真空搬送室601；设置在上述真空搬送室601内的可动式搬送臂602；与上述真空搬送室601连接，收纳有先前的基板处理装置11的处理室200；与上述真空搬送室601结合，收纳有先前的基板处理装置50的处理室300；和与上述真空搬送室601结合的负载锁定室603、604。
在上述处理室200、300、上述真空搬送室601、负载锁定室603和604上，连接有未图示的排气单元。
另外，上述处理室200、300、负载锁定室603、604，分别通过开闭自由的闸阀601a～601b、601d以及601e与上述真空搬送室601连接，通过将上述闸阀中的任一个开放，将被处理基板从上述真空搬送室601搬送到任一个基板处理室，或者从任一个基板处理室搬送到上述真空搬送室601。
另外，在上述负载锁定室603和604上，分别设置有开闭自由的闸阀603a和604a，通过将上述闸阀603a开放，向上述负载锁定室603装填收纳有多个被处理基板的晶片盒C1。同样，通过将上述闸阀103b开放，向上述负载锁定室604装填收纳有多个被处理基板的晶片盒C2。
在进行基板处理时，例如，被处理基板W0由上述搬送臂602从盒C1或C2通过上述真空搬送室601搬送到处理室200中，在上述处理室200中处理完成后的被处理基板，由上述搬送臂102通过上述真空搬送室601搬送到上述处理室300中。将在上述处理室300中处理完成的基板W收纳在上述负载锁定室603的盒C1或者负载锁定室604的盒C2中。
图8表示了在真空搬送室601上结合有2个处理室的例子，但也能够例如在真空搬送装置的面601A或者601B上进一步连接处理容器、作为所谓的多腔室系统使用。由此，能够高效地进行成膜、致密化处理和氢等离子体处理，从而能够以高生产率形成低密度膜。
图9是对图8的集群型基板处理装置60整体的动作进行说明的流程图。
参照图9，在步骤1中，将上述被处理基板W搬送到上述处理室200中，在上述处理容器11中进行与上述图2(A)对应的工序，进行SiOCH膜42的堆积。
接着，在步骤2中，在同一处理容器11中，维持等离子体，并且继续氧气和Ar气的供给，仅切断上述有机硅烷原料气体的供给，与上述图2(B)的工序对应，在上述SiOCH膜42的表面形成表面致密化层42A。
接着，在步骤3中，将上述被处理基板W从上述处理室200搬送到处理室300，由图3、4的基板处理装置50进行图2(C)的空孔形成工序。
在图8的基板处理装置60中，为了控制这样的一系列的基板处理工艺，包括控制装置600A。此外，表面致密化层42A的形成工序也可以在处理室300中进行，但在表面致密化层42A形成之后，为了进行氢等离子体处理，需要进行升温，因此，优选在处理室300中只进行氢等离子体处理。
上述控制装置600A实际上是通用计算机，读入记录有与图7的处理对应的程序编码单元的存储介质，根据上述程序编码单元，对上述基板处理装置60的各部进行控制。
另外，在本实施方式中，上述图2(A)的成膜工序并不限定于等离子体CVD工序，也能够利用涂敷工序进行。
[第二实施方式]
图10(A)～(D)表示本发明的第二实施方式的成膜方法的概要。在图中，对于前面已说明的部分，标注相同的参照符号、并省略说明。
参照图10(A)～(E)，图10(A)～(C)与先前的图2(A)～(C)相同，本实施方式的特征在于，在图10(D)的工序中，利用被等离子体激发的氧自由基O*、或者氧自由基O*和氢自由基H*进一步对由图10(C)的工序得到的结构进行处理。
例如，对于由图10(C)的工序得到的结构，在同一微波等离子体处理装置中，在同一基板温度(例如400℃)下，将处理压力设定为大致相同的20～650Pa的处理压力、例如260Pa，以250SCCM的流量供给Ar气、以200SCCM的流量供给氧气，以500W～2kW的功率、例如2kW的功率供给频率为2.45GHz的微波。由此，上述SiOCH膜42A，特别是其表面由氧自由基O*改性，变化为SiOCH膜42B。该改性处理的结果，在上述SiOCH膜42A的表面，由图10(B)的氧等离子体处理或图10(C)的氢等离子体处理产生的损伤被消除或减轻。
图11A、11B、以及图12A、12B表示由这样的改性处理工序引起的SiOCH膜的介电常数与泄漏电流特性的变化。在图11A、11B以及图12A、12B的全部实验中，作为SiOCH膜，使用利用上述图1的成膜处理装置11，在p型硅基板上，在100Pa的压力下，在25℃的温度下，以100SCCM的流量供给三甲基硅烷、以100SCCM的流量供给氧气、以600SCCM的流量供给Ar气，以250W的功率供给频率为27.12MHz的高频而形成的膜。
以下的图13表示图11A、11B所示的仅利用氧自由基进行图10(D)的改性处理的实验的详细情况。
参照图13，在实验#11中，对于由上述图10(C)的工序得到的SiOCH膜(以下称为初始SiOCH膜)，在图3的基板处理装置50中，在267Pa的压力下，在400℃的温度下，以500SCCM的流量供给Ar气，以1000SCCM的流量供给氢气，以2kW的功率照射120秒的频率为2.45GHz的微波，进行氢等离子体处理。
在实验#12中，对于上述初始SiOCH膜，在图3的基板处理装置50中，在267Pa的压力下，在400℃的温度下，以500SCCM的流量供给Ar气，以1000SCCM的流量供给氢气，以2kW的功率照射120秒的频率为2.45GHz的微波，进行氢等离子体处理，接着，将全部的气体和微波功率切断55秒后，在267Pa的压力下，在400℃的温度下，以2000SCCM的流量供给Ar气，以200SCCM的流量供给氧气，以1.5kW的功率照射5秒的频率为2.45GHz的微波，进行氧等离子体处理。
在实验#13中，对于上述初始SiOCH膜，在图3的基板处理装置50中，在267Pa的压力下，在400℃的温度下，以500SCCM的流量供给Ar气，以1000SCCM的流量供给氢气，以2kW的功率照射120秒的频率为2.45GHz的微波，进行氢等离子体处理，接着，将全部的气体和微波功率切断55秒后，在400Pa的压力下，在400℃的温度下，以2000SCCM的流量供给Ar气，以200SCCM的流量供给氧气，以1.5kW的功率照射5秒的频率为2.45GHz的微波，进行氧等离子体处理。
在实验#14中，对于上述初始SiOCH膜，在图3的基板处理装置50中，在267Pa的压力下，在400℃的温度下，以500SCCM的流量供给Ar气，以1000SCCM的流量供给氢气，以2kW的功率照射120秒的频率为2.45GHz的微波，进行氢等离子体处理，接着，将全部的气体和微波功率切断55秒后，在267Pa的压力下，在400℃的温度下，以2000SCCM的流量供给Ar气，以5SCCM的流量供给氧气，以1.5kW的功率照射20秒的频率为2.45GHz的微波，进行氧等离子体处理。
在实验#15中，对于上述初始SiOCH膜，在图3的基板处理装置50中，在267Pa的压力下，在400℃的温度下，以500SCCM的流量供给Ar气，以1000SCCM的流量供给氢气，以2kW的功率照射120秒的频率为2.45GHz的微波，进行氢等离子体处理，接着，将全部的气体和微波功率切断55秒后，在267Pa的压力下，在400℃的温度下，以2000SCCM的流量供给Ar气，以200SCCM的流量供给氧气，以1.5kW的功率照射20秒的频率为2.45GHz的微波，进行氧等离子体处理。
在实验#16中，对于上述初始SiOCH膜，在图3的基板处理装置50中，在267Pa的压力下，在400℃的温度下，以500SCCM的流量供给Ar气，以1000SCCM的流量供给氢气，以2kW的功率照射120秒的频率为2.45GHz的微波，进行氢等离子体处理，接着，将全部的气体和微波功率切断55秒后，在267Pa的压力下，在400℃的温度下，以2000SCCM的流量供给Ar气，以5SCCM的流量供给氧气，以1.5kW的功率照射40秒的频率为2.45GHz的微波，进行氧等离子体处理。
在实验#17中，对于上述初始SiOCH膜，在图3的基板处理装置50中，在267Pa的压力下，在400℃的温度下，以500SCCM的流量供给Ar气，以1000SCCM的流量供给氢气，以2kW的功率照射120秒的频率为2.45GHz的微波，进行氢等离子体处理，接着，将全部的气体和微波功率切断55秒后，在267Pa的压力下，在400℃的温度下，以2000SCCM的流量供给Ar气，以200SCCM的流量供给氧气，以1.5kW的功率照射40秒的频率为2.45GHz的微波，进行氧等离子体处理。
图14表示图12A、12B所示的利用氧自由基和氢自由基进行图10(D)的改性处理的实验的详细情况。
在实验#1中，与上述实验#11相同，对于在上述图10(C)的工序中形成的初始SiOCH膜，在图3的基板处理装置50中，在267Pa的压力下，在400℃的温度下，以500SCCM的流量供给Ar气，以1000SCCM的流量供给氢气，以2kW的功率照射120秒的频率为2.45GHz的微波，进行氢等离子体处理。
在实验#2中，对于上述初始SiOCH膜，在图3的基板处理装置50中，在267Pa的压力下，在400℃的温度下，以500SCCM的流量供给Ar气，以1000SCCM的流量供给氢气，以2kW的功率照射100秒的频率为2.45GHz的微波，进行氢等离子体处理，接着，加入流量5SCCM的氧气、使等离子体功率为1.5kW，除此以外，在同一条件下进行20秒的氢氧等离子体处理。
在实验#3中，对于上述初始SiOCH膜，在图3的基板处理装置50中，在267Pa的压力下，在400℃的温度下，以500SCCM的流量供给Ar气，以1000SCCM的流量供给氢气，以2kW的功率照射60秒的频率为2.45GHz的微波，进行氢等离子体处理，接着，加入流量5SCCM的氧气、使等离子体功率为1.5kW，除此以外，在同一条件下进行60秒的氢氧等离子体处理。
在实验#4中，对于上述初始SiOCH膜，在图3的基板处理装置50中，在267Pa的压力下，在400℃的温度下，以500SCCM的流量供给Ar气，以1000SCCM的流量供给氢气，以5SCCM的流量供给氧气，以2kW的功率照射120秒的频率为2.45GHz的微波，进行氢氧等离子体处理。
在实验#5中，对于上述初始SiOCH膜，在图3的基板处理装置50中，在267Pa的压力下，在400℃的温度下，以500SCCM的流量供给Ar气，以1000SCCM的流量供给氢气，以2kW的功率照射100秒的频率为2.45GHz的微波，进行氢等离子体处理，接着，加入流量25SCCM的氧气、使等离子体功率为1.5kW，除此以外，在同一条件下进行20秒的氢氧等离子体处理。
在实验#6中，对于上述初始SiOCH膜，在图3的基板处理装置50中，在267Pa的压力下，在400℃的温度下，以500SCCM的流量供给Ar气，以1000SCCM的流量供给氢气，以2kW的功率照射60秒的频率为2.45GHz的微波，进行氢等离子体处理，接着，加入流量25SCCM的氧气、使等离子体功率为1.5kW，除此以外，在同一条件下进行60秒的氢氧等离子体处理。
另外，在未图示的实验#7中，对于上述初始SiOCH膜，在图3的基板处理装置50中，在267Pa的压力下，在400℃的温度下，以500SCCM的流量供给Ar气，以1000SCCM的流量供给氢气，以25SCCM的流量供给氧气，以2kW的功率照射120秒的频率为2.45GHz的微波，进行氢氧等离子体处理。
此外，在上述图13、14的全部实验中，等离子体处理装置50的间隙(gap)长度设定为55mm。
参照图11A和11B、或者图12A和12B可知，通过进行这样的利用氢自由基和氧自由基进行的后处理、或者仅利用氧自由基进行的后处理，与在图10(C)的阶段将处理中止的情况相比，所形成的SiOCH膜的介电常数和泄漏电流特性均提高。
更具体地说，在只进行120秒的氢自由基处理、未进行氧自由基处理的实验#1中，平均介电常数为3.79、泄漏电流为1.58×10-8A/cm2，而在进行100秒的氢自由基处理后，以5SCCM的氧气流量进行20秒的利用氢自由基和氧自由基进行的处理的实验#2中，平均介电常数为3.64、泄漏电流为1.29×10-8A/cm2；在进行60秒的氢自由基处理后，以5SCCM的氧气流量进行60秒的利用氢自由基和氧自由基进行的处理的实验#3中，平均介电常数为3.29、泄漏电流为7.82×10-9A/cm2；在从开始以5SCCM的氧气流量进行120秒的利用氢自由基和氧自由基进行的处理的实验#4中，平均介电常数为3.36、泄漏电流为3.53×10-9A/cm2；在进行100秒的氢自由基处理后，以25SCCM的氧气流量进行20秒的利用氢自由基和氧自由基进行的处理的实验#5中，平均介电常数为3.34、泄漏电流为8.55×10-9A/cm2；在进行60秒的氢自由基处理后，以25SCCM的氧气流量进行60秒的利用氢自由基和氧自由基进行的处理的实验#6中，平均介电常数为3.24、泄漏电流为6.98×10-9A/cm2。
另外，在只进行120秒的氢自由基处理、未进行氧自由基处理的实验#11中，与实验#1相同，平均介电常数为3.79、泄漏电流为1.58×10-8A/cm2，而在进行120秒的氢自由基处理后，以200SCCM的氧气流量进行5秒的利用氧自由基进行的处理的实验#12中，平均介电常数为3.72、泄漏电流为1.47×10-8A/cm2；在进行120秒的氢自由基处理后，以200SCCM的氧气流量进行5秒的在400Pa的压力下利用氧自由基进行的处理的实验#13中，平均介电常数为3.53、泄漏电流为8.94×10-9A/cm2；在进行120秒的氢自由基处理后，以5SCCM的氧气流量进行20秒的利用氧自由基进行的处理的实验#14中，平均介电常数为3.50、泄漏电流为7.60×10-9A/cm2；在进行120秒的氢自由基处理后，以200SCCM的氧气流量进行20秒的利用氧自由基进行的处理的实验#15中，平均介电常数为3.50、泄漏电流为8.54×10-9A/cm2；在进行120秒的氢自由基处理后，以5SCCM的氧气流量进行40秒的利用氧自由基进行的处理的实验#16中，平均介电常数为3.35、泄漏电流为4.75×10-9A/cm2；在进行120秒的氢自由基处理后，以200SCCM的氧气流量进行40秒的利用氧自由基进行的处理的实验#17中，平均介电常数为3.58、泄漏电流为7.96×10-9A/cm2。
图11A依据上述图13，表示氧自由基处理时的氧气相对于Ar气的流量比为0.1和0.025的试样的处理时间与泄漏电流的关系。另外，在图11A中，一并表示了未进行氧自由基处理的标准试样(#11)的结果、和将氧自由基处理时的压力设为400Pa的试样的结果。
由图11A可知，泄漏电流值随着氧自由基处理时间而急剧减少，特别地，氧自由基处理时的氧气/Ar气的流量比为0.0025的试样的泄漏电流，比流量比为0.1的试样的泄漏电流低。
由图11A的关系可知，这样的氧自由基处理优选进行10秒以上，更优选进行20秒以上。
图11B根据上述表2，表示处理时间与k值变化率的关系。
由图11B可知，通过这样的氧自由基处理，SiOCH膜的k值也减少，其变化率在上述氧气/Ar气的流量比为0.0025的情况下比流量比为0.1的情况下要大。
这样可知，图10(D)的氧自由基处理工序不仅对SiOCH膜的泄漏电流值的降低有效，而且对k值的降低也有效。
图12A依据上述表3，表示氧自由基处理时的氧气相对于氢气的流量比为0.49和2.44的试样的处理时间与k值的关系。另外，在图12A中，一并表示了未进行氧自由基处理的标准试样(#1)的结果、和试样#7的结果。
由图12A可知，泄漏电流值随着氧自由基处理时间而减少，特别地，在氧自由基处理时的氧气/氢气的流量比为2.44的试样的情况下，当处理时间超过大约60秒时，k值转变为上升。
图12B根据上述表3，表示氧自由基处理时的氧气相对于氢气的流量比为0.49和2.44的试样的处理时间与泄漏电流的关系。另外，在图12B中，一并表示了未进行氧自由基处理的标准试样(#1)的结果、和试样#7的结果。
由图11B可知，泄漏电流值随着氧自由基处理时间而减少，特别地，在氧自由基处理时的氧气/氢气的流量比为2.44的试样的情况下，当处理时间超过大约60秒时，泄漏电流值转变为上升。
另一方面，在上述氧气相对于氢气的流量比为0.49的实验中，即使使用更长的处理时间，也没有发现k值和泄漏电流值增大。
由图12A、12B的关系可知，这样的氧自由基处理优选进行10秒以上，更优选进行20秒以上。
图15表示将由上述图13的#2和上述图14的#12的实验得到的SiOCH膜试样的XPS(Xray-photoelectron spectroscopy：X射线光电子谱)光谱与由上述图13的#1、从而图14的#1的比较对照实验得到的SiOCH膜试样的XPS光谱进行比较。
参照图15可知，在比较对照的试样中，观测到与Si-C或Si-Si键对应的峰，而通过进行图10(D)的后处理，不论是利用H*(H自由基)和O*(O自由基)进行的情况下，还是仅利用O*进行的情况下，膜中的这些键都减少、实质上消失。这意味着SiOCH膜的表面被O*改性为富SiO2的组成。
图16、17表示对于这样形成的SiOCH膜求得的Si、O、C的XPS深度分布图(depth profile)。
参照图16、17，记载为“Ref”的数据表示在图10(A)～(C)为止的工序中停止的试样，记载为“Post O2”的数据表示在图10(D)的工序中对SiOCH膜表面进行了氧等离子体处理的试样，记载为“H2+O2”的试样表示在图10(D)的工序中利用氧自由基和氮自由基对SiOCH膜表面进行了处理的试样。
特别地，根据图17的放大图可知，在构成基准试样(#1和#11)的SiOCH膜的厚度为20～30nm的表面部分，形成有被图10(C)的氢自由基还原的损伤层，在这样的表面损伤层中，Si-C键的比例增加，会产生泄漏电流增大、介电常数增大等问题。另外可知，通过氢等离子体处理，在上述SiOCH膜42A的表面形成的富氧的表面致密化层43中，产生氧的脱离。即，可认为，在上述图10(B)的工序中形成的表面致密化层具有20～30nm左右的厚度。
与此相对，在本实施方式中，在图10(D)的工序中，进行氧等离子体处理、或者氢等离子体处理和氧等离子体处理作为后处理，这样的SiOCH膜表面部分的氧的枯竭得到补充，进而损伤层被修复，实现图11A、图B所示的介电常数的降低和泄漏电流的降低。
此外，上述图10(D)的工序，在使用先前在图8中已说明的集群型基板处理装置60的情况下，能够通过在上述处理室300中继续进行上述处理而进行。
[第三实施方式]
在先前已说明的实施方式中，在所形成的多孔质SiOCH膜42A上残留有致密化层43，这样的致密化层43具有使SiOCH膜整体的介电常数增大的作用，因此希望将其除去。
因此，在本实施方式中，进一步在与上述图2(C)的工序紧接着的图18的致密化层除去工序中，利用例如Ar溅射处理或者CMP工序，将上述致密化层43除去。
例如，在图18的工序中，使用ICP等离子体处理装置，在280℃的基板温度下以5SCCM的流量供给Ar气，以300W的功率向高频线圈供给频率为13.56MHz的高频，以300W的功率向被处理基板施加频率为2MHz的高频偏压，进行130秒的溅射蚀刻，由此能够将上述致密化层43除去。结果，表面致密化层被除去，能够将2.2左右的介电常数降低到2.0，从而能够形成超低介电常数膜。
图19表示进行包括上述图18的工序的本实施方式的成膜工序的集群型基板处理装置60A的结构。但是，在图19中，与先前已说明的部分对应的部分，标注相同的参照符号，省略其说明。
参照图19，基板处理装置60A包括通过闸阀601c与上述真空搬送室601结合的处理室400，在上述处理室400中设置有ICP等离子体处理装置。
因此，在上述处理室300中，图2(C)的工序或者图10(D)的工序结束后的被处理基板，由上述搬送机构602通过真空处理室601搬送到上述处理室400，利用溅射法进行图18的表面致密化层除去处理。
另外，也能够将在上述处理室300中、图2(C)的工序或者图10(D)的工序结束后的被处理基板，从上述负载锁定室603或604中取出，在另一个CMP装置中进行上述图18的工序。
[第四实施方式]
在先前已说明的图2(B)或图10(B)的工序中，在由图2(A)或图10(A)的工序形成SiOCH膜42之后，继续供给Ar气和氧气、以及高频功率，仅切断有机硅烷原料气体，进行期望的表面致密化层形成工序。
本发明的发明人发现，上述图2(A)～(C)的实验时，特别是在图2(A)的SiOCH膜成膜工序的结束处理中，被处理基板表面有时会产生大量的颗粒。
图20表示本发明的发明人进行的实验。
参照图20，在步骤1中进行SiOCH膜42的成膜，在步骤2～4中进行成膜结束工序。此外，SiOCH膜42的成膜在45℃的基板温度下进行。
在实验#21中，在切断高频功率的同时，切断三甲基硅烷原料气体的供给和氧气的供给，在步骤2中流通Ar气0.1秒后，在步骤3中结束处理。在该实验#21中，利用SEM进行观察，确认在被处理基板表面以1×108个/cm2的密度形成有粒径0.1μm以上的颗粒。
在实验#22中，在步骤1中继续三甲基硅烷原料气体的供给、氧气的供给以及Ar气的供给，切断高频功率，在步骤2中，在10秒后切断三甲基硅烷原料气体、氧气和Ar气的供给。在该实验#22中，利用SEM进行观察，确认在被处理基板表面以5×107个/cm2的密度形成有粒径0.13μm以上的颗粒。
在实验#23中，在步骤2中继续氧气和Ar气的供给，并且继续高频功率的供给，仅切断三甲基硅烷原料气体的供给，在步骤3中，在0.1秒后，继续Ar气的供给，切断氧气和高频功率的供给。另外，在步骤4中，在10秒后切断Ar气的供给。在该实验#23中，利用颗粒计数器进行测定，确认在被处理基板表面以0.06个/cm2的密度形成有粒径0.13μm以上的颗粒。
在实验#24中，在步骤2中继续Ar气和高频功率的供给，切断氧气和三甲基硅烷原料气体的供给，在步骤3中，在0.1秒以后，继续Ar气的供给，切断高频功率的供给。进而，在步骤4中，在10秒之后，切断Ar气的供给。在该实验#24中，利用SEM进行观察，确认在被处理基板表面以2×107个/cm2的密度形成有粒径0.1μm以上的颗粒。
在实验#25中，在步骤2中继续Ar气的供给，切断三甲基硅烷原料气体、氧气和高频功率的供给，在步骤3中，在10秒后，切断Ar气的供给。在该实验#22中，确认在被处理基板表面以2×107个/cm2的密度形成有粒径0.13μm以上的颗粒。
在实验#26中，在步骤2中继续三甲基硅烷气体、Ar气和高频功率的供给，仅切断氧气的供给，在步骤3中，在0.1秒以后，继续Ar气的供给，切断三甲基硅烷气体和高频功率的供给。进而，在步骤4中，在10秒之后，切断Ar气的供给。在该实验#26中，利用SEM进行观察，确认在被处理基板表面以5×107个/cm2的密度形成有粒径0.13μm以上的颗粒。
由上述结果可知，像在实验#23中那样，在平行平板型基板处理装置中利用等离子体CVD法形成SiOCH膜的情况下，先停止三甲基硅烷原料气体的供给、之后停止氧气和高频功率的供给，可有效地抑制颗粒产生。
这样的成膜结束顺序，实际上与在图2(A)的成膜工序之后进行图2(B)的致密化处理工序是同等的，在先前的图2(A)～(C)的工序或者图10(A)～(D)的工序中，从结果来看，与SiOCH膜的成膜结束相伴的颗粒的产生被最小化。
另外，本发明的发明人对使用图1的平行平板型基板处理装置11能够抑制颗粒产生的最适合的后处理条件进行了探索。
图21(A)～(C)表示在上述图2(A)、(B)的处理中，在最易于产生颗粒的600Pa的处理压力下，改变图2(B)的氧等离子体处理时间的情况下的颗粒产生的情况。在图21(A)～(C)中，将基板处理装置11的间隙设定为25mm、并且将基板温度设定为45℃，在图2(A)的工序中，将三甲基硅烷气体、氧气和Ar气的流量分别设定为100SCCM、100SCCM和600SCCM，并且供给6.8秒的13.56MHz的高频，由此进行SiOCH膜的成膜，另一方面，在图2(B)的工序中，在相同条件下，仅切断三甲基硅烷气体，进行20～45秒的氧等离子体处理。在图21(A)～(C)中，上面的图表示基板表面的颗粒的面内分布，下面的图表示所产生的颗粒的粒径分布。
图21(A)表示将图2(B)的氧等离子体处理时间设定为20秒的情况，可看出，多数产生粒径约0.4μm以上的颗粒。
与此相对，图21(B)表示将图2(B)的氧等离子体处理时间设定为30秒的情况，可看出，粒径约0.4μm以上的颗粒的产生得到抑制，产生的颗粒几乎都是粒径0.2μm以下的颗粒。在将上述氧等离子体处理时间设定为45秒的图21(C)中，也观察到同样的趋势。
这样根据图21(A)～(C)的结果可知，与先前的图20的结果同样，通过将先前已说明的图2(B)的氧等离子体处理工序进行30秒以上，能够有效地抑制成膜结束时的颗粒的产生，但观察粒径0.13μm以下的颗粒时，不能有效地抑制颗粒的产生，在该粒径范围内，颗粒数反而增加。
与此相对，紧接着上述图2(A)的工序，在图2(B)的工序中，基板温度、处理压力、等离子体功率保持相同条件，而使三甲基硅烷气体、氧气和Ar气的流量增大为2倍时的颗粒产生状况，如图22(A)所示。
参照图22(A)可知，与图21(C)的情况相比，状况稍微改善，但是粒径0.1μm以下的颗粒大量产生。
另外，图22(B)表示在与先前已说明的图21(A)相同的条件下进行上述图2(A)的SiOCH膜成膜工序后，在相同的处理条件下，但是使氧气和Ar气的流量增大为2倍，进行30秒的图2(B)的氧等离子体处理工序时的颗粒产生状况。
参照图22(B)可知，通过这样增大成膜后的氧等离子体处理时的Ar气和氧气的流量，能够使颗粒的产生显著地降低。
另外，图22(C)表示在与先前已说明的图21(A)相同的条件下进行上述图2(A)的SiOCH膜成膜工序后，在相同的处理条件下，但是使处理压力降低为250Pa，进行30秒的图2(B)的氧等离子体处理工序时的颗粒产生状况。
参照图22(C)可知，在该情况下，成膜处理后的颗粒的产生也显著地降低。
图23(A)表示在比图2(A)的成膜处理时的处理压力低的250Pa下，使氧气和Ar气的流量增大为图2(A)的成膜处理时的2倍而进行图2(B)的氧等离子体处理时的颗粒产生的状况。
参照图23(A)可知，相对于图22(B)和(C)中的任一个，颗粒产生进一步被抑制。
另外，图23(B)表示将图2(A)的成膜时的处理压力设定为500Pa，与图2(B)的工序对应而进行与图23(A)同样的成膜结束处理时的颗粒产生的状况。
参照图23(B)可知，颗粒的产生进一步被抑制。
通过这样在比图2(A)或者图10(A)的成膜处理工序低的压力下、并且在使氧气和Ar气的流量增加的条件下进行先前已说明的图2(B)或者图10(B)的氧等离子体处理工序，能够进一步有效地抑制颗粒的产生。
另外，这样的成膜结束时的氧等离子体处理，不仅当在图1所示的平行平板型基板处理装置中进行SiOCH膜的成膜的情况下有效，而且当在图3、4所示的微波等离子体处理装置中，供给例如三甲基硅烷气体、Ar气和氧气并进行SiCO膜的成膜的情况下也有效。
以上，对本发明的优选实施例进行了说明，但本发明并不限定于该特定的实施例，在权利要求书所记载的主旨内，能够进行各种各样的变形·变更。
本发明包含作为优先权主张的基础的2006年1月13日申请的发明2006-005928的全部内容。
产业上的可利用性
根据本发明，多孔质膜的成膜通过以下工序进行：利用有机硅化合物原料在基板上形成含有有机官能基和羟基的电介质膜；在上述电介质膜表面进行将上述有机官能基和羟基除去的致密化处理，在上述电介质膜表面形成密度比上述电介质膜本体的密度高的表面致密化层；将形成有上述表面致密化层的电介质膜暴露于被等离子体激发的氢自由基，将上述有机官能基和羟基除去，由此在上述电介质膜本体中形成空孔。由此，在上述空孔形成工序中，上述电介质膜中含有的通常简记为CHx的CH3、C2H5、……等有机官能基和羟基(OH)以被控制的速率被排出到膜外，从而能够有效地抑制上述空孔形成时的电介质膜的收缩。其结果，电介质膜的密度增加被抑制，能够得到低介电常数的多孔质膜。
另外，这样在成膜工序之后，仅将成膜原料气体切断，继续进行等离子体气体和氧化气体的供给以及等离子体功率的供给，由此，成膜工序结束时引起的颗粒的产生有效地被抑制，成膜的成品率大大地提高。
本国际申请主张基于2006年1月13日申请的日本国专利申请2006-005928号的优先权，在本国际申请中援用2006-005928号的全部内容。

Claims (21)

1.一种多孔质膜的成膜方法，其特征在于，包括：
利用有机硅化合物原料在基板上形成含有有机官能基和羟基的电介质膜的工序；
在所述电介质膜表面进行将所述有机官能基除去的致密化处理，在所述电介质膜表面形成表面致密化层的工序；和
将形成有所述表面致密化层的电介质膜暴露于被等离子体激发的氢自由基，将所述有机官能基和羟基除去，由此在所述电介质膜本体中形成空孔的工序。
2.根据权利要求1所述的成膜方法，其特征在于：
所述形成电介质膜的工序通过等离子体CVD法在从室温直到200℃的范围的第一温度下进行，
所述形成表面致密化层的工序在从室温直到200℃的范围的第二温度下通过等离子体处理而进行，
所述形成空孔的工序在比所述第一和第二温度高的第三温度下进行。
3.根据权利要求2所述的成膜方法，其特征在于：
所述第一和第二温度约为45℃，所述第三温度约为400℃。
4.根据权利要求2所述的成膜方法，其特征在于：
所述形成电介质膜的工序与所述进行致密化处理的工序在同一基板处理装置中连续进行，所述形成空孔的工序在其它的基板处理装置中进行。
5.根据权利要求4所述的成膜方法，其特征在于：
将所述有机硅化合物原料的原料气体与氧化气体和不活泼气体一起供给至所述基板表面，由此进行所述电介质膜形成工序；与所述电介质膜形成工序紧接着，维持等离子体并继续供给所述氧化气体和不活泼气体，仅切断所述原料气体的供给，由此进行所述形成表面致密化层的工序。
6.根据权利要求5所述的成膜方法，其特征在于：
通过继续供给所述不活泼气体、并切断所述等离子体和所述氧化气体的供给，使所述形成表面致密化层的工序结束。
7.根据权利要求5所述的成膜方法，其特征在于：
所述形成表面致密化层的工序通过使所述氧化气体和不活泼气体的流量比所述电介质膜形成工序中的流量增大而进行。
8.根据权利要求5所述的成膜方法，其特征在于：
所述形成表面致密化层的工序在比所述电介质膜形成工序低的处理压力下进行。
9.根据权利要求1所述的成膜方法，其特征在于：
所述电介质膜是SiOCH膜，所述致密化处理工序由利用被等离子体激发的氧自由基对在所述基板上形成的电介质膜表面进行处理的工序构成，将所述表面致密化层形成为以比所述电介质膜本体高的浓度含有氧、以比所述电介质膜本体低的浓度含有碳。
10.根据权利要求1所述的成膜方法，其特征在于：
所述致密化处理工序将所述表面致密化层形成为不超过30nm的厚度。
11.根据权利要求1所述的成膜方法，其特征在于：
进行所述致密化处理工序，使得在所述电介质膜本体中形成Si-O-Si笼结构。
12.根据权利要求2所述的成膜方法，其特征在于：
所述电介质膜形成工序和所述致密化处理工序在平行平板型等离子体CVD装置中，在100～1000Pa的压力下，供给100～750W的等离子体功率而进行，所述空孔形成工序在微波等离子体处理装置中，在100～1000Pa的压力下，供给100～750W的等离子体功率而进行。
13.根据权利要求1所述的成膜方法，其特征在于：
在所述空孔形成工序之后，还包括利用氧化性气氛对具有所述表面致密化层的电介质膜进行后处理的工序。
14.根据权利要求13所述的成膜方法，其特征在于：
所述后处理工序由被等离子体激发的氧自由基进行。
15.根据权利要求14所述的成膜方法，其特征在于：
在所述后处理工序中还添加被等离子体激发的氢自由基。
16.根据权利要求13所述的成膜方法，其特征在于：
所述后处理工序与所述空孔形成工序连续，在同一等离子体处理装置中进行。
17.根据权利要求1所述的成膜方法，其特征在于：
还包括在所述空孔形成工序之后，将所述表面致密化层除去的工序。
18.根据权利要求17所述的成膜方法，其特征在于：
所述表面致密化层的除去工序在所述后处理工序之后进行。
19.根据权利要求17所述的成膜方法，其特征在于：
所述除去工序利用含有稀有气体的等离子体进行溅射。
20.根据权利要求18所述的成膜方法，其特征在于：
所述除去工序通过化学机械研磨工序进行。
21.一种计算机可读的记录介质，其特征在于：
记录有利用通用计算机控制基板处理系统、使所述基板处理系统进行硅基板上的多孔质膜的成膜处理的程序，所述基板处理系统通过将第一基板处理装置和第二基板处理装置结合而成，所述多孔质膜的成膜处理包括：
将被处理基板导入所述第一基板处理装置的工序；
在所述第一基板处理装置中，利用有机硅化合物原料在所述基板上形成含有有机官能基和羟基的电介质膜的工序；
在所述第一基板处理装置中，在所述电介质膜表面进行将所述有机官能基除去的致密化处理，在所述电介质膜表面形成表面致密化层的工序；
将已进行所述致密化处理的所述被处理基板导入所述第二基板处理装置的工序；和
在所述第二基板处理装置中，将形成有所述表面致密化层的电介质膜暴露于被等离子体激发的氢自由基，将所述有机官能基除去，由此在所述电介质膜本体中形成空孔的工序。
CNA2007800000974A 2006-01-13 2007-01-12 多孔质膜的成膜方法和计算机可读的记录介质 Pending CN101310370A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006005928 2006-01-13
JP005928/2006 2006-01-13

Publications (1)

Publication Number Publication Date
CN101310370A true CN101310370A (zh) 2008-11-19

Family

ID=38256350

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800000974A Pending CN101310370A (zh) 2006-01-13 2007-01-12 多孔质膜的成膜方法和计算机可读的记录介质

Country Status (5)

Country Link
US (1) US20090053895A1 (zh)
JP (1) JPWO2007080944A1 (zh)
KR (1) KR100933374B1 (zh)
CN (1) CN101310370A (zh)
WO (1) WO2007080944A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7524735B1 (en) 2004-03-25 2009-04-28 Novellus Systems, Inc Flowable film dielectric gap fill process
US9257302B1 (en) 2004-03-25 2016-02-09 Novellus Systems, Inc. CVD flowable gap fill
US7582555B1 (en) 2005-12-29 2009-09-01 Novellus Systems, Inc. CVD flowable gap fill
US9245739B2 (en) 2006-11-01 2016-01-26 Lam Research Corporation Low-K oxide deposition by hydrolysis and condensation
US8017522B2 (en) * 2007-01-24 2011-09-13 International Business Machines Corporation Mechanically robust metal/low-κ interconnects
JP5407252B2 (ja) * 2008-09-30 2014-02-05 大日本印刷株式会社 ゲルマニウム蒸着シート
US8557712B1 (en) 2008-12-15 2013-10-15 Novellus Systems, Inc. PECVD flowable dielectric gap fill
US8278224B1 (en) 2009-09-24 2012-10-02 Novellus Systems, Inc. Flowable oxide deposition using rapid delivery of process gases
JP5813303B2 (ja) 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5770892B2 (ja) * 2009-11-20 2015-08-26 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
KR101758944B1 (ko) * 2009-12-09 2017-07-18 노벨러스 시스템즈, 인코포레이티드 신규한 갭 충진 집적화
US8431496B2 (en) * 2010-03-05 2013-04-30 Semiconductor Energy Labortory Co., Ltd. Semiconductor device and manufacturing method thereof
US8685867B1 (en) * 2010-12-09 2014-04-01 Novellus Systems, Inc. Premetal dielectric integration process
US9719169B2 (en) 2010-12-20 2017-08-01 Novellus Systems, Inc. System and apparatus for flowable deposition in semiconductor fabrication
DE102010063887B4 (de) * 2010-12-22 2012-07-19 BSH Bosch und Siemens Hausgeräte GmbH Verfahren zum Herstellen eines pyrolysetauglichen Bauteils eines Gargeräts sowie pyrolysetaugliches Bauteil für ein Gargerät
US8846536B2 (en) 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US9234276B2 (en) * 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US9847222B2 (en) 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
CN105244257B (zh) * 2014-07-08 2020-06-23 中芯国际集成电路制造(上海)有限公司 改善多孔低k薄膜的突起缺陷的方法
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
US9916977B2 (en) 2015-11-16 2018-03-13 Lam Research Corporation Low k dielectric deposition via UV driven photopolymerization
TW201822259A (zh) * 2016-09-09 2018-06-16 美商諾發系統有限公司 氧摻雜矽碳化物膜之基於遠程電漿的沉積
CN110546302B (zh) 2017-05-05 2022-05-27 Asm Ip 控股有限公司 用于受控形成含氧薄膜的等离子体增强沉积方法
CN110651064B (zh) 2017-05-16 2022-08-16 Asm Ip 控股有限公司 电介质上氧化物的选择性peald
US11942358B2 (en) * 2021-03-12 2024-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Low thermal budget dielectric for semiconductor devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2814000A (en) * 1999-02-26 2000-09-14 Trikon Holdings Limited A method of processing a polymer layer
KR100292409B1 (ko) * 1999-05-24 2001-06-01 윤종용 실리콘-메틸 결합을 함유하는 절연층을 포함하는 다층 구조의 절연막 및 그 형성방법
DE10081808T1 (de) * 1999-06-26 2002-11-07 Trikon Holdings Ltd Verfahren und Vorrichtung zur Ausbildung eines Filmes auf einem Substrat
JP2002026121A (ja) * 2000-06-30 2002-01-25 Tokyo Electron Ltd 半導体装置およびその製造方法、絶縁膜の形成方法
KR100778947B1 (ko) * 2001-08-30 2007-11-22 동경 엘렉트론 주식회사 성막 방법 및 성막 장치
JP3967253B2 (ja) * 2002-11-08 2007-08-29 東京エレクトロン株式会社 多孔質絶縁膜の形成方法及び多孔質絶縁膜の形成装置
JP2004296476A (ja) * 2003-03-25 2004-10-21 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
WO2004103209A2 (en) * 2003-05-19 2004-12-02 Secant Medical Llc Tissue distention device and related methods for therapeutic intervention
JP2004363403A (ja) 2003-06-05 2004-12-24 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP4358563B2 (ja) * 2003-07-02 2009-11-04 東京エレクトロン株式会社 半導体装置の低誘電率絶縁膜形成方法
TW200518831A (en) * 2003-09-17 2005-06-16 Tokyo Electron Ltd Production of insulating film with low dielectric constant
KR100900587B1 (ko) * 2003-11-11 2009-06-02 도쿄엘렉트론가부시키가이샤 기판 처리 방법
US20060128166A1 (en) * 2004-12-09 2006-06-15 Fujitsu Limited Semiconductor device fabrication method
CN1787186A (zh) * 2004-12-09 2006-06-14 富士通株式会社 半导体器件制造方法
JP2006278783A (ja) * 2005-03-29 2006-10-12 Consortium For Advanced Semiconductor Materials & Related Technologies 絶縁膜形成方法、半導体素子製造方法、及び半導体素子

Also Published As

Publication number Publication date
KR20080003346A (ko) 2008-01-07
KR100933374B1 (ko) 2009-12-22
JPWO2007080944A1 (ja) 2009-06-11
WO2007080944A1 (ja) 2007-07-19
US20090053895A1 (en) 2009-02-26

Similar Documents

Publication Publication Date Title
CN101310370A (zh) 多孔质膜的成膜方法和计算机可读的记录介质
CN100573830C (zh) 等离子体处理装置和等离子体处理方法
CN100514575C (zh) 电介质膜的成膜方法及成膜装置
TWI374472B (en) An improved method for fabricating an ultralow dielectric comstant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
US7422776B2 (en) Low temperature process to produce low-K dielectrics with low stress by plasma-enhanced chemical vapor deposition (PECVD)
US7611996B2 (en) Multi-stage curing of low K nano-porous films
US8557712B1 (en) PECVD flowable dielectric gap fill
US7888273B1 (en) Density gradient-free gap fill
US20080105978A1 (en) Method for forming an ultra low dielectric film by forming an organosilicon matrix and large porogens as a template for increased porosity
TW201411721A (zh) 用於流動性膜之經改良的緻密化作用
US20040142577A1 (en) Method for producing material of electronic device
WO2004107825A9 (ja) プラズマ源及びプラズマ処理装置
CN101107383A (zh) 改善低k叠层之间粘附性的界面工程
TW201142945A (en) Ultra low dielectric materials using hybrid precursors containing silicon with organic functional groups by plasma-enhanced chemical vapor deposition
WO2005098961A1 (ja) ゲート絶縁膜の形成方法、記憶媒体、及びコンピュータプログラム
TWI490363B (zh) 絕緣膜材料、使用該絕緣膜材料的成膜方法及絕緣膜
US7001854B1 (en) Hydrogen-based phosphosilicate glass process for gap fill of high aspect ratio structures
KR102141670B1 (ko) 저온 경화 모듈러스 강화
TWI325897B (en) Stress reduction of sioc low k films
WO2003088342A1 (fr) Procede de fabrication de materiau d'un dispositif electronique
CN101436538A (zh) 多孔质膜的成膜方法和计算机可读的记录介质
US20040266216A1 (en) Method for improving uniformity in deposited low k dielectric material
US20220084815A1 (en) Systems and methods for depositing low-k dielectric films
KR100802381B1 (ko) 대기압 화학기상증착 장치를 이용하여 나노 갭을 채우는이산화규소 절연막 증착 방법
JPH0574763A (ja) ゲート絶縁膜の形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20081119

C20 Patent right or utility model deemed to be abandoned or is abandoned