WO2007080944A1 - 多孔質膜の成膜方法およびコンピュータ可読記録媒体 - Google Patents

多孔質膜の成膜方法およびコンピュータ可読記録媒体 Download PDF

Info

Publication number
WO2007080944A1
WO2007080944A1 PCT/JP2007/050284 JP2007050284W WO2007080944A1 WO 2007080944 A1 WO2007080944 A1 WO 2007080944A1 JP 2007050284 W JP2007050284 W JP 2007050284W WO 2007080944 A1 WO2007080944 A1 WO 2007080944A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
gas
forming
plasma
dielectric film
Prior art date
Application number
PCT/JP2007/050284
Other languages
English (en)
French (fr)
Inventor
Yasuhiro Oshima
Shinji Ide
Yusaku Kashiwagi
Kotaro Miyatani
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to JP2007553937A priority Critical patent/JPWO2007080944A1/ja
Priority to KR1020077023692A priority patent/KR100933374B1/ko
Publication of WO2007080944A1 publication Critical patent/WO2007080944A1/ja
Priority to US12/171,952 priority patent/US20090053895A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

　有機シリコン化合物原料を使ったプラズマＣＶＤ法により形成されたＳｉＯＣＨ膜の表面を酸素プラズマ処理して表面緻密化層を形成し、さらに水素プラズマ処理により、表面緻密化層の下のＳｉＯＣＨ膜から、ＣＨｘ基やＯＨ基を、前記表面緻密化層を介して、制御されたレートで放出させ、安定に多孔質低誘電率膜を形成する。

Description

多孔質膜の成膜方法およびコンピュータ可読記録媒体
技術分野
[0001] 本発明は一般に誘電体膜の形成方法に係り、特に SiOCH膜の形成方法に関する 背景技術
[0002] 最近の微細化された半導体装置では、基板上に形成された莫大な数の半導体素 子を電気的に接続するのに、いわゆる多層配線構造が使われる。多層配線構造で は、配線パターンを埋設した層間絶縁膜を多数積層し、一の層の配線パターンは、 隣接する層の配線パターンと、あるいは基板中の拡散領域と、前記層間絶縁膜中に 形成したコンタクトホールを介して相互接続される。
[0003] 力かる微細化された半導体装置では、層間絶縁膜中において複雑な配線パターン が近接して形成されるため、層間絶縁膜中の寄生容量による電気信号の配線遅延（ RC遅延)が深刻な問題になる。つまり、高速化'低消費電力化の配線技術として、配 線抵抗 Rと配線容量 Cの積を小さくすることが重要になってきている。
[0004] このため、特に最近のいわゆるサブミクロン、あるいはサブクォータミクロンと呼ばれ る超微細化半導体装置では、多層配線構造を構成する層間絶縁膜として、比誘電 率力 程度の従来のシリコン酸ィ匕膜 (SiO膜)の代わりに、比誘電率が 3〜3. 5程度
2
の F添加シリコン酸ィ匕膜 (SiOF膜)が用いられて 、る。
[0005] しかし、 SiOF膜では比誘電率の低減にも限界があり、このような SiOベースの絶縁
2
膜では、設計ルール 0.： L m以降の世代の半導体装置で要求される、 3. 0未満の 比誘電率を達成するのは困難であった。
[0006] 一方、比誘電率がより低 ヽ、 Vヽゎゆる低誘電率 (low-K)絶縁膜には様々な材料が あるが、多層配線構造に使われる層間絶縁膜には、比誘電率が低いだけでなぐ高 い機械的強度と熱処理に対する安定性を備えた材料を使う必要がある。
[0007] SiOCH膜は、十分な機械的強度を有し、かつ 2. 5以下の比誘電率を実現できる 点、さらに半導体装置の製造プロセスに好都合な CVD法により形成できる点で、次 世代の超高速半導体装置に使われる低誘電率層間絶縁膜としてとして有望である。 発明の開示
発明が解決しょうとする課題
[0008] 従来、 SiOCH膜は、平行平板型プラズマ処理装置により形成できることが報告さ れている。し力し、通常の CVDプロセスで形成された SiOCH膜は 3〜4の間の比誘 電率を有し、有機 SOGや SiLK (登録商標)などの塗布型絶縁膜が達成している 2. 2近辺の比誘電率には到達して!/、な!/、。
[0009] SiOCH膜において、このような塗布型絶縁膜に匹敵する比誘電率を実現しようと する手段の一つとして、膜を多孔質膜とすることが考えられる。例えば特許文献 9は、 CVD法により堆積された SiOCH膜をマイクロ波プラズマ励起した水素ラジカルに曝 露し、基板上に堆積された SiOCH膜から CHx基や OH基を膜外に排出し、多孔質 膜を得る技術を記載して ヽる。
[0010] しかし、このように基板上に形成された SiOCH膜に水素プラズマ処理を施して改質 する手法では、改質プロセスに微妙な制御が必要となり、量産工程において安定し て改質処理を実行するのが困難であった。
[0011] すなわち上記従来技術においては、プラズマ励起された水素ラジカルが膜中の Si — CHx結合あるいは Si— OH結合を切断し、切断された CHx基および OH基力メタ ン (CH )分子の形で膜外に放出されるが、改質処理が最適な条件で行われた場合
4
、このようにして形成されたメタン分子が SiOCH膜を膨張させるように作用し、その結 果、膜中に空間、すなわち空孔が形成され、 SiOCH膜の比誘電率が低下する。
[0012] しかし、この従来の改質プロセスでは、改質プロセス条件が狭い最適範囲を外れる と、 SiOCH膜は膨張するかわりに収縮してしまい、収縮に伴う密度の増大により、膜 の比誘電率は、力えって増大してしまう。
特許文献 1： WO2005Z045916号公報
特許文献 2 :特開 2005— 093721号公報
特許文献 3 :特開 2004— 158793号公報
特許文献 4：特開 2004 - 158794号公報
特許文献 5 :特開 2005— 017085号公報 特許文献 6 :特開 2005— 093721号公報
特許文献 8：特開 2005 - 175085号公報
特許文献 7：特開 2005— 026468号公報
特許文献 8： WO2003/019645号公報
特許文献 9：特表 2003 - 503849号公報
特許文献 10：特表 2002— 538604号公報
特許文献 11：特開 2004 - 200626号公報
特許文献 12：特開平 8— 236520号公報
特許文献 13 :WO200lZ097296号公報
特許文献 14:特開 2004— 158793号公報
特許文献 15 :WO200lZ097269号公報
特許文献 16：特開 2004— 200626号公報
特許文献 17：特表 2003 - 503849号公報
特許文献 18：特表 2002— 538604号公報
特許文献 19：特開 2002— 110636号公報
特許文献 20：特開平 7— 106299号公報
特許文献 21：特開平 6— 84888号公報
特許文献 22：特許公報第 2506539号
非特許文献 1 :A. Grill and D. A. Neumayer, J. Appl. Phys. vol.94, No.lO, Nov.15, 2 003
課題を解決するための手段
一の側面によれば本発明は、基板上に有機シリコン化合物原料により、有機官能 基および水酸基を含む誘電体膜を形成する工程と、前記誘電体膜表面に、前記有 機官能基を除去する緻密化処理を行い、前記誘電体膜表面に、表面緻密化層を形 成する工程と、前記表面緻密化層を形成された誘電体膜を、プラズマ励起された水 素ラジカルに曝露し、前記有機官能基および水酸基を除去することにより前記誘電 体膜本体中に空孔を形成する工程と、を含むことを特徴とする多孔質膜の成膜方法 を提供する。 [0014] 他の側面によれば本発明は、汎用コンピュータにより基板処理システムを制御させ
、前記基板処理システムに、シリコン基板上への多孔質膜の成膜処理を実行させる プログラムを記録したコンピュータ可読記録媒体であって、前記基板処理システムは
、第 1の基板処理装置と第 2の基板処理装置とを結合してなり、前記多孔質膜の成膜 処理は、被処理基板を前記第 1の基板処理装置に導入する工程と、前記第 1の基板 処理装置中において、前記基板上に有機シリコンィ匕合物原料により、有機官能基お よび水酸基を含む誘電体膜を形成する工程と、前記第 1の基板処理装置において、 前記誘電体膜表面に、前記有機官能基を除去する緻密化処理を行い、前記誘電体 膜表面に、表面緻密化層を形成する工程と、前記緻密化処理を行った前記被処理 基板を、前記第 2の基板処理装置に導入する工程と、前記第 2の基板処理装置にお いて、前記表面緻密化層を形成された誘電体膜を、プラズマ励起された水素ラジカ ルに曝露し、前記有機官能基を除去することにより前記誘電体膜本体中に空孔を形 成する工程と、を含むことを特徴とするコンピュータ可読記録媒体を提供する。
発明の効果
[0015] 本発明によれば、多孔質膜の成膜を、基板上に有機シリコン化合物原料により、有 機官能基および水酸基を含む誘電体膜を形成し、前記誘電体膜表面に、前記有機 官能基および水酸基を除去する緻密化処理を行い、前記誘電体膜表面に、前記誘 電体膜本体よりも密度の高い表面緻密化層を形成し、前記表面緻密化層を形成さ れた誘電体膜を、プラズマ励起された水素ラジカルに曝露し、前記有機官能基およ び水酸基を除去することにより前記誘電体膜本体中に空孔を形成する工程により実 行することにより、前記空孔形成工程において、前記誘電体膜中に含まれる、一般に CHxと略記される CH , C H , · · ·などの有機官能基や水酸基 (OH)が制御された
3 2 5
レートで膜外に排出され、前記空孔形成の際の誘電体膜の収縮を効果的に抑制す ることが可能となる。その結果、誘電体膜の密度増加が抑制され、低い誘電率の多 孔質膜を得ることが可能になる。
[0016] またこのように成膜工程の後に、成膜原料ガスのみを遮断し、プラズマガスおよび 酸ィ匕ガスの供給およびプラズマパワーの供給を係属することにより、成膜工程終了時 に生じるパーティクル発生が効果的に抑制され、成膜の歩留まりが大きく向上する。 図面の簡単な説明
[図 1]本発明で使われる成膜処理装置の構成を示す図である。
[図 2] (A)〜 (C)は、本発明の第 1の実施形態による成膜方法を示す図である。
[図 3]本発明において多孔質膜形成に使われる基板処理装置の構成を示す図であ る。
[図 4]本発明において多孔質膜形成に使われる基板処理装置の構成を示す別の図 である。
[図 5]本発明の前記第 1実施形態の効果を説明する図である。
[図 6]図 2 (A)〜 (C)の工程のプロセス条件と、得られた多孔質膜の k値を示す表であ る。
[図 7]本発明の第 1実施形態により得られた SiOCH膜の FTIR ^ベクトルを示す図で ある。
[図 8]本発明の第 1実施形態で使われるクラスタ型基板処理装置の構成を示す図で ある。
[図 9]図 7のクラスタ型基板処理装置を使って行われる本発明第 1実施形態による成 膜方法を示すフローチャートである。
[図 10] (A)〜 (D)は、本発明の第 2の実施形態による成膜方法を示す図である。
[図 11A]本発明の第 2の実施形態によるリーク電流の変化を示す図である。
[図 11B]本発明の第 2の実施形態による k値の変化を示す図である。
[図 12A]本発明の第 2の実施形態によるリーク電流の変化を示す図である。
[図 12B]本発明の第 2の実施形態による k値の変化を示す図である。
[図 13]第 2の実施形態における実験条件を示す表である。
[図 14]第 2の実施形態における実験条件を示す別の表である。
[図 15]本発明の前記第 2実施形態により得られた SiOCH膜の XPSスペクトルを示す 図である。
[図 16]本発明の前記第 2実施形態により得られた SiOCH膜の SIMSプロファイルを 示す図である。
[図 17]図 16の一部を拡大して示す図である。 [図 18]本発明の第 3の実施形態を示す図である。
[図 19]本発明の前記第 3実施形態で使われるクラスタ型基板処理装置の構成を示す 図である。
[図 20]本発明の第 4の実施形態における実験条件を示す表である。
[図 21] (A)〜 (C)は、本発明の第 4の実施形態を説明する図である。
[図 22] (A)〜 (C)は、本発明の第 4の実施形態を説明する別の図である。
[図 23] (A) , (B)は、本発明の第 4の実施形態を説明するさらに別の図である。
発明を実施するための最良の形態
[0018] [第 1の実施形態]
図 1は、本発明で誘電体膜の成膜処理に使われる平行平板型基板処理装置 11の 構成を示す。
[0019] 図 1を参照するに、基板処理装置 11は陽極酸化処理されたアルミニウムなどの導 電性材料よりなり排気口 13を介してターボ分子ポンプなどの排気装置 14により排気 される処理容器 12を含み、前記処理容器 12内部には、被処理基板 Wを保持するサ セプタ 17が、略円柱状のサセプタ支持台 16に支持されて設けられている。前記サセ プタ 17は、平行平板型基板処理装置 11の下部電極としても機能し、サセプタ支持 台 16とサセプタ 17との間には、セラミックなどの絶縁体 18が設けられている。また前 記処理容器 12は接地されている。
[0020] 前記サセプタ支持台 16内部には冷媒流路 19が設けられ、前記冷媒流路 19中に 冷媒を循環させることにより、前記サセプタ 17およびその上の被処理基板 Wが、基板 処理プロセスの際に、所望の基板温度に制御される。
[0021] また前記処理容器 12の側壁にはゲートバルブ 15が設けられ、前記ゲートバルブ 1 5を開放した状態で、前記処理容器 12に対し、被処理基板 Wが搬入され、また搬出 される。
[0022] 前記排気装置はさらに除害装置 36に接続され、前記除外装置 36は、排気装置 14 により排出された処理容器 12からの排出ガスを無害化する。例えば前記除害装置 3 6は、所定の触媒により雰囲気ガスを燃焼あるいは熱分解して、無害な物質に変換 する装置であってもよい。 [0023] 前記サセプタ支持台 16には、半導体被処理基板 Wの受け渡しをするためのリフト ピン 20が、昇降機構 (図示せず）により昇降自在に設けられている。また前記サセプ タ 17は、その上面中央部に凹円板状部分が形成され、前記凹円板状部分上に被処 理基板 Wに対応した形状の静電チャック（図示せず)が設けられる。前記サセプタ 17 上に載置された被処理基板 Wは、直流電圧が印加されることにより前記静電チャック に静電吸着される。
[0024] さらに前記サセプタ 17の上方には、前記サセプタ 17に略平行に、前記サセプタ 17 上の被処理基板 Wに対向するようにシャワーヘッド 23が設けられる。
[0025] 前記シャワーヘッド 23の前記サセプタ 17に対向する面には、多数のガス供給孔 24 を有し、アルミニウム等力もなる電極板 25が設けられ、前記シャワーヘッド 23は、電 極支持体 26により、前記処理容器 12の天井部分に支持されている。前記シャワー ヘッド 23の内部には、別の冷媒流路 27が形成され、前記冷媒流路 27に冷媒を循環 させることにより、前記シャワーヘッド 23を、基板処理プロセスの際に、所望の温度に 維持される。
[0026] さらに、前記シャワーヘッド 23にはガス導入管 28が接続され、一方前記ガス導入 管 28は、トリメチルシラン ((CH ) SiH)原料を保持した原料容器 29と、酸素ガスを保
3 3
持した酸化剤ガス源 30と、アルゴン (Ar)ガスを保持した Arガス源 31に、図示しな ヽ それぞれのマスフローコントローラおよびバルブ等を介して接続されている。
[0027] 前記ガス源 29〜31からの原料ガス及び処理ガスは、ガス導入管 28を介してシャヮ 一ヘッド 23の内部に形成された中空部（図示せず）において混合され、前記シャワー ヘッド 23のガス供給孔 24から、前記被処理基板 Wの表面近傍のプロセス空間に供 給される。
[0028] 前記シャワーヘッド 23には、さらに第 2の高周波電源 32が、第 2の整合器 33を介し て接続されており、前記高周波電源 32は、周波数が 13〜 150MHzの範囲の高周 波パワーを前記シャワーヘッド 23に供給する。このように高い周波数の高周波パワー を供給されることにより、前記シャワーヘッド 23は上部電極として機能し、前記処理容 器 12内に、プラズマが形成される。
[0029] さらに図 1の基板処理装置 11は、被処理基板 Wへの成膜処理を含む、処理装置 1 1全体の動作を制御する制御部 34を有する。前記制御部 34は、 MPU (Micro Pro cessing Unit)、メモリ等を備えるマイコン制御装置よりなり、装置各部を所定の処理 シーケンスに従って制御するためのプログラムをメモリに記憶し、このプログラムにし たがって、装置各部を制御する。
[0030] 図 2 (A)〜(C)は、本発明の第 1の実施形態による成膜方法の概要を示す。
[0031] 図 2 (A)を参照するに、シリコン基板 41が図 1の基板処理装置 11中に導入され、 1 00〜： LOOOPaの圧力下、室温〜 200°Cの基板温度において、 Arガスを 100〜100 0SCCM,酸素ガスを 50〜200SCCM,トリメチルシラン（3MS)などの有機シリコン 化合物ガスを 50〜200SCCMの流量で前記処理容器 12中に供給し、さらに前記シ ャヮーヘッド 23に前記高周波源 32より周波数が 13〜150MHzの高周波を、 100〜 750Wのパワーで供給することにより、前記シリコン基板 41の表面に、 Siと酸素を主 な構成元素とし、これに炭素および水素を含んだ、いわゆる SiOCH膜 42を、 500〜 2000nmZ分の成膜速度で 200〜400nmの膜厚を、形成する。
[0032] 例えば前記 SiOCH膜の成膜を、 300Paの圧力下、 45°Cの基板温度において、前 記処理容器 12中に Arガスを 600SCCM,酸素ガスを 100SCCM,トリメチルシラン ガスを 100SCCMの流量で供給し、前記シャワーヘッド 23に周波数が 13. 56MHz の高周波を 500Wのパワーで供給し、前記 SiOCH膜 42を約 400nmの膜厚に、 15 OOnmZ分の成膜速度で形成することができる。ただし前記基板処理装置 11にお ヽ て、前記シャワーヘッド 23とサセプタ 17の間隔は 25mmに設定している。
[0033] このようにして形成された SiOCH膜は比較的高 、、約 3〜4程度の比誘電率を有し ている。
[0034] 次に本実施例においては図 2 (B)の工程において、前記図 2 (A)の構造に対し、同 じ平行平板型基板処理装置 11中、前記トリメチルシランガスの供給を遮断し、一方 前記 Arガスおよび酸素ガスおよび高周波パワーの供給を継続し、室温から 200°Cま での基板温度、好ましくは前記 SiOCH膜 42の成膜時と同じ基板温度にぉ 、て前記 SiOCH膜 42の表面をプラズマ処理し、その表面に、前記表面の CHやじ Hなどの
3 2 5
CHx基や OH基を酸素により置換することにより、表面から 10〜15nmの厚さで、酸 素濃度が高ぐ SiOに近い組成の緻密化層 43が形成される。 [0035] 前記図 2 (B)の工程は、例えば 10〜60秒間行われる。その後、本実施例において はさらに図 2 (C)の工程において、図 2 (B)の緻密化層を形成された基板を、図 3, 4 に示すマイクロ波プラズマ処理装置に導入し、プラズマ励起された水素ラジカルによ り、前記緻密化層 43の下の SiOCH膜を改質し、 SiOCH組成の多孔質膜 42Aを形 成する。
[0036] 図 3を参照するに、プラズマ処理装置 50はプロセス空間 51Aを形成された処理容 器 51を含み、前記処理容器 51中、前記プロセス空間 51A内には、被処理基板 Wを 保持する基板保持台 52が設けられている。前記処理容器 51は排気ポート 51Cにお いて、前記基板保持台 52を囲むように形成された空間 51Bを介して、 APC51Dおよ び排気装置 11Eにより排気される。
[0037] 前記基板保持台 52はヒータ 52Aを設けられ、前記ヒータ 52Aは電源 52Cにより、 駆動ライン 52Bを介して駆動される。
[0038] さらに前記処理容器 51には基板搬入 Z搬出口 51gおよびこれに協働するゲートバ ルブ 51Gが設けられており、前記基板搬入 Z搬出口 5 lgを介して被処理基板 Wが 処理容器 11中に搬入され、また搬出される。
[0039] 前記処理容器 51上には、前記被処理基板 Wに対応して開口部が形成されており 、前記開口部は石英ガラス等の誘電体よりなる天板 53により塞がれている。また前記 天板 53の下方には、ガス入口およびこれに連通する多数のガス導入口を設けられた ガスリング 54が、前記被処理基板 Wに対向するように設けられて 、る。
[0040] ここで前記天板 53はマイクロ波窓として機能し、前記天板 53の上部には、ラジアル ラインスロットアンテナよりなる平面アンテナ 55が設けられている。
[0041] 図示の例ではラジアルラインスロットアンテナが前記マイクロ波アンテナ 55として使 われており、従って前記アンテナ 55は、天板 53上に平面アンテナ板 55Bを配置され 、平面アンテナ 55Bを覆うように石英等の誘電体よりなる遅波板 55Aを配置する。遅 波板 55Aを覆うように導電性のカバー 55Dで構成する。カバー 55Dには冷却ジャケ ットが形成され、天板 53、平面アンテナ板 55B、遅波板 55Aを冷却して熱的破損を 防止し、安定なプラズマを生成させる。
[0042] 平面アンテナ板 55Bは図 4で説明する多数のスロット 55a, 55bを形成されており、 さらにアンテナ 55の中央部には、外部導体 56Aと内部導体 56Bで構成する同軸導 波管 56が接続され、内部導体 56Bが前記遅波板 55Aを貫通し平面アンテナ 55Bの 中央に接続され、結合されている。
[0043] 前記同軸導波管 56はモード変換部 11 OAを介して矩形断面の導波路 11 OBに接 続され、前記導波管 110Bはマイクロ波源 112にインピーダンス整合器 111を介して 結合される。そこで前記マイクロ波源 112で形成されたマイクロ波は矩形導波管 110 Bおよび同軸導波管 56を介して平面アンテナ 55Bに供給される。
[0044] 図 4は、前記ラジアルラインスロットアンテナ 55の構成を詳細に示す。ただし図 4は、 前記平面アンテナ板 55Bの正面図になって 、る。
[0045] 図 4を参照するに、前記平面アンテナ板 55Bには多数のスロット 55aが同心円状に 、かつ隣接するスロットが直交するような向き (T字状に)で形成されているのがわかる
[0046] そこで、このようなラジアルラインスロットアンテナ 55Bにマイクロ波が同軸導波管 56 から供給されると、マイクロ波はアンテナ 55B中を径方向に広がりながら伝播し、その 際に前記遅波板 55Aにより波長圧縮を受ける。そこでマイクロ波は前記スロット 55a から、一般に平面アンテナ板 55Bに略垂直方向に、円偏波として放射される。
[0047] さらに図 3に示すように前記マイクロ波プラズマ処理装置 50では Arなどの希ガス源 101Aと水素ガス源 101H,酸素ガス源 10 lOが前記ガスリング 54に、それぞれの M FC103A, 103H, 103Oおよびそれぞれのバルブ 104A, 104H, 104Oおよび共 通バルブ 106を介して接続されて 、る。先にも説明したように前記ガスリング 54には 、前記基板保持台 52を一様に囲むように、多数のガス導入口が形成されており、そ の結果、前記 Arガスと水素ガスは前記処理容器内のプロセス空間 51Aに、一様に 導入される。
[0048] 動作時には、前記処理容器 51内のプロセス空間 51Aが、前記排気口 51Cを介し た排気により、所定の圧力に設定される。また Arの他に Kr, Xe, Neなどの希ガスが 使用できる。
[0049] さらに前記プロセス空間 51Aには周波数が数 GHz、例えば 2. 45GHzのマイクロ 波力 前記マイクロ波源 112からアンテナ 115を介して導入され、その結果、前記被 処理基板 Wの表面にはプラズマ密度が 1011〜： L013Zcm3の高密度プラズマが励起さ れる。
[0050] このプラズマは、 0. 5〜2eVの低い電子温度を特徴とし、その結果、前記プラズマ 処理装置 50にお!/、ては被処理基板 Wのプラズマダメージのな!/、処理がされる。また 、プラズマ励起に伴って形成されたラジカルが被処理基板 Wの表面に沿って流れ速 やかにプロセス空間 51A力も排除されるため、ラジカル相互の再結合が抑制され、 非常に一様で効果的な基板処理が、例えば 500°C以下で可能である。
[0051] そこで前記図 2 (C)の工程において、前記プロセス空間 51Aにこのように低電子温 度プラズマを形成し、さらにかかる低電子温度プラズマ中に水素ガスを前記ガスリン グ 54より導入すると、前記水素ガスはプラズマ励起され、水素ラジカル H*が形成され る。形成された水素ラジカル H*は前記緻密化層 43を容易に拡散通過してその下の SiOCH膜 42に到達し、そこで CH、 C Hなどの CHx基、あるいは OH基を置換す
3 2 5
る。置換された CHx基あるいは OH基は、前記緻密化層 43を通ってガスとして放出さ れる。しかし CHx基や OH基は水素ラジカルのように前記緻密化層 43中を自由に通 過することはできず、前記水素ラジカルの通過速度よりもはるかに遅い速度で徐々に 放出されるので、加熱して排気速度を上げるのが好ましい。
[0052] その結果、前記図 2 (C)の工程においては、前記 SiOCH膜 42中で遊離した CHx 基や OH基が内圧を形成し、これらの基が前記緻密化層 43を通って徐々に膜外に 放出されても、膜 42に実質的な密度の増大など、膜の収縮も生じることがない。この ため、前記 SiOCH膜 42中、前記 CHx基あるいは OH基が脱離して水素に置換され た原子位置 (サイト）は空孔を形成し、前記図 2 (C)の工程により、前記 SiOCH膜 42 のうち、前記緻密化膜 43の下の本体部分は多孔質膜 42Aに変化する。すなわち、 図 2 (C)の工程は、前記 SiOCH膜中に空孔を形成する空孔形成工程になっている
[0053] 一例では、図 2 (C)の工程は 400°Cの基板温度において、 267Paの圧力下、水素 ガスおよび Arガスをそれぞれ 200SCCMおよび 1000SCCMの流量で供給し、前 記マイクロ波アンテナ 55に周波数が 2. 45GHzのマイクロ波を 3kWのパワーで 360 秒間供給することにより、行われる。ここで、図 2 (C)の工程での基板温度は、前記図 2 (A) , (B)の各工程における基板温度よりも 100°C以上高い、ただし 400°Cを超え ないように設定される。図 2 (C)の基板温度を 400°C以上に設定すると、特に大規模 半導体集積回路装置などの製造の際には、基板上に先の工程ですでに形成されて いる超微細化トランジスタなどにおいて、基板処理の熱により不純物元素の分布プロ ファイルが変化してしまうなどの問題が生じる。また前記図 2 (C)の工程は、 20〜650 Paの範囲のプロセス圧で実行することが好ましい。その際、 500W〜3kWの範囲の プラズマパワーを使うことが好まし 、。
[0054] 図 5中、データ A〜Dは、図 6に示す条件で実行された実験に対応している。
[0055] 図 5を参照するに、前記図 2 (B)の酸化処理を省略して、図 2 (A)の SiOCH膜の成 膜工程の後、いきなり図 2 (C)の空孔形成工程に移行した場合、得られる比誘電率 は 2. 8程度（プロセス条件 A)であり、図 2 (C)の水素プラズマ処理の際に CHx基ある いは OH基の除去が速やかに生じる一方で、 SiOCH膜 42も収縮してしまい、満足で きる空孔形成および比誘電率の低下が生じないことがわかる。
[0056] これに対し、図 2 (B)の酸化処理工程を 10〜60秒間実施した場合、比誘電率の値 は酸化処理時間とともに減少し、例えば前記酸化処理工程を 60秒間実行した場合、 プロセス条件 Bで 2. 55、プロセス条件 Cで 2. 52、プロセス条件 Dで 2. 4と、比誘電 率が低くなるのがわかる。この比誘電率は、前記緻密化層 43を含んだ状態のもので あり、前記図 2 (C)の工程の後で前記緻密化層 43を除去した場合、比誘電率の値は さらに減少する。
[0057] また、前記図 6のプロセス条件 Aと同じ条件で、ただし成膜時の圧力を 400Paとした 実験 (プロセス条件 E)において、図 2 (B)の酸素プラズマ処理を 10秒間とした場合で も、 2. 28の比誘電率が達成されるのが確認された。このように、 SiOCH膜成膜時の 圧力、成膜後の酸素プラズマ照射時間、さらに空孔形成工程における水素プラズマ 照射時間を制御することにより、得られる SiOCH膜の比誘電率を制御することが可 能であり、さらに比誘電率を下げられると考えられる。
[0058] 図 7は、図 2 (C)の緻密化処理工程および水素プラズマ処理により得られた超低誘 電率 SiOCH膜 42Aの FTIRスペクトルを、図 2 (A)の成膜のみの状態（As— depo) と比較して示す。ただし図 7は、前記 SiOCH膜 42A上に緻密化層 43が形成された 状態についてのものである。また図 7中、各吸収ピークの同定は、非特許文献 1に従 つて行っている。
[0059] 図 7を参照するに、緻密化処理および水素プラズマ処理を行った膜を、 As— depo の膜と比較すると、メチル基や OH基が減少し、一方 Si— O— Siケージ構造に対応 する位置において吸収が増大しているのがわかる力 これは、 CHx基や OH基の脱 離により、 SiOCH膜 42A中に空孔が実際に形成されていることを示している。また図 2 (C)の状態では Si— O— Siネットワークに対応する吸収が増大していることから、機 械的強度も増大したと考えられる。
[0060] 図 7より、図 2 (B)の表面緻密化工程の後で図 2 (C)の多孔質膜形成工程を行うこと により、前記 SiOCH膜 42A中には空孔が実際に形成され、膜 42Aが多孔質膜にな つていることが示される。
[0061] 図 8は、前記図 2 (A)〜 (C)の工程を実行するクラスタ型基板処理装置 60の概要を 示す。
[0062] 図 8を参照するに、前記クラスタ型基板処理装置 60は、真空搬送室 601と、前記真 空搬送室 601内に設けられた可動式搬送アーム 602と、前記真空搬送室 601に接 続され、先の基板処理装置 11が収納された処理室 200と、前記真空搬送室 601に 結合され先の基板処理装置 50が収納された処理室 300と、前記真空搬送室 601〖こ 結合されたロードロック室 603、 604を含む。
[0063] 前記処理室 200, 300、前記真空搬送室 601、ロードロック室 603および 604には 、図示しない排気手段が接続される。
[0064] また、前記処理室 200, 300、ロードロック室 603, 604は、それぞれ開閉自在のゲ 一トノ レブ 601a〜601b, 601dおよび 601eを介して前記真空搬送室 601と接続さ れ、被処理基板は上記のゲートバルブのいずれかを開放することで、前記真空搬送 室 601から 、ずれかの基板処理室に、あるいは 、ずれかの基板処理室力も前記真 空搬送室 601に搬送される。
[0065] さらに前記ロードロック室 603および 604には、それぞれ開閉自在のゲートバルブ 6 03aおよび 604a力設けられ、前記ゲートバルブ 603aを開放することにより、前記口 ードロック室 603に、被処理基板を複数収納したウェハカセット C1が装填される。同 様に、前記ゲートバルブ 103bを開放することで、前記ロードロック室 604に、被処理 基板を複数収納したウェハカセット C2が装填される。
[0066] 基板処理を行う場合は、例えば、被処理基板 W 1S カセット C1または C2から、前
0
記搬送アーム 602によって前記真空搬送室 601を介して処理室 200に搬送され、前 記処理室 200での処理を終了した被処理基板は、前記搬送アーム 102により、前記 真空搬送室 601を介して前記処理室 300に搬送される。前記処理室 300での処理 を終えた被処理基板 Wは、前記ロードロック室 603のカセット C1あるいはロードロック 室 604のカセット C2に収納される。
[0067] 図 8では、真空搬送室 601に処理室が 2つ結合された例を示した力 例えば真空搬 送装置の面 601Aまたは 601Bにさらに処理容器を接続して、いわゆるマルチチャン バシステムとして用いることが可能である。これにより、成膜、緻密化処理および水素 プラズマ処理を効率よく行うことができ、低密度膜を高 ヽスループットで形成可能であ る。
[0068] 図 9は、図 8のクラスタ型基板処理装置 60全体の動作を説明するフローチャートで ある。
[0069] 図 9を参照するに、ステップ 1において前記被処理基板 Wが前記処理室 200に搬 送され、前記処理容器 11中において前記図 2 (A)に対応する工程が実行され、 SiO CH膜 42の堆積が行われる。
[0070] 次にステップ 2にお ヽて同じ処理容器 11中でプラズマを維持したまま、かつ酸素ガ スおよび Arガスの供給を継続したまま、前記有機シラン原料ガスの供給のみが遮断 され、前記図 2 (B)の工程に対応して、前記 SiOCH膜 42の表面に表面緻密化層 42 Aが形成される。
[0071] 次にステップ 3において前記被処理基板 W力 前記処理室 200から処理室 300に 搬送され、図 3, 4の基板処理装置 50により、図 2 (C)の空孔形成工程が行われる。
[0072] 図 8の基板処理装置 60では、このような一連の基板処理プロセスを制御するため、 制御装置 600Aを備えている。なお、表面緻密化層 42Aの形成工程も、処理室 300 で行うようにしてもよいが、表面緻密化層 42Aの形成後、水素プラズマ処理のために 昇温する必要があることから、水素プラズマ処理だけを処理室 300で行うのが好まし い。
[0073] 前記制御装置 600Aは、実際には汎用コンピュータであり、図 7のプロセスに対応し たプログラムコード手段を記録された記憶媒体を読み込み、前記プログラムコート手 段に従って、前記基板処理装置 60の各部を制御する。
[0074] なお、本実施形態にぉ ヽて、前記図 2 (A)の成膜工程は、プラズマ CVD工程に限 定されるものではなぐ塗布工程により行うことも可能である。
[第 2の実施形態]
図 10 (A)〜(D)は、本発明の第 2の実施形態による成膜方法の概要を示す。ただ し図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
[0075] 図 10 (A)〜（E)を参照するに、図 10 (A)〜（C)は先の図 2 (A)〜（C)と同一である 力 本実施形態では、図 10 (D)の工程において、図 10 (C)の工程で得られた構造 を、プラズマ励起された酸素ラジカル O *、ある 、は酸素ラジカル O *および水素ラ ジカル H *により、さらに処理することを特徴とする。
[0076] 例えば図 10 (C)の工程で得られた構造を、同じマイクロ波プラズマ処理装置中、同 一の基板温度（例えば 400°C)において、プロセス圧を略同じ 20〜650Paのプロセ ス圧、例えば 260Paに設定し、 Arガスを 250SCCM,酸素ガスを 200SCCMの流 量で供給し、周波数が 2. 45GHzのマイクロ波を 500W〜2kWのパワー、例えば 2k Wのパワーで供給する。これにより、前記 SiOCH膜 42Aは、特にその表面が酸素ラ ジカル O *により改質され、 SiOCH膜 42Bに変化する。力かる改質処理の結果、前 記 SiOCH膜 42Aの表面に図 10 (B)の酸素プラズマ処理あるいは図 10 (C)の水素 プラズマ処理で生じて 、たダメージが解消な 、し軽減される。
[0077] 図 11A, 11B、および図 12A, 12Bは、このような改質処理工程による SiOCH膜 の比誘電率とリーク電流特性の変化を示す。図 11A, 11Bおよび図 12A, 12Bの全 ての実験において、 SiOCH膜として、前記図 1の成膜処理装置 11を使い、 p型シリコ ン基板上に lOOPaの圧力下、 25°Cの温度で、トリメチルシランを 100SCCM,酸素 ガスを 100SCCM、 Arガスを 600SCCMの流量で供給し、周波数が 27. 12MHz の高周波を 250Wのパワーで供給しながら形成した膜を使っている。
[0078] 以下の図 13は、図 11A, 11Bに示す、図 10 (D)の改質処理を酸素ラジカルのみ により行った実験の詳細を示す。
[0079] 図 13を参照するに、実験 # 11では、前記図 10 (C)の工程で得られた SiOCH膜（ 以下、初期 SiOCH膜と称する）に対し、図 3の基板処理装置 50中、 267Paの圧力 下、 400°Cの温度において、 Arガスを 500SCCM,水素ガスを 1000SCCMの流量 で供給し、周波数が 2. 45GHzのマイクロ波を 2kWのパワーで 120秒間照射し、水 素プラズマ処理を行って 、る。
[0080] 実験 # 12では、前記初期 SiOCH膜に対し、図 3の基板処理装置 50中において、 267Paの圧力下、 400°Cの温度【こお!ヽて、 Arガスを 500SCCM,水素ガスを 1000 SCCMの流量で供給し、周波数が 2. 45GHzのマイクロ波を 2kWのパワーで 120秒 間照射して水素プラズマ処理を行い、さらにこれに引き続き、全てのガスおよびマイク 口波パワーを 55秒間遮断した後、 267Paの圧力下、 400°Cにおいて Arガスを 2000 SCCM,酸素ガスを 200SCCMの流量で供給し、さらに周波数が 2. 45GHzのマイ クロ波を 1. 5kWのパワーで 5秒間供給し、酸素プラズマ処理を行っている。
[0081] 実験 # 13では、前記初期 SiOCH膜に対し、図 3の基板処理装置 50中において、 267Paの圧力下、 400°Cの温度【こお!ヽて、 Arガスを 500SCCM,水素ガスを 1000 SCCMの流量で供給し、周波数が 2. 45GHzのマイクロ波を 2kWのパワーで 120秒 間照射して水素プラズマ処理を行い、さらにこれに引き続き、全てのガスおよびマイク 口波パワーを 55秒間遮断した後、 400Paの圧力下、 400°Cにおいて Arガスを 2000 SCCM,酸素ガスを 200SCCMの流量で供給し、さらに周波数が 2. 45GHzのマイ クロ波を 1. 5kWのパワーで 5秒間供給し、酸素プラズマ処理を行っている。
[0082] 実験 # 14では、前記初期 SiOCH膜に対し、図 3の基板処理装置 50中において、 267Paの圧力下、 400°Cの温度【こお!ヽて、 Arガスを 500SCCM,水素ガスを 1000 SCCMの流量で供給し、周波数が 2. 45GHzのマイクロ波を 2kWのパワーで 120秒 間照射して水素プラズマ処理を行い、さらにこれに引き続き、全てのガスおよびマイク 口波パワーを 55秒間遮断した後、 267Paの圧力下、 400°Cにおいて Arガスを 2000 SCCM,酸素ガスを 5SCCMの流量で供給し、さらに周波数が 2. 45GHzのマイクロ 波を 1. 5kWのパワーで 20秒間供給し、酸素プラズマ処理を行っている。
[0083] 実験 # 15では、前記初期 SiOCH膜を、図 3の基板処理装置 50中において、 267 Paの圧力下、 400°Cの温度において、 Arガスを 500SCCM,水素ガスを 1000SCC Mの流量で供給し、周波数が 2. 45GHzのマイクロ波を 2kWのパワーで 120秒間照 射して水素プラズマ処理を行い、さらにこれに引き続き、全てのガスおよびマイクロ波 パワーを 55秒間遮断した後、 267Paの圧力下、 400°Cにおいて Arガスを 2000SC CM,酸素ガスを 200SCCMの流量で供給し、さらに周波数が 2. 45GHzのマイクロ 波を 1. 5kWのパワーで 20秒間供給し、酸素プラズマ処理を行っている。
[0084] 実験 # 16では、前記初期 SiOCH膜を、図 3の基板処理装置 50中において、 267 Paの圧力下、 400°Cの温度において、 Arガスを 500SCCM,水素ガスを 1000SCC Mの流量で供給し、周波数が 2. 45GHzのマイクロ波を 2kWのパワーで 120秒間照 射して水素プラズマ処理を行い、さらにこれに引き続き、全てのガスおよびマイクロ波 パワーを 55秒間遮断した後、 267Paの圧力下、 400°Cにおいて Arガスを 2000SC CM,酸素ガスを 5SCCMの流量で供給し、さらに周波数が 2. 45GHzのマイクロ波 を 1. 5kWのパワーで 40秒間供給し、酸素プラズマ処理を行っており。
[0085] 実験 # 17では、前記初期 SiOCH膜を、図 3の基板処理装置 50中において、 267 Paの圧力下、 400°Cの温度において、 Arガスを 500SCCM,水素ガスを 1000SCC Mの流量で供給し、周波数が 2. 45GHzのマイクロ波を 2kWのパワーで 120秒間照 射して水素プラズマ処理を行い、さらにこれに引き続き、全てのガスおよびマイクロ波 パワーを 55秒間遮断した後、 267Paの圧力下、 400°Cにおいて Arガスを 2000SC CM,酸素ガスを 200SCCMの流量で供給し、さらに周波数が 2. 45GHzのマイクロ 波を 1. 5kWのパワーで 40秒間供給し、酸素プラズマ処理を行っている。
[0086] 図 14は、図 12A, 12Bに示す、図 10 (D)の改質処理を酸素ラジカルおよび水素ラ ジカルにより行った実験の詳細を示す。
[0087] 実験 # 1は、前記実験 # 11と同じであり、前記図 10 (C)の工程で形成された初期 SiOCH膜に対し、図 3の基板処理装置 50中において、 267Paの圧力下、 400°Cの 温度において、 Arガスを 500SCCM,水素ガスを 1000SCCMの流量で供給し、さ らに周波数が 2. 45GHzのマイクロ波を 2kWのパワーで 120秒間照射して水素プラ ズマ処理を行って 、る。
[0088] 実験 # 2は、前記初期 SiOCH膜に対し、図 3の基板処理装置 50中において、 267 Paの圧力下、 400°Cの温度において、 Arガスを 500SCCM,水素ガスを 1000SCC Mの流量で供給し、周波数が 2. 45GHzのマイクロ波を 2kWのパワーで 100秒間照 射して水素プラズマ処理を行い、さらにこれに引き続き、流量が 5SCCMの酸素ガス を加え、プラズマパワーを 1. 5kWとした以外、同一条件で 20秒間水素酸素プラズマ 処理を行っている。
[0089] 実験 # 3では、前記初期 SiOCH膜に対し、図 3の基板処理装置 50中において、 2 67Paの圧力下、 400°Cの温度【こお!ヽて、 Arガスを 500SCCM,水素ガスを 1000S CCMの流量で供給し、周波数が 2. 45GHzのマイクロ波を 2kWのパワーで 60秒間 照射して水素プラズマ処理を行い、さらにこれに引き続き、流量が 5SCCMの酸素ガ スを加え、プラズマパワーを 1. 5kWとした以外、同一条件で 60秒間水素酸素プラズ マ処理を行っている。
[0090] 実験 # 4では、前記初期 SiOCH膜に対し、図 3の基板処理装置 50中において、 2 67Paの圧力下、 400°Cの温度【こお!ヽて、 Arガスを 500SCCM,水素ガスを 1000S CCM、酸素ガスを 5SCCMの流量で供給し、周波数が 2. 45GHzのマイクロ波を 2k Wのパワーで 120秒間照射して水素酸素プラズマ処理を行っている。
[0091] 実験 # 5では、前記初期 SiOCH膜に対し、図 3の基板処理装置 50中において、 2 67Paの圧力下、 400°Cの温度【こお!ヽて、 Arガスを 500SCCM,水素ガスを 1000S CCMの流量で供給し、周波数が 2. 45GHzのマイクロ波を 2kWのパワーで 100秒 間照射して水素プラズマ処理を行い、さらにこれに引き続き、流量が 25SCCMの酸 素ガスを加え、プラズマパワーを 1. 5kWとした以外、同一条件で 20秒間水素酸素 プラズマ処理を行って 、る。
[0092] 実験 # 6では、前記初期 SiOCH膜を、図 3の基板処理装置 50中において、 267P aの圧力下、 400°Cの温度において、 Arガスを 500SCCM,水素ガスを 1000SCC Mの流量で供給し、周波数が 2. 45GHzのマイクロ波を 2kWのパワーで 60秒間照 射して水素プラズマ処理を行い、さらにこれに引き続き、流量が 25SCCMの酸素ガ スを加え、プラズマパワーを 1. 5kWとした以外、同一条件で 60秒間水素酸素プラズ マ処理を行っている。
[0093] さらに図示していない実験 # 7では、前記初期 SiOCH膜に対し、図 3の基板処理 装置 50中【こお!/、て、 267Paの圧力下、 400°Cの温度【こお!/、て、 Arガスを 500SCC M,水素ガスを 1000SCCM、酸素ガスを 25SCCMの流量で供給し、周波数が 2. 4 5GHzのマイクロ波を 2kWのパワーで 120秒間照射して水素酸素プラズマ処理を行 つている。
[0094] なお前記図 13, 14の実験の全てにおいて、プラズマ処理装置 50のギャップ長は、 55mmに設定している。
[0095] 図 11Aおよび 11B、あるいは図 12Aおよび 12Bを参照するに、このような水素ラジ カルおよび酸素ラジカルによる後処理、あるいは酸素ラジカルのみによる後処理を行 うことにより、形成された SiOCH膜の比誘電率およびリーク電流特性のいずれもが、 処理を図 10 (C)の段階で打ち切った場合に比べ、向上することがわかる。
[0096] より具体的には、水素ラジカル処理のみを 120秒間行い、酸素ラジカル処理を行わ な力つた実験 # 1では、平均比誘電率が 3. 79でリーク電流が 1. 58 X 10"8A/cm2 であるのに対し、 100秒間の水素ラジカル処理の後、 5SCCMの酸素ガス流量で 20 秒間、水素ラジカルおよび酸素ラジカルによる処理を行った実験 # 2では、平均比誘 電率が 3. 64で、リーク電流が 1. 29 X 10— 8AZcm2となり； 60秒間の水素ラジカル処 理の後、 5SCCMの酸素ガス流量で 60秒間、水素ラジカルおよび酸素ラジカルによ る処理を行った実験 # 3では、平均比誘電率が 3. 29で、リーク電流が 7. 82 X 10"9 AZcm2となり；初めから 5SCCMの酸素ガス流量で 120秒間、水素ラジカルおよび 酸素ラジカルによる処理を行った実験 # 4では、平均比誘電率が 3. 36で、リーク電 流が 3. 53 X 10— 9AZcm2となり； 100秒間の水素ラジカル処理の後、 25SCCMの 酸素ガス流量で 20秒間、水素ラジカルおよび酸素ラジカルによる処理を行った実験 # 5では、平均比誘電率が 3. 34で、リーク電流が 8. 55 X 10— 9 AZcm2となり； 60秒 間の水素ラジカル処理の後、 25SCCMの酸素ガス流量で 60秒間、水素ラジカルお よび酸素ラジカルによる処理を行った実験 # 6では、平均比誘電率が 3. 24で、リー ク電流が 6. 98 X 10— 9 AZcm2となっている。
[0097] また水素ラジカル処理のみを 120秒間行い、酸素ラジカル処理を行わな力つた実 験 # 11は、実験 # 1と同じで、平均比誘電率が 3. 79でリーク電流が 1. 58 X 10— 8A Zcm2であるのに対し、 120秒間の水素ラジカル処理の後、 200SCCMの酸素ガス 流量で 5秒間、酸素ラジカルによる処理を行った実験 # 12では、平均比誘電率が 3. 72で、リーク電流が 1. 47 X 10— 8 A/cm2となり； 120秒間の水素ラジカル処理の後、 200SCCMの酸素ガス流量で 5秒間、 400Paの圧力において酸素ラジカルによる処 理を行った実験 # 13では、平均比誘電率が 3. 53で、リーク電流が 8. 94 X 10— 9A Zcm2となり； 120秒間の水素ラジカル処理の後、 5SCCMの酸素ガス流量で 20秒 間、酸素ラジカルによる処理を行った実験 # 14では、平均比誘電率が 3. 50で、リー ク電流が 7. 60 X 10— 9AZcm2となり； 120秒間の水素ラジカル処理の後、 200SCC Mの酸素ガス流量で 20秒間、酸素ラジカルによる処理を行った実験 # 15では、平 均比誘電率が 3. 50で、リーク電流が 8. 54 X 10— 9AZcm2となり； 120秒間の水素ラ ジカル処理の後、 5SCCMの酸素ガス流量で 40秒間、酸素ラジカルによる処理を行 つた実験 # 16では、平均比誘電率が 3. 35で、リーク電流が 4. 75 X 10— 9AZcm2と なり； 120秒間の水素ラジカル処理の後、 200SCCMの酸素ガス流量で 40秒間、酸 素ラジカルによる処理を行った実験 # 17では、平均比誘電率が 3. 58で、リーク電流 が 7. 96 X 10— 9 A/cm2となっている。
[0098] 図 11Aは、前記図 13より、プロセス時間とリーク電流の関係を、酸素ラジカル処理 時における Arガスに対する酸素ガス流量比が 0. 1および 0. 025の試料〖こついて、 示している。また図 11A中には、酸素ラジカル処理を行っていない標準試料（# 11) の結果、および酸素ラジカル処理時の圧力を 400Paとした試料の結果力 合わせて 示されている。
[0099] 図 11Aより、リーク電流値は酸素ラジカル処理時間とともに急激に減少し、特に酸 素ラジカル処理時における酸素ガス ZArガス流量比が 0. 0025の試料のほう力 0
. 1の試料よりもリーク電流が低いことがわかる。
[0100] 図 11Aの関係より、このような酸素ラジカル処理は 10秒以上、より好ましくは 20秒 以上実行するのが好ましいことがわかる。
[0101] 図 11Bは、前記表 2より、プロセス時間と k値変化率との関係を示す。
[0102] 図 11Bよりわ力るように、このような酸素ラジカル処理により、 SiOCH膜の k値も減 少しており、その変化率は、前記酸素ガス ZArガス流量比が 0. 0025の場合のほう 力 0. 1の場合よりも大きいことがわかる。 [0103] このように、図 10 (D)の酸素ラジカル処理工程は、 SiOCH膜のリーク電流低減の みならず、 k値の低減にも有効であることがわかる。
[0104] 図 12Aは、前記表 3より、プロセス時間と k値の関係を、酸素ラジカル処理時におけ る水素ガスに対する酸素ガス流量比が 0. 49および 2. 44の試料について、示してい る。また図 12A中には、酸素ラジカル処理を行っていない標準試料（# 1)の結果、 および試料 # 7の結果力 合わせて示されている。
[0105] 図 12Aより、リーク電流値は酸素ラジカル処理時間とともに減少する力 特に酸素ラ ジカル処理時における酸素ガス Z水素ガス流量比が 2. 44の試料の場合、プロセス 時間が約 60秒間を超えると k値が上昇に転じることがわかる。
[0106] 図 12Bは、前記表 3より、プロセス時間とリーク電流の関係を、酸素ラジカル処理時 における水素ガスに対する酸素ガス流量比が 0. 49および 2. 44の試料について、 示している。また図 12B中には、酸素ラジカル処理を行っていない標準試料（# 1)の 結果、および試料 # 7の結果力 合わせて示されている。
[0107] 図 11Bより、リーク電流値は酸素ラジカル処理時間とともに減少する力 特に酸素ラ ジカル処理時における酸素ガス Z水素ガス流量比が 2. 44の試料の場合、プロセス 時間が約 60秒間を超えるとリーク電流値が上昇に転じることがわかる。
[0108] 一方、前記水素ガスに対する酸素ガスの流量比が 0. 49の実験では、より長いプロ セス時間を使っても、 k値およびリーク電流値の増大は見られな 、。
[0109] 図 12A、 12Bの関係より、このような酸素ラジカル処理は 10秒以上、より好ましくは
20秒以上、実行するのが好ましいことがわかる。
[0110] 図 15は、前記図 13の # 2および前記図 14の # 12の実験で得られた SiOCH膜試 料の XPS (Xray- photoelectron spectroscopy)スペクトルを、前記図 13の # 1、従って 図 14の # 1の比較対照実験で得られた SiOCH膜試料の XPSスペクトルと比較して 示す。
[0111] 図 15を参照するに、比較対照の試料では、 Si— Cあるいは Si— Si結合に対応する ピークが観測されるのに対し、図 10 (D)の後処理を行うことにより、これを H * (Hラジ カル）と O * (Oラジカル)で行った場合でも、 O *のみで行った場合でも、膜中にお けるこれらの結合が減少し、実質的に消滅していることがわかる。これは、 SiOCH膜 の表面が O *により、 SiOリッチな組成に改質されていることを意味する。
2
[0112] 図 16, 17は、このようにして形成された SiOCH膜について求められた、 Si, O, C の XPSデプスプロファイルを示す。
[0113] 図 16, 17を参照するに、「Ref」と記載したデータは、図 10 (A)〜（C)までの工程で 打ち切った試料を、「Post 02」と記載したデータは、図 10 (D)の工程において、 SiO CH膜表面を酸素プラズマ処理した試料を、さらに「H +0」と記載した試料は、図 1
2 2
0 (D)の工程にぉ 、て、 SiOCH膜表面を酸素ラジカルと窒素ラジカルで処理した試 料を示す。
[0114] 特に図 17の拡大図より、基準試料（# 1および # 11)を構成する SiOCH膜の、厚 さが 20〜30nmの表面部分には、図 10 (C)の水素ラジカルにより還元されたダメー ジ層が形成されているのがわ力る力 このような表面ダメージ層においては、 Si—C 結合の割合が増加し、リーク電流の増大や、比誘電率の増大などの問題が生じる。ま た水素プラズマ処理により、前記 SiOCH膜 42Aの表面に形成されている酸素リッチ な表面緻密化層 43では、酸素の離脱が生じていることがわかる。つまり、前記図 10 ( B)の工程で形成される表面緻密化層は、 20〜30nm程度の厚さを有しているものと 考えられる。
[0115] これに対し、本実施形態では、図 10 (D)の工程において、酸素プラズマ処理ある いは水素および酸素プラズマ処理を後処理として行うことにより、このような SiOCH 膜表面部分における酸素の枯渴が補充され、さらにダメージが修復され、図 11A, 図 Bに示したような、比誘電率の低減とリーク電流の低減が実現される。
[0116] なお、前記図 10 (D)の工程は、先に図 8で説明したクラスタ型基板処理装置 60を 使う場合、前記処理室 300において引き続き、上記の処理を行うことで実行できる。
[第 3の実施形態]
さて、先に説明した実施形態では、形成された多孔質 SiOCH膜 42A上に緻密化 層 43が残されている力 このような緻密化層 43は、 SiOCH膜全体の比誘電率を増 大させるように作用するため、除去することが望ましい。
[0117] そこで本実施形態では、さらに前記図 2 (C)の工程に引き続く図 18の緻密化層除 去工程において、前記緻密化層 43を、例えば Arスパッタ処理あるいは CMP工程に より、除去する。
[0118] 例えば、図 18の工程を、 ICPプラズマ処理装置を使い、 280°Cの基板温度におい て Arガスを 5SCCMの流量で供給し、高周波コイルに周波数が 13. 56MHzの高周 波を 300Wのパワーで供給し、被処理基板に周波数が 2MHzの高周波バイアスを 3 OOWのパワーで印加し、スパッタエッチングを 130秒間おこなうことにより、前記緻密 化層 43を除去することができる。この結果、表面緻密化層が除去されて、 2. 2程度の 比誘電率を 2. 0まで低減することができ、超低誘電率膜が形成できる。
[0119] 図 19は、前記図 18の工程まで含めて本実施形態による成膜工程を行うクラスタ型 基板処理装置 60Aの構成を示す。ただし図 19中、先に説明した部分に対応する部 分には同一の参照符号を付し、説明を省略する。
[0120] 図 19を参照するに、基板処理装置 60Aは前記真空搬送室 601に、ゲートバルブ 6 Olcを介して結合された処理室 400を備え、前記処理室 400には、 ICPプラズマ処 理装置が設けられている。
[0121] そこで、前記処理室 300において図 2 (C)の工程あるいは図 10 (D)の工程が終了 した被処理基板は前記搬送機構 602により真空処理室 601を介して前記処理室 40 0に搬送され、図 18の表面緻密化層除去処理が、スパッタ法により行われる。
[0122] また、前記処理室 300おいて図 2 (C)の工程あるいは図 10 (D)の工程が終了した 被処理基板を、前記ロードロック室 603あるいは 604力 取り出し、別の CMP装置に おいて前記図 18の工程を行うことも可能である。
[第 4の実施形態]
さて、先に説明した図 2 (B)あるいは図 10 (B)の工程では、 SiOCH膜 42が図 2 (A )あるいは図 10 (A)の工程で形成された後、 Arガスおよび酸素ガス、および高周波 ノ ヮ一を引き続き供給し、有機シラン原料ガスのみを遮断して、所望の表面緻密化 層形成工程を行っている。
[0123] 本発明の発明者は、前記図 2 (A)〜(C)の実験の際、特に図 2 (A)の SiOCH膜成 膜工程の終了処理にぉ 、て、被処理基板表面に多量のパーティクルが発生する場 合があることを見出した。
[0124] 図 20は、本発明の発明者が行った実験を示す。 [0125] 図 20を参照するに、ステップ 1において SiOCH膜 42の成膜が行われ、ステップ 2 〜4において、成膜終了工程が行われる。なお、 SiOCH膜 42の成膜は、 45°Cの基 板温度で行っている。
[0126] 実験 # 21では、トリメチルシラン原料ガスの供給および酸素ガスの供給を、高周波 パワーの遮断と同時に遮断し、ステップ 2において Arガスを 0. 1秒間流した後、ステ ップ 3で処理を終了している。この実験 # 21では、 SEMによる観察で、被処理基板 表面に粒径が 0. ： L m以上のパーティクルカ、 1 X 108個/ cm2の密度で形成される のが確認された。
[0127] 実験 # 22では、ステップ 1にお ヽてトリメチルシラン原料ガスの供給、酸素ガスの供 給および Arガスの供給を続けたまま、高周波パワーを遮断し、ステップ 2において 10 秒後にトリメチルシラン原料ガス、酸素ガスおよび Arガスの供給を遮断している。この 実験 # 22では、 SEMによる観察で、被処理基板表面に粒径が 0. 13 m以上のパ 一テイクルカ 5 X 107個/ cm2の密度で形成されるのが確認された。
[0128] 実験 # 23では、ステップ 2にお 、て酸素ガスおよび Arガスの供給を続けたまま、ま た高周波パワーの供給を続けたまま、トリメチルシラン原料ガスの供給のみを遮断し、 ステップ 3において 0. 1秒後に Arガスの供給を続けたまま、酸素ガスおよび高周波 パワーの供給を遮断して ヽる。さらにステップ 4において 10秒後に Arガスの供給を遮 断している。この実験 # 23では、パーティクルカウンタによる測定で、被処理基板表 面に粒径が 0. 13 m以上のパーティクルカ、 0. 06個 Zcm2の密度で形成されるの が確認された。
[0129] 実験 # 24では、ステップ 2にお 、て Arガスおよび高周波パワーの供給を続けたま ま、酸素ガスおよびトリメチルシラン原料ガスの供給を遮断し、ステップ 3において 0. 1秒後に Arガスの供給を続けたまま、高周波パワーの供給を遮断している。さらにス テツプ 4において 10秒後に Arガスの供給を遮断している。この実験 # 24では、 SE Mによる観察で、被処理基板表面に粒径が 0. 1 μ m以上のパーティクルカ、 2 X 107 個/ cm2の密度で形成されるのが確認された。
[0130] 実験 # 25では、ステップ 2にお 、て Arガスの供給を続けたまま、トリメチルシラン原 料ガス、酸素ガスおよび高周波パワーを遮断し、ステップ 3において 10秒後に Arガ スの供給を遮断している。この実験 # 22では、被処理基板表面に粒径が 0. 13 m 以上のパーティクルカ、 2 X 107個 Zcm2の密度で形成されるのが確認された。
[0131] 実験 # 26では、ステップ 2にお!/、てトリメチルシランガス、 Arガスおよび高周波パヮ 一の供給を続けたまま、酸素ガスの供給のみを遮断し、ステップ 3において 0. 1秒後 に Arガスの供給を続けたまま、トリメチルシランガスおよび高周波パワーの供給を遮 断している。さらにステップ 4において 10秒後に Arガスの供給を遮断している。この 実験 # 26では、 SEMによる観察で、被処理基板表面に粒径が 0. 13 m以上のパ 一テイクルカ 5 X 107個/ cm2の密度で形成されるのが確認された。
[0132] 上記の結果から、実験 # 23におけるように、 SiOCH膜を平行平板型基板処理装 置にお 、てプラズマ CVD法により形成する場合には、先にトリメチルシラン原料ガス の供給を停止し、その後で酸素ガスと高周波パワーの供給を停止するのが、パーテ イタル発生を抑制するのに効果的であることがわかる。
[0133] このような成膜終了シーケンスは、実際には図 2 (A)の成膜工程の後、図 2 (B)の緻 密化処理工程を行うことと同等であり、先の図 2 (A)〜（C)の工程、あるいは図 10 (A )〜（D)の工程にぉ 、ては、結果的に SiOCH膜の成膜終了に伴うパーティクル発生 が最小化されて ヽることがわかる。
[0134] さらに本発明の発明者は、図 1の平行平板型基板処理装置 11を使い、パーテイク ル発生を抑制できる最適な後処理条件について、探索を行った。
[0135] 図 21 (A)〜（C)は、前記図 2 (A) , (B)のプロセスを、最もパーティクルが発生しや すい 600Paのプロセス圧において、図 2 (B)の酸素プラズマ処理の時間を変化させ た場合の、パーティクル発生の様子を示す。ただし図 21 (A)〜（C)では基板処理装 置 11のギャップを 25mmに、また基板温度を 45°Cに設定し、図 2 (A)の工程ではトリ メチルシランガス、酸素ガスおよび Arガスの流量を、それぞれ 100SCCM、 100SC CMおよび 600SCCMに設定し、 13. 56MHzの高周波を 6. 8秒間供給することで SiOCH膜の成膜を行い、一方図 2 (B)の工程では、同じ条件で、ただしトリメチルシ ランガスのみを遮断し、 20〜45秒間の酸素プラズマ処理を行っている。図 21 (A)〜 (C)中、上の図は基板表面におけるパーティクルの面内分布を、下の図は発生した パーティクルの粒径分布を示して 、る。 [0136] 図 21 (A)は、図 2 (B)の酸素プラズマ処理時間を 20秒間に設定した場合を示して いるが、約 0. 4 /z m以上の粒径のパーティクルが多数発生しているのがわかる。
[0137] これに対し、図 21 (B)は、図 2 (B)の酸素プラズマ処理時間を 30秒間に設定した場 合を示している力 約 0. 4 μ m以上の粒径のパーティクル発生が抑制され、発生して いるパーティクルは、ほとんどが粒径 0. 2 /z m以下のものであることがわかる。同様の 傾向は、前記酸素プラズマ処理時間を 45秒間とした図 21 (C)においても、観察され る。
[0138] このように図 21 (A)〜（C)の結果によれば、先の図 20の結果と同様に、先に説明 した図 2 (B)の酸素プラズマ処理工程を、 30秒間以上行うことにより、成膜終了時に おけるパーティクル発生を効果的に抑制できることがわかる力 粒径が 0. 13 /z m以 下のパーティクルにっ 、てみると、効果的なパーティクル発生を抑制できておらず、 パーティクル数は、この粒径範囲では、逆に増加している。
[0139] これに対し、前記図 2 (A)の工程に引き続き、図 2 (B)の工程において、基板温度、 プロセス圧、プラズマパワーは同一条件のまま、トリメチルシランガス、酸素ガスおよ び Arガスの流量を 2倍に増大させた場合のパーティクル発生状況を図 22 (A)に示 す。
[0140] 図 22 (A)を参照するに、状況は図 21 (C)の場合よりは多少改善されている力 粒 径が 0. 1 μ m以下のパーティクルが多量に発生しているのがわかる。
[0141] さらに図 22 (B)は、前記図 2 (A)の SiOCH膜成膜工程を、先に説明した図 21 (A) と同じ条件で行った後、図 2 (B)の酸素プラズマ処理工程を、同じプロセス条件下、 ただし酸素ガスおよび Arガスの流量を 2倍に増大させて 30秒間行った場合の、パー ティクル発生状況を示す。
[0142] 図 22 (B)を参照するに、このように成膜後の酸素プラズマ処理の際の Arガスおよ び酸素ガスの流量を増大させることにより、パーティクル発生を劇的に低減することが できるのがわかる。
[0143] さらに図 22 (C)は、前記図 2 (A)の SiOCH膜成膜工程を、先に説明した図 21 (A) と同じ条件で行った後、図 2 (B)の酸素プラズマ処理工程を、同じプロセス条件下、 ただしプロセス圧を 250Paに低減し、 30秒間行った場合の、パーティクル発生状況 を示す。
[0144] 図 22 (C)を参照するに、この場合にも、成膜処理後のパーティクル発生が劇的に 低減しているのがわかる。
[0145] 図 23 (A)は、図 2 (B)の酸素プラズマ処理を、図 2 (A)の成膜処理の際のプロセス 圧よりも低い 250Paにおいて、酸素ガスおよび Arガスの流量を図 2 (A)の成膜処理 の場合の 2倍に増大させて行った場合の、パーティクル発生の状況を示す。
[0146] 図 23 (A)を参照するに、パーティクル発生力 図 22 (B)および (C)のいずれに対 しても、さらに抑制されているのがわ力る。
[0147] さらに図 23 (B)は、図 2 (A)の成膜時のプロセス圧を 500Paに設定し、図 23 (A)と 同様な成膜終了プロセスを、図 2 (B)の工程に対応して行った場合の、パーティクル 発生の状況を示す。
[0148] 図 23 (B)を参照するに、パーティクル発生はさらに抑制されていることがわかる。
[0149] このように、先に説明した図 2 (B)あるいは図 10 (B)の酸素プラズマ処理工程を、図
2 (A)ある ヽは図 10 (A)の成膜処理工程よりも低!ヽ圧力で、さらに酸素ガスおよび A rガス流量を増加させた条件で行うことにより、パーティクル発生をさらに効果的に抑 制することが可能である。
[0150] また、このような成膜終了時における酸素プラズマ処理は、図 1に示したような平行 平板型基板処理装置において SiOCH膜を成膜する場合のみならず、図 3, 4に示し たようなマイクロ波プラズマ処理装置にお！ヽて、例えばトリメチルシランガスと Arガスと 酸素ガスを供給して SiCO膜の成膜を行う場合においても有効である。
[0151] 以上、本発明を好ましい実施例について説明したが、本発明はカゝかる特定の実施 例に限定されるものではなぐ特許請求の範囲に記載した要旨内において、様々な 変形 ·変更が可能である。
[0152] 以上、本発明を好ましい実施例について説明したが、本発明は力かる特定の実施 例に限定されるものではなく、特許請求の範囲に記載した要旨内にお 、て様々な変 形 ·変更が可能である。
[0153] 本発明は優先権主張の基礎となる 2006年 1月 13日に出願の特願 2006— 00592 8の全内容を含むものである。 産業上の利用可能性
[0154] 本発明によれば、多孔質膜の成膜を、基板上に有機シリコン化合物原料により、有 機官能基および水酸基を含む誘電体膜を形成し、前記誘電体膜表面に、前記有機 官能基および水酸基を除去する緻密化処理を行い、前記誘電体膜表面に、前記誘 電体膜本体よりも密度の高い表面緻密化層を形成し、前記表面緻密化層を形成さ れた誘電体膜を、プラズマ励起された水素ラジカルに曝露し、前記有機官能基およ び水酸基を除去することにより前記誘電体膜本体中に空孔を形成する工程により実 行することにより、前記空孔形成工程において、前記誘電体膜中に含まれる、一般に CHxと略記される CH , C H , · · ·などの有機官能基や水酸基 (OH)が制御された
3 2 5
レートで膜外に排出され、前記空孔形成の際の誘電体膜の収縮を効果的に抑制す ることが可能となる。その結果、誘電体膜の密度増加が抑制され、低い誘電率の多 孔質膜を得ることが可能になる。
[0155] またこのように成膜工程の後に、成膜原料ガスのみを遮断し、プラズマガスおよび 酸ィ匕ガスの供給およびプラズマパワーの供給を係属することにより、成膜工程終了時 に生じるパーティクル発生が効果的に抑制され、成膜の歩留まりが大きく向上する。
[0156] 本国際出願は、 2006年 1月 13日に出願した日本国特許出願 2006— 005928号 に基づく優先権を主張するものであり、 2006— 005928号の全内容を本国際出願 に援用する。

Claims

請求の範囲
[1] 基板上に有機シリコン化合物原料により、有機官能基および水酸基を含む誘電体 膜を形成する工程と、
前記誘電体膜表面に、前記有機官能基を除去する緻密化処理を行い、前記誘電 体膜表面に、表面緻密化層を形成する工程と、
前記表面緻密化層を形成された誘電体膜を、プラズマ励起された水素ラジカルに 曝露し、前記有機官能基および水酸基を除去することにより前記誘電体膜本体中に 空孔を形成する工程と、を含む多孔質膜の成膜方法。
[2] 前記誘電体膜を形成する工程は、プラズマ CVD法により、室温から 200°Cまでの 範囲の第 1の温度で実行され、
前記表面緻密化層を形成する工程は、室温から 200°Cまでの範囲の第 2の温度で プラズマ処理により実行され、
前記空孔を形成する工程は、前記第 1および第 2の温度よりも高い、第 3の温度で 実行される請求項 1記載の成膜方法。
[3] 前記第 1および第 2の温度は約 45°Cであり、前記第 3の温度は約 400°Cである請 求項 2記載の成膜方法。
[4] 前記誘電体膜を形成する工程と前記緻密化処理を行う工程は、同一の基板処理 装置中において連続して実行され、前記空孔を形成する工程は、別の基板処理装 置中にお ヽて実行される請求項 2記載の成膜方法。
[5] 前記誘電体膜形成工程は、前記基板表面に前記有機シリコン化合物原料の原料 ガスを、酸ィ匕ガスおよび不活性ガスとともに供給することにより実行され、前記表面緻 密化層を形成する工程は、前記誘電体膜形成工程に引き続き、プラズマを維持した まま前記酸化ガスおよび不活性ガスを供給し続け、前記原料ガスの供給のみを遮断 することにより実行される請求項 4記載の成膜方法。
[6] 前記表面緻密化層を形成する工程は、前記不活性ガスの供給を続けたまま、前記 プラズマおよび前記酸ィ匕ガスの供給を遮断することにより終了される請求項 5記載の 成膜方法。
[7] 前記表面緻密化層を形成する工程は、前記誘電体膜形成工程よりも、前記酸化ガ スおよび不活性ガスの流量を増大させて実行される請求項 5記載の成膜方法。
[8] 前記表面緻密化層を形成する工程は、前記誘電体膜形成工程よりも低!ヽプロセス 圧で実行される請求項 5記載の成膜方法。
[9] 前記誘電体膜は SiOCH膜であり、前記緻密化処理工程は、前記基板上に形成さ れた誘電体膜表面を、プラズマ励起された酸素ラジカルにより処理する工程よりなり、 前記表面緻密化層を、前記誘電体膜本体よりも高い濃度で酸素を、前記誘電体膜 本体よりも低い濃度で炭素を含むように形成する請求項 1記載の成膜方法。
[10] 前記緻密化処理工程は、前記表面緻密化層を、 30nmを超えない厚さに形成する 請求項 1記載の成膜方法。
[11] 前記緻密化処理工程は、前記誘電体膜本体中に、 Si-O— Siケージ構造が形成 されるように実行される請求項 1記載の成膜方法。
[12] 前記誘電体膜形成工程および前記緻密化処理工程は、平行平板型プラズマ CV
D装置中において、 100〜1000Paの圧力下、 100〜750Wのプラズマパワーを供 給しながら実行され、前記空孔形成工程は、マイクロ波プラズマ処理装置中におい て、 100〜1000Paの圧力下、 100〜750Wのプラズマパワーを供給しながら実行さ れる請求項 2記載の成膜方法。
[13] 前記空孔形成工程の後、さらに前記表面緻密化層を有する誘電体膜を、酸化性雰 囲気により後処理する工程を含む請求項 1記載の成膜方法。
[14] 前記後処理工程は、プラズマ励起された酸素ラジカルにより実行される請求項 13 記載の成膜方法。
[15] 前記後処理工程では、さらにプラズマ励起された水素ラジカルが添加される請求項 14記載の成膜方法。
[16] 前記後処理工程は、前記空孔形成工程に連続して、同一のプラズマ処理装置中 にお 、て実行される請求項 13記載の成膜方法。
[17] さらに前記空孔形成工程の後、前記表面緻密化層を除去する工程を含む請求項 1 記載の成膜方法。
[18] 前記表面緻密化層の除去工程は、前記後処理工程の後で実行される請求項 17記 載の成膜方法。
[19] 前記除去工程は、希ガスを含むプラズマによりスパッタリングされる請求項 17記載 の成膜方法。
[20] 前記除去工程は、化学機械研磨工程により実行される請求項 18記載の成膜方法
[21] 汎用コンピュータにより基板処理システムを制御させ、前記基板処理システムに、シ リコン基板上への多孔質膜の成膜処理を実行させるプログラムを記録したコンビユー タ可読記録媒体であって、前記基板処理システムは、第 1の基板処理装置と第 2の基 板処理装置とを結合してなり、前記多孔質膜の成膜処理は、
被処理基板を前記第 1の基板処理装置に導入する工程と、
前記第 1の基板処理装置中において、前記基板上に有機シリコン化合物原料によ り、有機官能基および水酸基を含む誘電体膜を形成する工程と、
前記第 1の基板処理装置において、前記誘電体膜表面に、前記有機官能基を除 去する緻密化処理を行い、前記誘電体膜表面に、表面緻密化層を形成する工程と、 前記緻密化処理を行った前記被処理基板を、前記第 2の基板処理装置に導入す る工程と、
前記第 2の基板処理装置にお ヽて、前記表面緻密化層を形成された誘電体膜を、 プラズマ励起された水素ラジカルに曝露し、前記有機官能基を除去することにより前 記誘電体膜本体中に空孔を形成する工程と、を含むことを特徴とするコンピュータ可 読記録媒体。
PCT/JP2007/050284 2006-01-13 2007-01-12 多孔質膜の成膜方法およびコンピュータ可読記録媒体 WO2007080944A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007553937A JPWO2007080944A1 (ja) 2006-01-13 2007-01-12 多孔質膜の成膜方法およびコンピュータ可読記録媒体
KR1020077023692A KR100933374B1 (ko) 2006-01-13 2007-01-12 다공질 막의 성막 방법 및 컴퓨터 판독가능한 기록 매체
US12/171,952 US20090053895A1 (en) 2006-01-13 2008-07-11 Film forming method of porous film and computer-readable recording medium

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006005928 2006-01-13
JP2006-005928 2006-01-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/171,952 Continuation US20090053895A1 (en) 2006-01-13 2008-07-11 Film forming method of porous film and computer-readable recording medium

Publications (1)

Publication Number Publication Date
WO2007080944A1 true WO2007080944A1 (ja) 2007-07-19

Family

ID=38256350

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/050284 WO2007080944A1 (ja) 2006-01-13 2007-01-12 多孔質膜の成膜方法およびコンピュータ可読記録媒体

Country Status (5)

Country Link
US (1) US20090053895A1 (ja)
JP (1) JPWO2007080944A1 (ja)
KR (1) KR100933374B1 (ja)
CN (1) CN101310370A (ja)
WO (1) WO2007080944A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010083777A (ja) * 2008-09-30 2010-04-15 Dainippon Printing Co Ltd ゲルマニウム蒸着シート
JP2011205090A (ja) * 2010-03-05 2011-10-13 Semiconductor Energy Lab Co Ltd 半導体装置とその作製方法
JP2014187393A (ja) * 2009-11-20 2014-10-02 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法および基板処理装置
US9966252B2 (en) 2009-11-20 2018-05-08 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
JP2020519007A (ja) * 2017-05-05 2020-06-25 エーエスエム アイピー ホールディング ビー．ブイ． 酸素含有薄膜の制御された形成のためのプラズマ増強堆積プロセス

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7524735B1 (en) 2004-03-25 2009-04-28 Novellus Systems, Inc Flowable film dielectric gap fill process
US7582555B1 (en) 2005-12-29 2009-09-01 Novellus Systems, Inc. CVD flowable gap fill
US9257302B1 (en) 2004-03-25 2016-02-09 Novellus Systems, Inc. CVD flowable gap fill
US9245739B2 (en) 2006-11-01 2016-01-26 Lam Research Corporation Low-K oxide deposition by hydrolysis and condensation
US8017522B2 (en) 2007-01-24 2011-09-13 International Business Machines Corporation Mechanically robust metal/low-κ interconnects
US8557712B1 (en) 2008-12-15 2013-10-15 Novellus Systems, Inc. PECVD flowable dielectric gap fill
US8278224B1 (en) 2009-09-24 2012-10-02 Novellus Systems, Inc. Flowable oxide deposition using rapid delivery of process gases
WO2011072143A2 (en) * 2009-12-09 2011-06-16 Novellus Systems, Inc. Novel gap fill integration
US8685867B1 (en) * 2010-12-09 2014-04-01 Novellus Systems, Inc. Premetal dielectric integration process
US9719169B2 (en) 2010-12-20 2017-08-01 Novellus Systems, Inc. System and apparatus for flowable deposition in semiconductor fabrication
DE102010063887B4 (de) * 2010-12-22 2012-07-19 BSH Bosch und Siemens Hausgeräte GmbH Verfahren zum Herstellen eines pyrolysetauglichen Bauteils eines Gargeräts sowie pyrolysetaugliches Bauteil für ein Gargerät
US8846536B2 (en) 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US9234276B2 (en) * 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US9847222B2 (en) 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
CN105244257B (zh) * 2014-07-08 2020-06-23 中芯国际集成电路制造(上海)有限公司 改善多孔低k薄膜的突起缺陷的方法
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
US9916977B2 (en) 2015-11-16 2018-03-13 Lam Research Corporation Low k dielectric deposition via UV driven photopolymerization
TW201822259A (zh) * 2016-09-09 2018-06-16 美商諾發系統有限公司 氧摻雜矽碳化物膜之基於遠程電漿的沉積
CN115233183A (zh) 2017-05-16 2022-10-25 Asm Ip 控股有限公司 电介质上氧化物的选择性peald
US11942358B2 (en) * 2021-03-12 2024-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Low thermal budget dielectric for semiconductor devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026121A (ja) * 2000-06-30 2002-01-25 Tokyo Electron Ltd 半導体装置およびその製造方法、絶縁膜の形成方法
JP2004296476A (ja) * 2003-03-25 2004-10-21 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP2004363403A (ja) * 2003-06-05 2004-12-24 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP2006190962A (ja) * 2004-12-09 2006-07-20 Fujitsu Ltd 半導体装置の製造方法
JP2006278783A (ja) * 2005-03-29 2006-10-12 Consortium For Advanced Semiconductor Materials & Related Technologies 絶縁膜形成方法、半導体素子製造方法、及び半導体素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002538604A (ja) * 1999-02-26 2002-11-12 トリコン ホールディングス リミティド ポリマー層の処理方法
KR100292409B1 (ko) * 1999-05-24 2001-06-01 윤종용 실리콘-메틸 결합을 함유하는 절연층을 포함하는 다층 구조의 절연막 및 그 형성방법
JP2003503849A (ja) * 1999-06-26 2003-01-28 トリコン ホールディングス リミティド 基材上にフィルムを形成する方法及び装置
KR20060097768A (ko) * 2001-08-30 2006-09-15 동경 엘렉트론 주식회사 성막 방법 및 성막 장치
JP3967253B2 (ja) * 2002-11-08 2007-08-29 東京エレクトロン株式会社 多孔質絶縁膜の形成方法及び多孔質絶縁膜の形成装置
EP2191790A3 (en) * 2003-05-19 2012-10-17 SeptRx, Inc. Tissue distention device and related methods for therapeutic intervention
JP4358563B2 (ja) * 2003-07-02 2009-11-04 東京エレクトロン株式会社 半導体装置の低誘電率絶縁膜形成方法
US7645481B2 (en) * 2003-09-17 2010-01-12 Tokyo Electron Limited Fabrication of low dielectric constant insulating film
WO2005045916A1 (ja) * 2003-11-11 2005-05-19 Tokyo Electron Limited 基板処理方法
US20060128166A1 (en) * 2004-12-09 2006-06-15 Fujitsu Limited Semiconductor device fabrication method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026121A (ja) * 2000-06-30 2002-01-25 Tokyo Electron Ltd 半導体装置およびその製造方法、絶縁膜の形成方法
JP2004296476A (ja) * 2003-03-25 2004-10-21 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP2004363403A (ja) * 2003-06-05 2004-12-24 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP2006190962A (ja) * 2004-12-09 2006-07-20 Fujitsu Ltd 半導体装置の製造方法
JP2006278783A (ja) * 2005-03-29 2006-10-12 Consortium For Advanced Semiconductor Materials & Related Technologies 絶縁膜形成方法、半導体素子製造方法、及び半導体素子

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010083777A (ja) * 2008-09-30 2010-04-15 Dainippon Printing Co Ltd ゲルマニウム蒸着シート
JP2014187393A (ja) * 2009-11-20 2014-10-02 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法および基板処理装置
US9966252B2 (en) 2009-11-20 2018-05-08 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
US9966251B2 (en) 2009-11-20 2018-05-08 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
JP2011205090A (ja) * 2010-03-05 2011-10-13 Semiconductor Energy Lab Co Ltd 半導体装置とその作製方法
JP2020519007A (ja) * 2017-05-05 2020-06-25 エーエスエム アイピー ホールディング ビー．ブイ． 酸素含有薄膜の制御された形成のためのプラズマ増強堆積プロセス
JP7249952B2 (ja) 2017-05-05 2023-03-31 エーエスエム アイピー ホールディング ビー．ブイ． 酸素含有薄膜の制御された形成のためのプラズマ増強堆積プロセス
US11776807B2 (en) 2017-05-05 2023-10-03 ASM IP Holding, B.V. Plasma enhanced deposition processes for controlled formation of oxygen containing thin films

Also Published As

Publication number Publication date
KR20080003346A (ko) 2008-01-07
KR100933374B1 (ko) 2009-12-22
CN101310370A (zh) 2008-11-19
US20090053895A1 (en) 2009-02-26
JPWO2007080944A1 (ja) 2009-06-11

Similar Documents

Publication Publication Date Title
KR100933374B1 (ko) 다공질 막의 성막 방법 및 컴퓨터 판독가능한 기록 매체
JP4837370B2 (ja) 成膜方法
US8003174B2 (en) Method for forming dielectric film using siloxane-silazane mixture
KR100906516B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
JP4919871B2 (ja) エッチング方法、半導体装置の製造方法および記憶媒体
TW201411721A (zh) 用於流動性膜之經改良的緻密化作用
JP2018533215A (ja) ＳｉＯおよびＳｉＮを含む流動性膜を堆積させる方法
KR20050034566A (ko) 실리콘 탄화물막을 제조하는 방법
JP2009278131A (ja) 絶縁体の成膜方法
WO2005098961A1 (ja) ゲート絶縁膜の形成方法、記憶媒体、及びコンピュータプログラム
WO2012011480A1 (ja) 層間絶縁層形成方法及び半導体装置
JP2009290026A (ja) 中性粒子を用いた半導体装置の成膜方法
WO2003088341A1 (fr) Procede pour constituer un film isolant sous-jacent
KR100854809B1 (ko) 기판 처리 방법과, 프로그램을 기록한 기억 매체
TWI325897B (en) Stress reduction of sioc low k films
WO2003088342A1 (fr) Procede de fabrication de materiau d'un dispositif electronique
JP3967253B2 (ja) 多孔質絶縁膜の形成方法及び多孔質絶縁膜の形成装置
JP2008071894A (ja) 成膜方法
US20040266216A1 (en) Method for improving uniformity in deposited low k dielectric material
JP2009021442A (ja) 多孔質膜の成膜方法およびコンピュータ可読記録媒体
JPH05102040A (ja) 成膜方法
CN100541736C (zh) 基板处理方法
JP4117768B2 (ja) 半導体基板上のシロキサン重合体膜及びその製造方法
JP3258441B2 (ja) マイクロ波プラズマ処理装置およびマイクロ波プラズマ処理方法
JP2005303074A (ja) 薄膜形成装置および薄膜形成方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780000097.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020077023692

Country of ref document: KR

ENP Entry into the national phase

Ref document number: 2007553937

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07706631

Country of ref document: EP

Kind code of ref document: A1