JP2004363403A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004363403A JP2004363403A JP2003161278A JP2003161278A JP2004363403A JP 2004363403 A JP2004363403 A JP 2004363403A JP 2003161278 A JP2003161278 A JP 2003161278A JP 2003161278 A JP2003161278 A JP 2003161278A JP 2004363403 A JP2004363403 A JP 2004363403A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- insulating film
- interlayer insulating
- source
- low dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
Abstract
【課題】低誘電率層間絶縁膜中の空孔源を除去する際に、低温で空孔源を除去することができ、母材分子構造へのダメージも軽減することができる。
【解決手段】半導体基板上に空孔源を有する低誘電率層間絶縁膜を成膜する成膜工程と、プラズマ処理により低誘電率層間絶縁膜中から空孔源を除去するプラズマ処理工程とを有する。ここで、低誘電率層間絶縁膜として、シリコン原子と結合した有機基を有するシリコン酸化膜を用い、空孔源として、この有機基よりも熱分解温度が低い有機物を用いるのが好ましい。
【選択図】 図１
【解決手段】半導体基板上に空孔源を有する低誘電率層間絶縁膜を成膜する成膜工程と、プラズマ処理により低誘電率層間絶縁膜中から空孔源を除去するプラズマ処理工程とを有する。ここで、低誘電率層間絶縁膜として、シリコン原子と結合した有機基を有するシリコン酸化膜を用い、空孔源として、この有機基よりも熱分解温度が低い有機物を用いるのが好ましい。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体基板上に空孔源を有する低誘電率層間絶縁膜を形成する工程と、空孔源を除去する工程とを有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路の集積化及び高速化に伴い、半導体素子間の配線を伝搬する信号の遅延が集積回路の速度を律則するようになってきた。これに対し、配線間の容量を低減するため、層間絶縁膜として従来から用いられているシリコン酸化膜に代えて、低誘電率絶縁膜が用いられるようになってきた。
【０００３】
この低誘電率絶縁膜として、フッ素や有機物を有するシリコン酸化膜がある。特に、有機物の一種であるメチル基をシリコン酸化膜の骨格に含んだＭＳＱ（Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）は、比誘電率が２．７程度と低いため、低誘電率絶縁膜として有望な材料である。
【０００４】
また、更なる低誘電率化の要求に対し、このＭＳＱに空孔を形成して誘電率を更に低下させた材料が用いられるようになってきた。この材料は、母材のＭＳＱに熱処理により分解する空孔源を混合し、成膜後の熱処理により空孔源を除去することにより膜中に空孔を形成したものである。
【０００５】
【発明が解決しようとする課題】
従来の半導体製造方法では、この空孔を有するＭＳＱを製造する際の熱処理において、空孔源を効果的に除去するために、４５０℃程度の熱処理を必要としていた。この４５０℃という温度はＣｕ埋め込み配線形成における一連の工程中、最も高温の処理であり、Ｃｕ埋め込み配線の信頼性を劣化させる大きな要因となる。また、空孔源が膜から抜ける際、母材の分子構造を破壊し、膜の機械的強度を低下させる問題も起こる。
【０００６】
この発明は、上記の課題を解決するためになされたもので、その目的は、半導体基板上に空孔源を有する低誘電率層間絶縁膜を形成し、この空孔源を除去する際に、低温で空孔源を除去することができ、母材分枝構造へのダメージも軽減することができる半導体装置の製造方法を得るものである。
【０００７】
【課題を解決するための手段】
この発明に係る半導体装置の製造方法は、半導体基板上に空孔源を有する低誘電率層間絶縁膜を成膜する成膜工程と、プラズマ処理により低誘電率層間絶縁膜中から空孔源を除去するプラズマ処理工程とを有する。この発明のその他の特徴は以下に明らかにする。
【０００８】
【発明の実施の形態】
図１はこの発明の実施の形態における半導体装置の製造方法を示す図である。まず、図１（ａ）に示すように、半導体基板１１上に、炭化シリコン又は窒化シリコンからなる絶縁膜１２を形成し、この上に空孔源と有機基を有するシリコン酸化膜からなる低誘電率層間絶縁膜１３をスピン塗布法又はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。ここで、有機基として、水素基、メチル基等のアルキル基及びアリル基の少なくとも１つを用いる。なお、この有機基は、シリコン酸化膜のシリコン原子と結合している。また、空孔源として、この有機基よりも熱分解温度が低い有機物を用いる。
【０００９】
次に、プラズマ処理により低誘電率層間絶縁膜１３中から空孔源を除去する。このプラズマ処理は、水素又は水素を含む混合ガスによるプラズマを用い、処理温度２００℃〜４００℃、圧力１〜１０Ｔｏｒｒ、ガス流量１〜５ｓｌｍ、周波数１３．５６ＭＨｚ、電力２００〜５００Ｗの条件で、数十秒〜数分（好ましくは、３０秒〜１８０秒程度）行う。ただし、プラズマ処理を行う時間は、処理対象の絶縁膜の厚さによって変わる。
【００１０】
次に、図１（ｂ）に示すように、低誘電率層間絶縁膜１３上に、上層との接着性を確保するため、表面処理による改質膜又は接着強化膜１４を形成する。そして、この上に、塗布法又はＣＶＤ法により、炭化シリコン、窒化シリコン又はシリコン酸化膜からなる保護膜１５を形成する。
【００１１】
次に、図１（ｃ）に示すように、フォトリソグラフィにより所望の配線パターンを有するレジスト１６を形成する。そして、図１（ｄ）に示すように、このレジスト１６をマスクにして、腐食性ガスのプラズマによる異方性エッチングにより、保護膜１５、接着強化膜１４及び低誘電率層間絶縁膜１３をエッチングして、配線パターン溝１７を形成する。また、残ったレジスト１６は除去する。
【００１２】
そして、図１（ｅ）に示すように、タンタル膜又は窒化タンタル膜からなるバリアメタル１８をスパッタリング法により形成し、その上に薄いスパッタ銅膜１９を形成し、さらにその上にメッキ銅膜２０を形成する。
【００１３】
次に、図１（ｆ）に示すように、化学機械研磨法により、配線パターン溝１７内以外のバリアメタル１８、スパッタ銅膜１９及びメッキ銅膜２０を除去する。そして、この配線パターン溝１７内に残った銅膜が、Ｃｕ埋め込み配線となる。このような工程を順番に複数回繰り返して積層配線構造を形成する。
【００１４】
このプラズマ処理による空孔源の除去の概要を図２に示す。ここで、図１と同じ構成要素は同じ番号を付し、説明は省略する。図２（ａ）に示すように、空孔源２１を有する低誘電率層間絶縁膜１３に、水素又は水素を含む混合ガスによるプラズマを用いたプラズマ処理を行う。この際に、プラズマにより発生した活性水素Ｈ＊が低誘電率層間絶縁膜１３中の空孔源２１と反応する。そして、空孔源２１は分解及び気化されて、除去される。これにより、図２（ｂ）に示すように、低誘電率層間絶縁膜１３中に空孔２２が形成される。
【００１５】
次に、図３に、空孔源とメチル基を有するシリコン酸化膜に２５０℃でプラズマ処理した場合の比誘電率の時間変化を示す。また、比較のために、従来通りに４５０℃で熱処理した場合も示す。この図３に示すように、２５０℃で２分以上プラズマ処理することで、４５０℃で熱処理した場合とほぼ同等の比誘電率が得られる。よって、本発明により、低温でも効果的に空孔源を除去することができる。
【００１６】
次に、図４に、熱処理又はプラズマ処理した場合の空孔源とメチル基を有するシリコン酸化膜の赤外線吸収スペクトルを示す。ここで、（ａ）〜（ｄ）は、それぞれ、２００℃で熱処理、４５０℃で熱処理、２５０℃で１分間プラズマ処理、２５０℃で２分間プラズマ処理を施した場合である。この図４において、２８００〜３０００ｃｍ−１付近の空孔源のピークが、２５０℃でプラズマ処理した場合でも、４５０℃で熱処理した場合と同等に減少している。このことからも、本発明により、低温でも効果的に空孔源を除去することができることが分かる。また、１２３０ｃｍ−１付近のＳｉ−ＣＨ及び１０５０ｃｍ−１付近のＳｉ−Ｏのピークに変化は無いことから、プラズマ処理による母材へのダメージは無いことが分かる。
【００１７】
次に、図５に、熱処理又はプラズマ処理した場合の空孔源とメチル基を有するシリコン酸化膜の機械的強度を示す。ここで、図５（ａ）は、４５０℃で熱処理した場合を１として規格化した弾性率を示し、図５（ｂ）は、同様に規格化した硬度を示す。この図５から、４５０℃で熱処理した場合に比べ、プラズマ処理した場合は、機械的強度が向上していることがわかる。これは、低温でプラズマ処理することにより、空孔源が抜ける際の母材分子構造へのダメージを軽減することができているからである。
【００１８】
以上のように、本発明は、半導体基板上に空孔源を有する低誘電率層間絶縁膜を成膜する成膜工程と、プラズマ処理により低誘電率層間絶縁膜中から空孔源を除去するプラズマ処理工程とを有する。これにより、低誘電率層間絶縁膜中の空孔源を除去する際に、低温で空孔源を除去することができ、母材分子構造へのダメージも軽減することができる。
【００１９】
また、本発明は、前記低誘電率層間絶縁膜中にＣｕ埋め込み配線を形成する配線形成工程と、前記成膜工程、前記プラズマ処理工程及び前記配線形成工程を順番に複数回繰り返して積層配線構造を形成する工程を更に有する場合に有効である。この場合、本発明によって低温で空孔源を除去することができるため、Ｃｕ埋め込み配線のＳＩＶ（Ｓｔｒｅｓｓ Ｉｎｄｕｃｅｄ Ｖｏｉｄ）等の信頼性の劣化を防ぐことができる。この際、プラズマ処理工程における処理温度を２００℃〜３５０℃にすると更に好ましい。
【００２０】
そして、プラズマ処理工程において、水素ガス又は水素を含む混合ガスによるプラズマを用いるのが好ましい。これにより、プラズマにより発生した活性水素Ｈ＊によって、低誘電率層間絶縁膜１３中の空孔源２１を分解及び気化し、除去することができる。
【００２１】
また、低誘電率層間絶縁膜として、シリコン原子と結合した有機基を有するシリコン酸化膜を用い、空孔源として、有機基よりも熱分解温度が低い有機物を用いるのが好ましい。これにより、プラズマ処理において、低誘電率層間絶縁膜の母体であるシリコン酸化膜の有機基を除去することなく、空孔源を除去することができる。そして、有機基として、水素基、アルキル基及びアリル基の少なくとも１つを用いることにより、母体であるシリコン酸化膜の誘電率を低くすることができる。
【００２２】
【発明の効果】
この発明は以上説明したように、低誘電率層間絶縁膜中の空孔源を除去する際に、低温で空孔源を除去することができ、母材分子構造へのダメージも軽減することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態における半導体装置の製造方法を示す図である。
【図２】プラズマ処理による空孔源の除去の概要を示す図である。
【図３】空孔源とメチル基を有するシリコン酸化膜に２５０℃のプラズマ処理を施した場合の比誘電率の時間変化を示す図である。
【図４】熱処理又はプラズマ処理した場合の空孔源とメチル基を有するシリコン酸化膜の赤外線吸収スペクトルを示す図である。
【図５】熱処理又はプラズマ処理した場合の空孔源とメチル基を有するシリコン酸化膜の機械的強度を示す図である。
【符号の説明】
１１ 半導体基板
１３ 低誘電率層間絶縁膜
１９ スパッタ銅膜（Ｃｕ埋め込み配線）
２０ メッキ銅膜（Ｃｕ埋め込み配線）
２１ 空孔源
２２ 空孔
【発明の属する技術分野】
この発明は、半導体基板上に空孔源を有する低誘電率層間絶縁膜を形成する工程と、空孔源を除去する工程とを有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路の集積化及び高速化に伴い、半導体素子間の配線を伝搬する信号の遅延が集積回路の速度を律則するようになってきた。これに対し、配線間の容量を低減するため、層間絶縁膜として従来から用いられているシリコン酸化膜に代えて、低誘電率絶縁膜が用いられるようになってきた。
【０００３】
この低誘電率絶縁膜として、フッ素や有機物を有するシリコン酸化膜がある。特に、有機物の一種であるメチル基をシリコン酸化膜の骨格に含んだＭＳＱ（Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）は、比誘電率が２．７程度と低いため、低誘電率絶縁膜として有望な材料である。
【０００４】
また、更なる低誘電率化の要求に対し、このＭＳＱに空孔を形成して誘電率を更に低下させた材料が用いられるようになってきた。この材料は、母材のＭＳＱに熱処理により分解する空孔源を混合し、成膜後の熱処理により空孔源を除去することにより膜中に空孔を形成したものである。
【０００５】
【発明が解決しようとする課題】
従来の半導体製造方法では、この空孔を有するＭＳＱを製造する際の熱処理において、空孔源を効果的に除去するために、４５０℃程度の熱処理を必要としていた。この４５０℃という温度はＣｕ埋め込み配線形成における一連の工程中、最も高温の処理であり、Ｃｕ埋め込み配線の信頼性を劣化させる大きな要因となる。また、空孔源が膜から抜ける際、母材の分子構造を破壊し、膜の機械的強度を低下させる問題も起こる。
【０００６】
この発明は、上記の課題を解決するためになされたもので、その目的は、半導体基板上に空孔源を有する低誘電率層間絶縁膜を形成し、この空孔源を除去する際に、低温で空孔源を除去することができ、母材分枝構造へのダメージも軽減することができる半導体装置の製造方法を得るものである。
【０００７】
【課題を解決するための手段】
この発明に係る半導体装置の製造方法は、半導体基板上に空孔源を有する低誘電率層間絶縁膜を成膜する成膜工程と、プラズマ処理により低誘電率層間絶縁膜中から空孔源を除去するプラズマ処理工程とを有する。この発明のその他の特徴は以下に明らかにする。
【０００８】
【発明の実施の形態】
図１はこの発明の実施の形態における半導体装置の製造方法を示す図である。まず、図１（ａ）に示すように、半導体基板１１上に、炭化シリコン又は窒化シリコンからなる絶縁膜１２を形成し、この上に空孔源と有機基を有するシリコン酸化膜からなる低誘電率層間絶縁膜１３をスピン塗布法又はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。ここで、有機基として、水素基、メチル基等のアルキル基及びアリル基の少なくとも１つを用いる。なお、この有機基は、シリコン酸化膜のシリコン原子と結合している。また、空孔源として、この有機基よりも熱分解温度が低い有機物を用いる。
【０００９】
次に、プラズマ処理により低誘電率層間絶縁膜１３中から空孔源を除去する。このプラズマ処理は、水素又は水素を含む混合ガスによるプラズマを用い、処理温度２００℃〜４００℃、圧力１〜１０Ｔｏｒｒ、ガス流量１〜５ｓｌｍ、周波数１３．５６ＭＨｚ、電力２００〜５００Ｗの条件で、数十秒〜数分（好ましくは、３０秒〜１８０秒程度）行う。ただし、プラズマ処理を行う時間は、処理対象の絶縁膜の厚さによって変わる。
【００１０】
次に、図１（ｂ）に示すように、低誘電率層間絶縁膜１３上に、上層との接着性を確保するため、表面処理による改質膜又は接着強化膜１４を形成する。そして、この上に、塗布法又はＣＶＤ法により、炭化シリコン、窒化シリコン又はシリコン酸化膜からなる保護膜１５を形成する。
【００１１】
次に、図１（ｃ）に示すように、フォトリソグラフィにより所望の配線パターンを有するレジスト１６を形成する。そして、図１（ｄ）に示すように、このレジスト１６をマスクにして、腐食性ガスのプラズマによる異方性エッチングにより、保護膜１５、接着強化膜１４及び低誘電率層間絶縁膜１３をエッチングして、配線パターン溝１７を形成する。また、残ったレジスト１６は除去する。
【００１２】
そして、図１（ｅ）に示すように、タンタル膜又は窒化タンタル膜からなるバリアメタル１８をスパッタリング法により形成し、その上に薄いスパッタ銅膜１９を形成し、さらにその上にメッキ銅膜２０を形成する。
【００１３】
次に、図１（ｆ）に示すように、化学機械研磨法により、配線パターン溝１７内以外のバリアメタル１８、スパッタ銅膜１９及びメッキ銅膜２０を除去する。そして、この配線パターン溝１７内に残った銅膜が、Ｃｕ埋め込み配線となる。このような工程を順番に複数回繰り返して積層配線構造を形成する。
【００１４】
このプラズマ処理による空孔源の除去の概要を図２に示す。ここで、図１と同じ構成要素は同じ番号を付し、説明は省略する。図２（ａ）に示すように、空孔源２１を有する低誘電率層間絶縁膜１３に、水素又は水素を含む混合ガスによるプラズマを用いたプラズマ処理を行う。この際に、プラズマにより発生した活性水素Ｈ＊が低誘電率層間絶縁膜１３中の空孔源２１と反応する。そして、空孔源２１は分解及び気化されて、除去される。これにより、図２（ｂ）に示すように、低誘電率層間絶縁膜１３中に空孔２２が形成される。
【００１５】
次に、図３に、空孔源とメチル基を有するシリコン酸化膜に２５０℃でプラズマ処理した場合の比誘電率の時間変化を示す。また、比較のために、従来通りに４５０℃で熱処理した場合も示す。この図３に示すように、２５０℃で２分以上プラズマ処理することで、４５０℃で熱処理した場合とほぼ同等の比誘電率が得られる。よって、本発明により、低温でも効果的に空孔源を除去することができる。
【００１６】
次に、図４に、熱処理又はプラズマ処理した場合の空孔源とメチル基を有するシリコン酸化膜の赤外線吸収スペクトルを示す。ここで、（ａ）〜（ｄ）は、それぞれ、２００℃で熱処理、４５０℃で熱処理、２５０℃で１分間プラズマ処理、２５０℃で２分間プラズマ処理を施した場合である。この図４において、２８００〜３０００ｃｍ−１付近の空孔源のピークが、２５０℃でプラズマ処理した場合でも、４５０℃で熱処理した場合と同等に減少している。このことからも、本発明により、低温でも効果的に空孔源を除去することができることが分かる。また、１２３０ｃｍ−１付近のＳｉ−ＣＨ及び１０５０ｃｍ−１付近のＳｉ−Ｏのピークに変化は無いことから、プラズマ処理による母材へのダメージは無いことが分かる。
【００１７】
次に、図５に、熱処理又はプラズマ処理した場合の空孔源とメチル基を有するシリコン酸化膜の機械的強度を示す。ここで、図５（ａ）は、４５０℃で熱処理した場合を１として規格化した弾性率を示し、図５（ｂ）は、同様に規格化した硬度を示す。この図５から、４５０℃で熱処理した場合に比べ、プラズマ処理した場合は、機械的強度が向上していることがわかる。これは、低温でプラズマ処理することにより、空孔源が抜ける際の母材分子構造へのダメージを軽減することができているからである。
【００１８】
以上のように、本発明は、半導体基板上に空孔源を有する低誘電率層間絶縁膜を成膜する成膜工程と、プラズマ処理により低誘電率層間絶縁膜中から空孔源を除去するプラズマ処理工程とを有する。これにより、低誘電率層間絶縁膜中の空孔源を除去する際に、低温で空孔源を除去することができ、母材分子構造へのダメージも軽減することができる。
【００１９】
また、本発明は、前記低誘電率層間絶縁膜中にＣｕ埋め込み配線を形成する配線形成工程と、前記成膜工程、前記プラズマ処理工程及び前記配線形成工程を順番に複数回繰り返して積層配線構造を形成する工程を更に有する場合に有効である。この場合、本発明によって低温で空孔源を除去することができるため、Ｃｕ埋め込み配線のＳＩＶ（Ｓｔｒｅｓｓ Ｉｎｄｕｃｅｄ Ｖｏｉｄ）等の信頼性の劣化を防ぐことができる。この際、プラズマ処理工程における処理温度を２００℃〜３５０℃にすると更に好ましい。
【００２０】
そして、プラズマ処理工程において、水素ガス又は水素を含む混合ガスによるプラズマを用いるのが好ましい。これにより、プラズマにより発生した活性水素Ｈ＊によって、低誘電率層間絶縁膜１３中の空孔源２１を分解及び気化し、除去することができる。
【００２１】
また、低誘電率層間絶縁膜として、シリコン原子と結合した有機基を有するシリコン酸化膜を用い、空孔源として、有機基よりも熱分解温度が低い有機物を用いるのが好ましい。これにより、プラズマ処理において、低誘電率層間絶縁膜の母体であるシリコン酸化膜の有機基を除去することなく、空孔源を除去することができる。そして、有機基として、水素基、アルキル基及びアリル基の少なくとも１つを用いることにより、母体であるシリコン酸化膜の誘電率を低くすることができる。
【００２２】
【発明の効果】
この発明は以上説明したように、低誘電率層間絶縁膜中の空孔源を除去する際に、低温で空孔源を除去することができ、母材分子構造へのダメージも軽減することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態における半導体装置の製造方法を示す図である。
【図２】プラズマ処理による空孔源の除去の概要を示す図である。
【図３】空孔源とメチル基を有するシリコン酸化膜に２５０℃のプラズマ処理を施した場合の比誘電率の時間変化を示す図である。
【図４】熱処理又はプラズマ処理した場合の空孔源とメチル基を有するシリコン酸化膜の赤外線吸収スペクトルを示す図である。
【図５】熱処理又はプラズマ処理した場合の空孔源とメチル基を有するシリコン酸化膜の機械的強度を示す図である。
【符号の説明】
１１ 半導体基板
１３ 低誘電率層間絶縁膜
１９ スパッタ銅膜（Ｃｕ埋め込み配線）
２０ メッキ銅膜（Ｃｕ埋め込み配線）
２１ 空孔源
２２ 空孔
Claims (6)
- 半導体基板上に空孔源を有する低誘電率層間絶縁膜を成膜する成膜工程と、プラズマ処理により前記低誘電率層間絶縁膜中から前記空孔源を除去するプラズマ処理工程とを有することを特徴とする半導体装置の製造方法。
- 前記低誘電率層間絶縁膜中にＣｕ埋め込み配線を形成する配線形成工程と、前記成膜工程、前記プラズマ処理工程及び前記配線形成工程を順番に複数回繰り返して積層配線構造を形成する工程を更に有することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記プラズマ処理工程において、処理温度を２００℃〜４００℃にすることを特徴とする請求項１又は２記載の半導体装置の製造方法。
- 前記プラズマ処理工程において、水素ガス又は水素を含む混合ガスによるプラズマを用いることを特徴とする請求項１〜３の何れか一つに記載の半導体装置の製造方法。
- 前記低誘電率層間絶縁膜として、有機基を有するシリコン酸化膜を用い、前記空孔源として、前記有機基よりも熱分解温度が低い有機物を用いることを特徴とする請求項１〜４の何れか一つに記載の半導体装置の製造方法。
- 前記有機基として、水素基、アルキル基及びアリル基の少なくとも１つを用いることを特徴とする請求項５記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003161278A JP2004363403A (ja) | 2003-06-05 | 2003-06-05 | 半導体装置の製造方法 |
| KR1020040040592A KR20040108599A (ko) | 2003-06-05 | 2004-06-04 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003161278A JP2004363403A (ja) | 2003-06-05 | 2003-06-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004363403A true JP2004363403A (ja) | 2004-12-24 |
Family
ID=34053776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003161278A Pending JP2004363403A (ja) | 2003-06-05 | 2003-06-05 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2004363403A (ja) |
| KR (1) | KR20040108599A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217362A (ja) * | 2004-02-02 | 2005-08-11 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| WO2007080944A1 (ja) * | 2006-01-13 | 2007-07-19 | Tokyo Electron Limited | 多孔質膜の成膜方法およびコンピュータ可読記録媒体 |
| JP2008193120A (ja) * | 2008-04-23 | 2008-08-21 | Fujitsu Ltd | 絶縁膜形成方法 |
-
2003
- 2003-06-05 JP JP2003161278A patent/JP2004363403A/ja active Pending
-
2004
- 2004-06-04 KR KR1020040040592A patent/KR20040108599A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217362A (ja) * | 2004-02-02 | 2005-08-11 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP4578816B2 (ja) * | 2004-02-02 | 2010-11-10 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置およびその製造方法 |
| WO2007080944A1 (ja) * | 2006-01-13 | 2007-07-19 | Tokyo Electron Limited | 多孔質膜の成膜方法およびコンピュータ可読記録媒体 |
| KR100933374B1 (ko) | 2006-01-13 | 2009-12-22 | 도쿄엘렉트론가부시키가이샤 | 다공질 막의 성막 방법 및 컴퓨터 판독가능한 기록 매체 |
| JP2008193120A (ja) * | 2008-04-23 | 2008-08-21 | Fujitsu Ltd | 絶縁膜形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040108599A (ko) | 2004-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4090740B2 (ja) | 集積回路の作製方法および集積回路 | |
| JP4194508B2 (ja) | 半導体装置の製造方法 | |
| JP3226021B2 (ja) | 半導体装置の製造方法 | |
| KR880001029A (ko) | 집적회로 다층 상호접속장치 및 방법 | |
| JP2003504693A (ja) | フォーミングガスプラズマを用いたフォトレジスト除去プロセス | |
| US6790784B2 (en) | Plasma treatment of low dielectric constant dielectric material to form structures useful in formation of metal interconnects and/or filled vias for intergrated circuit structure | |
| JP2001230256A (ja) | 半導体素子接着層構造および構造形成プロセス | |
| JP3084910B2 (ja) | 配線形成法 | |
| JP4578332B2 (ja) | 半導体装置およびその製造方法 | |
| TW578216B (en) | Method of manufacturing low K layer | |
| JP2007324536A (ja) | 層間絶縁膜およびその製造方法、ならびに半導体装置 | |
| JP2003258090A (ja) | 半導体装置の製造方法 | |
| TWI223430B (en) | Semiconductor device having multilevel copper wiring layers and its manufacture method | |
| JP3758162B2 (ja) | 半導体素子のクリーニング方法 | |
| JP2004363403A (ja) | 半導体装置の製造方法 | |
| US6998325B2 (en) | Method for manufacturing semiconductor device | |
| US7279382B2 (en) | Methods of manufacturing semiconductor devices having capacitors | |
| US7338897B2 (en) | Method of fabricating a semiconductor device having metal wiring | |
| KR20040084737A (ko) | 반도체 장치의 제조 방법 | |
| US20020113037A1 (en) | Method for removing etching residues | |
| JP3271757B2 (ja) | 半導体装置の製造方法 | |
| JP3104750B2 (ja) | 半導体装置の製造方法 | |
| JP7065741B2 (ja) | 半導体装置の製造方法 | |
| JP2006222171A (ja) | 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法 | |
| JP2005223195A (ja) | 層間絶縁膜の形成方法および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050729 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070206 |