KR20080003346A - 다공질 막의 성막 방법 및 컴퓨터 판독가능한 기록 매체 - Google Patents

다공질 막의 성막 방법 및 컴퓨터 판독가능한 기록 매체 Download PDF

Info

Publication number
KR20080003346A
KR20080003346A KR1020077023692A KR20077023692A KR20080003346A KR 20080003346 A KR20080003346 A KR 20080003346A KR 1020077023692 A KR1020077023692 A KR 1020077023692A KR 20077023692 A KR20077023692 A KR 20077023692A KR 20080003346 A KR20080003346 A KR 20080003346A
Authority
KR
South Korea
Prior art keywords
forming
dielectric film
gas
film
substrate
Prior art date
Application number
KR1020077023692A
Other languages
English (en)
Other versions
KR100933374B1 (ko
Inventor
야스히로 오시마
신지 이데
유사쿠 가시와기
고타로 미야타니
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20080003346A publication Critical patent/KR20080003346A/ko
Application granted granted Critical
Publication of KR100933374B1 publication Critical patent/KR100933374B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

유기 실리콘 화합물 원료를 사용한 플라즈마 CVD법에 의해 형성된 SiOCH 막의 표면을 산소 플라즈마 처리하여 표면 치밀화 층을 형성하고, 또한 수소 플라즈마 처리에 의해 표면 치밀화 층 아래의 SiOCH 막으로부터, CHx기나 OH기를 상기 표면 치밀화 층을 통하여 제어된 레이트로 방출시켜 안정하게 다공질 저유전율 막을 형성한다.

Description

다공질 막의 성막 방법 및 컴퓨터 판독가능한 기록 매체{METHOD OF FORMING POROUS FILM AND COMPUTER-READABLE RECORDING MEDIUM}
본 발명은 일반적으로 유전체 막의 형성 방법에 관한 것으로, 특히 SiOCH 막의 형성 방법에 관한 것이다.
최근의 미세화된 반도체 장치에서는, 기판 상에 형성된 막대한 수의 반도체 소자를 전기적으로 접속하는데, 소위 다층 배선 구조가 사용된다. 다층 배선 구조에서는 배선 패턴을 매설한 층간 절연막을 다수 적층하고, 1층의 배선 패턴은 인접하는 층의 배선 패턴과, 또는 기판 중의 확산 영역과, 상기 층간 절연막 중에 형성한 컨택트 홀을 통하여 상호 접속된다.
이러한 미세화된 반도체 장치에서는, 층간 절연막 중에서 복잡한 배선 패턴이 근접하여 형성되기 때문에, 층간 절연막 중의 기생 용량에 의한 전기 신호의 배선 지연(RC 지연)이 심각한 문제가 된다. 즉, 고속화·저소비 전력화의 배선 기술로서, 배선 저항(R)과 배선 용량(C)의 곱을 작게 하는 것이 중요하게 되고 있다.
이 때문에, 특히 최근의 소위 서브 미크론, 또는 서브 쿼터 미크론이라고 불 리는 초미세화 반도체 장치에서는 다층 배선 구조를 구성하는 층간 절연막으로서, 비유전율이 4 정도인 종래의 실리콘 산화막(SiO2 막) 대신에, 비유전율이 3 내지 3.5 정도인 F첨가 실리콘 산화막(SiOF 막)이 사용되고 있다.
그러나, SiOF 막에서는 비유전율의 저감에도 한계가 있어, 이러한 SiO2 베이스의 절연막에서는, 설계 룰 0.1㎛ 이후 세대의 반도체 장치에서 요구되는 3.0 미만의 비유전율을 달성하는 것은 곤란했다.
한편, 비유전율이 보다 낮은, 소위 저유전율(low-K) 절연막에는 여러 재료가 있지만, 다층 배선 구조에 사용되는 층간 절연막에는 비유전율이 낮을 뿐만 아니라 높은 기계적 강도와 열처리에 대한 안정성을 구비한 재료를 사용할 필요가 있다.
SiOCH 막은 충분한 기계적 강도를 갖고, 또한 2.5 이하의 비유전율을 실현할 수 있는 점, 또한 반도체 장치의 제조 프로세스에 적합한 CVD법에 의해 형성할 수 있는 점에서, 차세대의 초고속 반도체 장치에 사용될 저유전율 층간 절연막으로서 유망하다.
발명의 개시
발명이 이루고자 하는 기술적 과제
종래, SiOCH 막은 평행 평판형 플라즈마 처리 장치에 의해 형성할 수 있는 것이 보고되어 있다. 그러나, 통상의 CVD 프로세스에서 형성된 SiOCH 막은 3 내지 4 사이의 비유전율을 갖고, 유기 SOG나 SiLK(등록상표) 등의 도포형 절연막이 달성 하고 있는 2.2 부근의 비유전율에는 도달하지 못하고 있다.
SiOCH 막에서, 이러한 도포형 절연막에 필적하는 비유전율을 실현하고자 하는 수단의 하나로서 막을 다공질 막으로 하는 것을 생각할 수 있다. 예컨대 특허문헌 9는 CVD법에 의해 퇴적된 SiOCH 막을 마이크로파 플라즈마 여기한 수소 라디칼에 폭로하고, 기판 상에 퇴적된 SiOCH 막으로부터 CHx기나 OH기를 막 외부로 배출하여, 다공질 막을 얻는 기술을 기재하고 있다.
그러나, 이렇게 기판 상에 형성된 SiOCH 막에 수소 플라즈마 처리를 하여 개질하는 수법에서는, 개질 프로세스에 미묘한 제어가 필요하게 되어, 양산 공정에서 안정하게 개질 처리를 실행하는 것이 곤란했다.
즉, 상기 종래 기술에서는, 플라즈마 여기된 수소 라디칼이 막 중의 Si-CHx 결합 또는 Si-OH 결합을 절단하고, 절단된 CHx기 및 OH기가 메탄(CH4) 분자의 형태로 막 외부로 방출되는데, 개질 처리가 최적의 조건에서 행해진 경우, 이렇게 하여 형성된 메탄 분자가 SiOCH 막을 팽창시키도록 작용하고, 그 결과, 막 중에 공간, 즉 공공(空孔)이 형성되어 SiOCH 막의 비유전율이 저하된다.
그러나, 이 종래의 개질 프로세스에서는, 개질 프로세스 조건이 좁은 최적 범위를 벗어나면, SiOCH 막은 팽창하는 대신 수축해버리고, 수축에 수반되는 밀도의 증대에 의해, 막의 비유전율은 오히려 증대해버린다.
특허문헌 1: WO 2005/045916호공보
특허문헌 2: 일본 특허공개 제2005-093721호 공보
특허문헌 3: 일본 특허공개 제2004-158793호 공보
특허문헌 4: 일본 특허공개 제2004-158794호 공보
특허문헌 5: 일본 특허공개 제2005-017085호 공보
특허문헌 6: 일본 특허공개 제2005-093721호 공보
특허문헌 8: 일본 특허공개 제2005-175085호 공보
특허문헌 7: 일본 특허공개 제2005-026468호 공보
특허문헌 8: WO 2003/019645호 공보
특허문헌 9: 일본 특허공표 제2003-503849호 공보
특허문헌 10: 일본 특허공표 제2002-538604호 공보
특허문헌 11: 일본 특허공개 제2004-200626호 공보
특허문헌 12: 일본 특허공개 제1996-236520호 공보
특허문헌 13: WO 2001/097296호 공보
특허문헌 14: 일본 특허공개 제2004-158793호 공보
특허문헌 15: WO 2001/097269호 공보
특허문헌 16: 일본 특허공개 제2004-200626호 공보
특허문헌 17: 일본 특허공표 제2003-503849호 공보
특허문헌 18: 일본 특허공표 제2002-538604호 공보
특허문헌 19: 일본 특허공개 제2002-110636호 공보
특허문헌 20: 일본 특허공개 제1995-106299호 공보
특허문헌 21: 일본 특허공개 제1994-84888호 공보
특허문헌 22: 일본 특허공보 제2506539호
비특허문헌 1: A. Grill and D. A. Neumayer, J. Appl, Phys. vol. 94, No. 10, Nov. 15, 2003
과제를 해결하기 위한 수단
하나의 측면에 의하면 본 발명은, 기판 상에 유기 실리콘 화합물 원료에 의해 유기 작용기 및 수산기를 포함하는 유전체 막을 형성하는 공정과, 상기 유전체 막 표면에 상기 유기 작용기를 제거하는 치밀화 처리를 행하여 상기 유전체 막 표면에 표면 치밀화 층을 형성하는 공정과, 상기 표면 치밀화 층이 형성된 유전체 막을 플라즈마 여기된 수소 라디칼에 폭로하여 상기 유기 작용기 및 수산기를 제거함으로써 상기 유전체 막 본체 중에 공공을 형성하는 공정을 포함하는 것을 특징으로 하는 다공질 막의 성막 방법을 제공한다.
다른 측면에 의하면 본 발명은, 범용 컴퓨터에 의해 기판 처리 시스템을 제어시켜, 상기 기판 처리 시스템에 실리콘 기판 상에의 다공질 막의 성막 처리를 실행시키는 프로그램을 기록한 컴퓨터 판독가능한 기록 매체로서, 상기 기판 처리 시스템은 제 1 기판 처리 장치와 제 2 기판 처리 장치를 결합하여 이루어지고, 상기 다공질 막의 성막 처리는 피처리 기판을 상기 제 1 기판 처리 장치에 도입하는 공정과, 상기 제 1 기판 처리 장치 중에서, 상기 기판 상에 유기 실리콘 화합물 원료에 의해 유기 작용기 및 수산기를 포함하는 유전체 막을 형성하는 공정과, 상기 제 1 기판 처리 장치에서 상기 유전체 막 표면에 상기 유기 작용기를 제거하는 치밀화 처리를 행하여 상기 유전체 막 표면에 표면 치밀화 층을 형성하는 공정과, 상기 치밀화 처리를 행한 상기 피처리 기판을 상기 제 2 기판 처리 장치에 도입하는 공정과, 상기 제 2 기판 처리 장치에서 상기 표면 치밀화 층이 형성된 유전체 막을 플라즈마 여기된 수소 라디칼에 폭로하여 상기 유기 작용기를 제거함으로써 상기 유전체 막 본체 중에 공공을 형성하는 공정을 포함하는 것을 특징으로 하는 컴퓨터 판독가능한 기록 매체를 제공한다.
발명의 효과
본 발명에 의하면, 다공질 막의 성막을, 기판 상에 유기 실리콘 화합물 원료에 의해 유기 작용기 및 수산기를 포함하는 유전체 막을 형성하고, 상기 유전체 막 표면에 상기 유기 작용기 및 수산기를 제거하는 치밀화 처리를 행하고, 상기 유전체 막 표면에 상기 유전체 막 본체보다도 밀도가 높은 표면 치밀화 층을 형성하고, 상기 표면 치밀화 층이 형성된 유전체 막을 플라즈마 여기된 수소 라디칼에 폭로하여 상기 유기 작용기 및 수산기를 제거함으로써 상기 유전체 막 본체 중에 공공을 형성하는 공정에 의해 실행함으로써, 상기 공공 형성 공정에서, 상기 유전체 막 중에 포함되는, 일반적으로 CHx로 약기되는 CH3, C2H5, … 등의 유기 작용기나 수산기(OH)가 제어된 레이트로 막 외부로 배출되어, 상기 공공 형성 시의 유전체 막의 수축을 효과적으로 억제하는 것이 가능하게 된다. 그 결과, 유전체 막의 밀도 증가가 억제되어, 낮은 유전율의 다공질 막을 얻는 것이 가능하게 된다.
또한, 이와 같이 성막 공정의 후에, 성막 원료 가스만을 차단하고, 플라즈마 가스 및 산화 가스의 공급 및 플라즈마 파워의 공급을 계속함으로써, 성막 공정 종료 시에 생기는 파티클 발생이 효과적으로 억제되어, 성막의 수율이 크게 향상된다.
도 1은 본 발명에서 사용되는 성막 처리 장치의 구성을 도시하는 도면이다.
도 2의 (A) 내지 (C)는 본 발명의 제 1 실시형태에 의한 성막 방법을 도시하는 도면이다.
도 3은 본 발명에서 다공질 막 형성에 사용되는 기판 처리 장치의 구성을 도시하는 도면이다.
도 4는 본 발명에서 다공질 막 형성에 사용되는 기판 처리 장치의 구성을 도시하는 다른 도면이다.
도 5는 본 발명의 상기 제 1 실시형태의 효과를 설명하는 도면이다.
도 6은 도 2의 (A) 내지 (C) 공정의 프로세스 조건과 얻어진 다공질 막의 k값을 나타내는 표이다.
도 7은 본 발명의 제 1 실시형태에 의해 얻어진 SiOCH 막의 FTIR 스펙트럼을 도시하는 도면이다.
도 8은 본 발명의 제 1 실시형태에서 사용되는 클러스터형 기판 처리 장치의 구성을 도시하는 도면이다.
도 9는 도 7의 클러스터형 기판 처리 장치를 사용하여 행해지는 본 발명 제 1 실시형태에 의한 성막 방법을 나타내는 플로우차트이다.
도 10의 (A) 내지 (D)는 본 발명의 제 2 실시형태에 의한 성막 방법을 도시하는 도면이다.
도 11a는 본 발명의 제 2 실시형태에 의한 누설 전류의 변화를 도시하는 도면이다.
도 11b는 본 발명의 제 2 실시형태에 의한 k값의 변화를 도시하는 도면이다.
도 12a는 본 발명의 제 2 실시형태에 의한 누설 전류의 변화를 도시하는 도면이다.
도 12b는 본 발명의 제 2 실시형태에 의한 k값의 변화를 도시하는 도면이다.
도 13은 제 2 실시형태에서의 실험 조건을 나타내는 표이다.
도 14는 제 2 실시형태에서의 실험 조건을 나타내는 다른 표이다.
도 15는 본 발명의 상기 제 2 실시형태에 의해 얻어진 SiOCH 막의 XPS 스펙트럼을 도시하는 도면이다.
도 16은 본 발명의 상기 제 2 실시형태에 의해 얻어진 SiOCH 막의 SiMS 프로파일을 도시하는 도면이다.
도 17은 도 16의 일부를 확대하여 도시하는 도면이다.
도 18은 본 발명의 제 3 실시형태를 도시하는 도면이다.
도 19는 본 발명의 상기 제 3 실시형태에서 사용되는 클러스터형 기판 처리 장치의 구성을 도시하는 도면이다.
도 20은 본 발명의 제 4 실시형태에서의 실험 조건을 나타내는 표이다.
도 21의 (A) 내지 (C)는 본 발명의 제 4 실시형태를 설명하는 도면이다.
도 22의 (A) 내지 (C)는 본 발명의 제 4 실시형태를 설명하는 다른 도면이다.
도 23의 (A) 및 (B)는 본 발명의 제 4 실시형태를 설명하는 또 다른 도면이다.
발명을 실시하기 위한 최선의 형태
[제 1 실시형태]
도 1은 본 발명에서 유전체 막의 성막 처리에 사용되는 평행 평판형 기판 처리 장치(11)의 구성을 도시한다.
도 1을 참조하건데, 기판 처리 장치(11)는 양극산화 처리된 알루미늄 등의 도전성 재료로 이루어지고 배기구(13)를 통하여 터보 분자 펌프 등의 배기 장치(14)에 의해 배기되는 처리 용기(12)를 포함하고, 상기 처리 용기(12) 내부에는, 피처리 기판(W)을 유지하는 서셉터(17)가 대략 원주 형상의 서셉터 지지대(16)에 지지되어서 설치되어 있다. 상기 서셉터(17)는 평행 평판형 기판 처리 장치(11)의 하부 전극으로서도 기능하고, 서셉터 지지대(16)와 서셉터(17) 사이에는, 세라믹 등의 절연체(18)가 설치되어 있다. 또한, 상기 처리 용기(12)는 접지되어 있다.
상기 서셉터 지지대(16) 내부에는 냉매 유로(19)가 설치되고, 상기 냉매 유로(19) 중에 냉매를 순환시킴으로써, 상기 서셉터(17) 및 그 위의 피처리 기판(W)이 기판 처리 프로세스 시에 원하는 기판 온도로 제어된다.
또 상기 처리 용기(12)의 측벽에는 게이트 밸브(15)가 설치되고, 상기 게이트 밸브(15)를 개방한 상태에서, 상기 처리 용기(12)에 대하여, 피처리 기판(W)이 반입되고, 또한 반출된다.
상기 배기 장치는 또한 제해 장치(36)에 접속되고, 상기 제외 장치(36)는 배기 장치(14)에 의해 배출된 처리 용기(12)로부터의 배출 가스를 무해화한다. 예컨대, 상기 제해 장치(36)는 소정의 촉매에 의해 분위기 가스를 연소 또는 열분해하여 무해한 물질로 변환하는 장치일 수도 있다.
상기 서셉터 지지대(16)에는, 반도체 피처리 기판(W)의 주고받기를 하기 위한 리프트 핀(20)이 승강 기구(도시 생략)에 의해 승강 자유롭게 설치되어 있다. 또한, 상기 서셉터(17)는 그 상면 중앙부에 오목 원판 형상 부분이 형성되고, 상기 오목 원판 형상 부분 상에 피처리 기판(W)에 대응한 형상의 정전 척(도시 생략)이 설치된다. 상기 서셉터(17) 상에 재치된 피처리 기판(W)은 직류전압이 인가됨으로써 상기 정전 척에 정전 흡착된다.
또한, 상기 서셉터(17)의 상방에는, 상기 서셉터(17)에 대략 평행하게, 상기 서셉터(17) 상의 피처리 기판(W)에 대향하도록 샤워 헤드(23)가 설치된다.
상기 샤워 헤드(23)의 상기 서셉터(17)에 대향하는 면에는 다수의 가스 공급 구멍(24)을 갖고, 알루미늄 등으로 이루어지는 전극판(25)이 설치되고, 상기 샤워 헤드(23)는 전극 지지체(26)에 의해, 상기 처리 용기(12)의 천장 부분에 지지되어 있다. 상기 샤워 헤드(23)의 내부에는, 별도의 냉매 유로(27)가 형성되고, 상기 냉매 유로(27)에 냉매를 순환시킴으로써, 상기 샤워 헤드(23)를 기판 처리 프로세스 시에, 원하는 온도로 유지한다.
또한, 상기 샤워 헤드(23)에는 가스 도입관(28)이 접속되고, 한편 상기 가스 도입관(28)은 트라이메틸실레인((CH3)3SiH) 원료를 보유한 원료 용기(29)와, 산소 가스를 보유한 산화제 가스원(30)과, 아르곤 가스를 보유한 Ar 가스원(31)에 도시하지 않은 각각의 매스 플로우 콘트롤러 및 밸브 등을 통하여 접속되어 있다.
상기 가스원(29 내지 31)으로부터의 원료 가스 및 처리 가스는 가스 도입관(28)을 통하여 샤워 헤드(23)의 내부에 형성된 중공부(도시 생략)에서 혼합되고, 상기 샤워 헤드(23)의 가스 공급 구멍(24)으로부터, 상기 피처리 기판(W)의 표면 근방의 프로세스 공간으로 공급된다.
상기 샤워 헤드(23)에는 또한 제 2 고주파 전원(32)이 제 2 정합기(33)를 통하여 접속되어 있고, 상기 고주파 전원(32)은 주파수가 13 내지 150MHz 범위인 고주파 파워를 상기 샤워 헤드(23)에 공급한다. 이와 같이 높은 주파수의 고주파 파워가 공급됨으로써, 상기 샤워 헤드(23)는 상부 전극으로서 기능하여 상기 처리 용기(12) 내에 플라즈마가 형성된다.
또한, 도 1의 기판 처리 장치(11)는 피처리 기판(W)에의 성막 처리를 포함하는 처리 장치(11) 전체의 동작을 제어하는 제어부(34)를 갖는다. 상기 제어부(34)는 MPU(Micro Processing Unit), 메모리 등을 갖고 있는 마이크로컴퓨터 제어 장치로 이루어지고, 장치 각 부를 소정의 처리 시퀀스에 따라 제어하기 위한 프로그램을 메모리에 기억하고, 이 프로그램에 따라서 장치 각 부를 제어한다.
도 2의 (A) 내지 (C)는 본 발명의 제 1 실시형태에 의한 성막 방법의 개요를 도시한다.
도 2의 (A)를 참조하건데, 실리콘 기판(41)이 도 1의 기판 처리 장치(11) 중에 도입되고, 100 내지 1000Pa의 압력하에, 실온 내지 200℃의 기판 온도에서, Ar 가스를 100 내지 1000SCCM, 산소 가스를 50 내지 200SCCM, 트라이메틸실레인(3MS) 등의 유기 실리콘 화합물 가스를 50 내지 200SCCM의 유량으로 상기 처리 용기(12) 중에 공급하고, 또한 상기 샤워 헤드(23)에 상기 고주파원(32)으로부터 주파수가 13 내지 150MHz인 고주파를 100 내지 750W의 파워로 공급함으로써, 상기 실리콘 기판(41)의 표면에 Si와 산소를 주 구성원소로 하고, 이것에 탄소 및 수소를 포함한 소위 SiOCH 막(42)을 500 내지 2000nm/분의 성막 속도로 200 내지 400nm의 막 두께를 형성한다.
예컨대 상기 SiOCH 막의 성막을 300Pa의 압력하에, 45℃의 기판 온도에서, 상기 처리 용기(12) 중에 Ar 가스를 600SCCM, 산소 가스를 100SCCM, 트라이메틸실레인 가스를 100SCCM의 유량으로 공급하고, 상기 샤워 헤드(23)에 주파수가 13.56MHz인 고주파를 500W의 파워로 공급하고, 상기 SiOCH 막(42)을 약 400nm의 막 두께로, 1500nm/분의 성막 속도로 형성할 수 있다. 단, 상기 기판 처리 장치(11)에서, 상기 샤워 헤드(23)와 서셉터(17)의 간격은 25mm로 설정하였다.
이렇게 하여 형성된 SiOCH 막은 비교적 높은 약 3 내지 4 정도의 비유전율을 갖고 있다.
다음에 본 실시예에서는 도 2의 (B)의 공정에서, 상기 도 2의 (A)의 구조에 대하여, 동일한 평행 평판형 기판 처리 장치(11) 중에 상기 트라이메틸실레인 가스의 공급을 차단하고, 한편 상기 Ar 가스 및 산소 가스 및 고주파 파워의 공급을 계속하여, 실온에서 200℃까지의 기판 온도, 바람직하게는 상기 SiOCH 막(42)의 성막 시와 동일한 온도에서 상기 SiOCH 막(42)의 표면을 플라즈마 처리하여, 그 표면에 상기 표면의 CH3나 C2H5 등의 CHx기나 OH기를 산소에 의해 치환함으로써, 표면으로부터 10 내지 15nm의 두께로, 산소 농도가 높고, SiO2에 가까운 조성의 치밀화 층(43)이 형성된다.
상기 도 2의 (B)의 공정은 예컨대 10 내지 60초간 행해진다. 그 후에 본 실시예에서는 또한 도 2의 (C)의 공정에서, 도 2의 (B)의 치밀화 층이 형성된 기판을 도 3, 4에 도시하는 마이크로파 플라즈마 처리 장치에 도입하고, 플라즈마 여기된 수소 라디칼에 의해, 상기 치밀화 층(43) 아래의 SiOCH 막을 개질하고, SiOCH 조성의 다공질 막(42A)을 형성한다.
도 3을 참조하건데, 플라즈마 처리 장치(50)는 프로세스 공간(51A)이 형성된 처리 용기(51)를 포함하고, 상기 처리 용기(51) 중, 상기 프로세스 공간(51A) 내에는 피처리 기판(W)을 유지하는 기판 유지대(52)가 설치되어 있다. 상기 처리 용기(51)는 배기 포트(51C)에서, 상기 기판 유지대(52)를 둘러싸도록 형성된 공간(51B)을 통하여, APC(51D) 및 배기 장치(11E)에 의해 배기된다.
상기 기판 유지대(52)는 히터(52A)가 설치되고, 상기 히터(52A)는 전원(52C)에 의해 구동 라인(52B)을 통해 구동된다.
또한, 상기 처리 용기(51)에는 기판 반입/반출구(51g) 및 이것과 함께 작동하는 게이트 밸브(51G)가 설치되어 있고, 상기 기판 반입/반출구(51g)를 통하여 피처리 기판(W)이 처리 용기(11) 속으로 반입되고, 또한 반출된다.
상기 처리 용기(51) 상에는, 상기 피처리 기판(W)에 대응하여 개구부가 형성되어 있고, 상기 개구부는 석영유리 등의 유전체로 이루어지는 천장판(53)에 의해 막혀 있다. 또 상기 천장판(53)의 하방에는, 가스 입구 및 이것에 연통되는 다수의 가스 도입구가 설치된 가스 링(54)이 상기 피처리 기판(W)에 대향하도록 설치되어 있다.
여기에서 상기 천장판(53)은 마이크로파 창으로서 기능하고, 상기 천장판(53)의 상부에는, 래디얼 라인 슬롯 안테나로 이루어지는 평면 안테나(55)가 설치되어 있다.
도시된 예에서는 래디얼 라인 슬롯 안테나가 상기 마이크로파 안테나(55)로서 사용되고 있고, 따라서 상기 안테나(55)는 천장판(53) 상에 평면 안테나판(55B)이 배치되고, 평면 안테나(55B)를 덮도록 석영 등의 유전체로 이루어지는 지파판(遲波板)(55A)을 배치한다. 지파판(55A)을 덮도록 도전성의 커버(55D)로 구성한다. 커버(55D)에는 냉각 쟈켓이 형성되어 천장판(53), 평면 안테나판(55B), 지파판(55A)을 냉각해서 열적 파손을 방지하여 안정한 플라즈마를 생성하게 한다.
평면 안테나판(55B)은 도 4에서 설명하는 다수의 슬롯(55a, 55b)이 형성되어 있고, 또한 안테나(55)의 중앙부에는, 외부 도체(56A)와 내부 도체(56B)로 구성하는 동축(同軸) 도파관(56)이 접속되고, 내부 도체(56B)가 상기 지파판(55A)을 관통하여 평면 안테나(55B)의 중앙에 접속되고, 결합되어 있다.
상기 동축 도파관(56)은 모드 변환부(110A)를 통하여 직사각형 단면의 도파로(110B)에 접속되고, 상기 도파관(110B)은 마이크로파원(112)에 임피던스 정합기(111)를 통하여 결합된다. 그래서 상기 마이크로파원(112)으로 형성된 마이크로파는 직사각형 도파관(110B) 및 동축 도파관(56)을 통하여 평면 안테나(55B)에 공급된다.
도 4는 상기 래디얼 라인 슬롯 안테나(55)의 구성을 상세하게 도시한다. 단, 도 4는 상기 평면 안테나판(55B)의 정면도로 되어 있다.
도 4를 참조하건데, 상기 평면 안테나판(55B)에는 다수의 슬롯(55a)이 동심원 형상으로, 또한 인접하는 슬롯이 직교하는 것과 같은 방향(T자 형상으로)으로 형성되어 있는 것을 알 수 있다.
그래서, 이러한 래디얼 라인 슬롯 안테나(55B)에 마이크로파가 동축 도파관(56)으로부터 공급되면, 마이크로파는 안테나(55B) 속을 직경 방향으로 퍼지면서 전파되고, 그때에 상기 지파판(55A)에 의해 파장 압축을 받는다. 그래서 마이크로파는 상기 슬롯(55a)으로부터, 일반적으로 평면 안테나판(55B)에 대략 수직방향으로, 원편파(圓偏波)로서 방사된다.
또한, 도 3에 도시하는 바와 같이 상기 마이크로파 플라즈마 처리 장치(50)에서는 Ar 등의 희가스원(101A)과 수소 가스원(101H), 산소 가스원(101O)이 상기 가스 링(54)에 각각의 MFC(103A, 103H, 103O) 및 각각의 밸브(104A, 104H, 104O) 및 공통 밸브(106)를 통하여 접속되어 있다. 앞에서도 설명한 바와 같이 상기 가스 링(54)에는, 상기 기판 유지대(52)를 일정하게 둘러싸도록, 다수의 가스 도입구가 형성되어 있고, 그 결과 상기 Ar 가스와 수소 가스는 상기 처리 용기 내의 프로세스 공간(51A)에 일정하게 도입된다.
동작 시에는 상기 처리 용기(51) 내의 프로세스 공간(51A)이 상기 배기구(51C)를 통한 배기에 의해 소정의 압력으로 설정된다. 또 Ar 이외에 Kr, Xe, Ne 등의 희가스를 사용할 수 있다.
또한, 상기 프로세스 공간(51A)에는 주파수가 수 GHz, 예컨대 2.45GHz인 마이크로파가 상기 마이크로파원(112)으로부터 안테나(115)를 통하여 도입되고, 그 결과, 상기 피처리 기판(W)의 표면에는 플라즈마 밀도가 1011 내지 1013/cm3인 고밀도 플라즈마가 여기된다.
이 플라즈마는 0.5 내지 2eV의 낮은 전자 온도를 특징으로 하고, 그 결과 상기 플라즈마 처리 장치(50)에서는 피처리 기판(W)의 플라즈마 데미지가 없는 처리가 된다. 또, 플라즈마 여기에 따라 형성된 라디칼이 피처리 기판(W)의 표면을 따라 흘러 신속하게 프로세스 공간(51A)으로 배제되기 때문에, 라디칼 상호의 재결합이 억제되어, 대단히 일정하고 효과적인 기판 처리가 예컨대 500℃ 이하에서 가능하다.
그래서 상기 도 2의 (C)의 공정에서, 상기 프로세스 공간(51A)에 이와 같이 저전자온도 플라즈마를 형성하고, 또한 이러한 저전자온도 플라즈마 중에 수소 가스를 상기 가스 링(54)으로부터 도입하면, 상기 수소 가스는 플라즈마 여기되어 수소 라디칼(H*)이 형성된다. 형성된 수소 라디칼(H*)은 상기 치밀화 층(43)을 용이하게 확산 통과하여 그 아래의 SiOCH 막(42)에 도달하고, 거기에서 CH3, C2H5 등의 CHx기, 또는 OH기를 치환한다. 치환된 CHx기 또는 OH기는 상기 치밀화 층(43)을 통과하여 가스로서 방출된다. 그러나 CHx기나 OH기는 수소 라디칼과 같이 상기 치밀화 층(43) 속을 자유롭게 통과할 수는 없어, 상기 수소 라디칼의 통과 속도보다도 훨씬 느린 속도로 서서히 방출되므로, 가열하여 배기 속도를 높이는 것이 바람직하다.
그 결과, 상기 도 2의 (C)의 공정에서는, 상기 SiOCH 막(42) 중에서 유리된 CHx기나 OH기가 내압을 형성하고, 이들 기가 상기 치밀화 층(43)을 통과하여 서서히 막 외부로 방출되어도, 막(42)에 실질적인 밀도의 증대 등, 막의 수축도 생기지 않는다. 이 때문에, 상기 SiOCH 막(42) 중, 상기 CHx기 또는 OH기가 탈리하여 수소로 치환된 원자 위치(사이트)는 공공을 형성하고, 상기 도 2의 (C)의 공정에 의해 상기 SiOCH 막(42) 중에 상기 치밀화 막(43) 아래의 본체 부분은 다공질 막(42A)으로 변화된다. 즉, 도 2의 (C)의 공정은 상기 SiOCH 막 중에 공공을 형성하는 공공 형성 공정으로 되어 있다.
일례로는, 도 2의 (C)의 공정은 400℃의 기판 온도에서, 267Pa의 압력하에, 수소 가스 및 Ar 가스를 각각 200SCCM 및 1000SCCM인 유량으로 공급하고, 상기 마이크로파 안테나(55)에 주파수가 2.45GHz인 마이크로파를 3kW의 파워로 360초간 공급함으로써 행해진다. 여기에서, 도 2의 (C)의 공정에서의 기판 온도는 상기 도 2의 (A), (B)의 각 공정에서의 기판 온도보다도 100℃ 이상 높도록, 단 400℃를 초과하지 않도록 설정된다. 도 2의 (C)의 기판 온도를 400℃ 이상으로 설정하면, 특히 대규모 반도체 집적회로 장치 등의 제조 시에는, 기판 상에 앞의 공정에서 이미 형성되어 있는 초미세화 트랜지스터 등에서, 기판 처리의 열에 의해 불순물 원소의 분포 프로파일이 변화되어 버리는 등의 문제가 생긴다. 또 상기 도 2의 (C)의 공정은 20 내지 650Pa의 범위의 프로세스압으로 실행하는 것이 바람직하다. 이때, 500W 내지 3kW의 범위의 플라즈마 파워를 사용하는 것이 바람직하다.
도 5 중, 데이터 A 내지 D는 도 6에 도시하는 조건에서 실행된 실험에 대응하고 있다.
도 5를 참조하건데, 상기 도 2의 (B)의 산화처리를 생략하고, 도 2의 (A)의 SiOCH 막의 성막 공정 후, 갑자기 도 2의 (C)의 공공 형성 공정으로 이행한 경우, 얻어지는 비유전율은 2.8 정도(프로세스 조건 A)이며, 도 2의 (C)의 수소 플라즈마 처리 시에 CHx기 또는 OH기의 제거가 신속하게 생기는 반면, SiOCH 막(42)도 수축해버려 만족할 수 있는 공공 형성 및 비유전율의 저하가 발생하지 않는 것을 알 수 있다.
이에 반해, 도 2의 (B)의 산화 처리 공정을 10 내지 60초간 실시한 경우, 비유전율의 값은 산화 처리 시간과 함께 감소하여, 예컨대 상기 산화처리 공정을 60초간 실행한 경우, 프로세스 조건 B에서 2.55, 프로세스 조건 C에서 2.52, 프로세스 조건 D에서 2.4로, 비유전율이 낮아지는 것을 알 수 있다. 이 비유전율은 상기 치밀화 층(43)을 포함한 상태의 것으로, 상기 도 2의 (C)의 공정 후에 상기 치밀화 층(43)을 제거한 경우, 비유전율의 값은 더욱 감소한다.
또, 상기 도 6의 프로세스 조건 A와 동일한 조건에서, 단 성막 시의 압력을 400Pa로 한 실험(프로세스 조건 E)에서, 도 2의 (B)의 산소 플라즈마 처리를 10초로 한 경우에도, 2.28의 비유전율이 달성되는 것이 확인되었다. 이와 같이, SiOCH 막 성막 시의 압력, 성막 후의 산소 플라즈마 조사 시간, 또한 공공 형성 공정에서의 수소 플라즈마 조사 시간을 제어함으로써, 얻어지는 SiOCH 막의 비유전율을 제어하는 것이 가능하여, 비유전율을 더욱 내릴 수 있다고 생각된다.
도 7은 도 2의 (C)의 치밀화 처리 공정 및 수소 플라즈마 처리에 의해 얻어진 초저유전율 SiOCH 막(42A)의 FTIR 스펙트럼을 도 2의 (A)의 성막뿐인 상태(As-depo)와 비교하여 나타낸다. 단, 도 7은 상기 SiOCH 막(42A) 상에 치밀화 층(43)이 형성된 상태에 대한 것이다. 또 도 7 중 각 흡수 피크의 동정은 비특허문헌 1에 따라 행했다.
도 7을 참조하건데, 치밀화 처리 및 수소 플라즈마 처리를 행한 막을 성막뿐인 상태(As-depo)의 막과 비교하면, 메틸기나 OH기가 감소하고, 한편 Si-O-Si 케이지 구조에 대응하는 위치에서 흡수가 증대하고 있는 것을 알 수 있는데, 이것은 CHx기나 OH기의 탈리에 의해, SiOCH 막(42A) 중에 공공이 실제로 형성되어 있는 것을 나타내고 있다. 또 도 2의 (C)의 상태에서는 Si-O-Si 네트워크에 대응하는 흡수가 증대하고 있는 점에서, 기계적 강도도 증대했다고 생각된다.
도 7로부터, 도 2의 (B)의 표면 치밀화 공정 후에 도 2의 (C)의 다공질 막 형성 공정을 행함으로써, 상기 SiOCH 막(42A) 중에는 공공이 실제로 형성되어, 막(42A)이 다공질 막으로 되어 있는 것이 도시된다.
도 8은 상기 도 2의 (A) 내지 (C)의 공정을 실행하는 클러스터형 기판 처리 장치(60)의 개요를 도시한다.
도 8을 참조하건데, 상기 클러스터형 기판 처리 장치(60)는 진공 반송실(601)과, 상기 진공 반송실(601) 내에 설치된 가동식 반송 암(602)과, 상기 진공 반송실(601)에 접속되고, 앞의 기판 처리 장치(11)가 수납된 처리실(200)과, 상기 진공 반송실(601)에 결합되고 앞의 기판 처리 장치(50)가 수납된 처리실(300)과, 상기 진공 반송실(601)에 결합된 로드 록 실(603, 604)을 포함한다.
상기 처리실(200, 300), 상기 진공 반송실(601), 로드 록 실(603 및 604)에는 도시하지 않은 배기 수단이 접속된다.
또, 상기 처리실(200, 300), 로드 록 실(603, 604)은 각각 개폐 자유로운 게이트 밸브(601a, 601b, 601d 및 601e)를 통하여 상기 진공 반송실(601)과 접속되고, 피처리 기판은 상기의 게이트 밸브 중 어느 하나를 개방함으로써 상기 진공 반송실(601)로부터 어느 하나의 기판 처리실로, 또는 어느 하나의 기판 처리실로부터 상기 진공 반송실(601)로 반송된다.
또한, 상기 로드 록 실(603 및 604)에는, 각각 개폐 자유로운 게이트 밸브(603a 및 604a)가 설치되고, 상기 게이트 밸브(603a)를 개방함으로써, 상기 로드 록 실(603)에 피처리 기판을 복수 수납한 웨이퍼 카세트(C1)가 장전된다. 마찬가지로, 상기 게이트 밸브(103b)를 개방함으로써 상기 로드 록 실(604)에 피처리 기판을 복수 수납한 웨이퍼 카세트(C2)가 장전된다.
기판 처리를 행하는 경우에는, 예컨대 피처리 기판(W)이 카세트(C1 또는 C2)로부터, 상기 반송 암(602)에 의해 상기 진공 반송실(601)을 통하여 처리실(200)로 반송되고, 상기 처리실(200)에서의 처리를 종료한 피처리 기판은 상기 반송 암(102)에 의해, 상기 진공 반송실(601)을 통하여 상기 처리실(300)로 반송된다. 상기 처리실(300)에서의 처리를 끝낸 피처리 기판(W)은 상기 로드 록 실(603)의 카세트(C1) 또는 로드 록 실(604)의 카세트(C2)에 수납된다.
도 8에서는, 진공 반송실(601)에 처리실이 2개 결합된 예를 도시했지만, 예컨대 진공 반송 장치의 면(601A 또는 601B)에 처리 용기를 추가로 접속하여, 소위 멀티 챔버 시스템으로서 사용하는 것이 가능하다. 이것에 의해, 성막, 치밀화 처리 및 수소 플라즈마 처리를 효율적으로 행할 수 있어, 저밀도 막을 높은 처리량으로 형성 가능하다.
도 9는 도 8의 클러스터형 기판 처리 장치(60) 전체의 동작을 설명하는 플로우차트이다.
도 9을 참조하건데, 스텝 1에서 상기 피처리 기판(W)이 상기 처리실(200)로 반송되고, 상기 처리 용기(11) 중에서 상기 도 2의 (A)에 대응하는 공정이 실행되고, SiOCH 막(42)의 퇴적이 행해진다.
다음에 스텝 2에서 동일한 처리 용기(11) 중에서 플라즈마를 유지한 채, 또는 산소 가스 및 Ar 가스의 공급을 계속한 채, 상기 유기 실레인 원료 가스의 공급만이 차단되고, 상기 도 2의 (B)의 공정에 대응하여, 상기 SiOCH 막(42)의 표면에 표면 치밀화 층(42A)이 형성된다.
다음에 스텝 3에서 상기 피처리 기판(W)이 상기 처리실(200)로부터 처리실(300)로 반송되고, 도 3, 4의 기판 처리 장치(50)에 의해, 도 2의 (C)의 공공 형성 공정이 행해진다.
도 8의 기판 처리 장치(60)에서는, 이러한 일련의 기판 처리 프로세스를 제어하기 위해서, 제어 장치(600A)를 구비하고 있다. 또한, 표면 치밀화 층(42A)의 형성 공정도 처리실(300)에서 행하도록 해도 되지만, 표면 치밀화 층(42A)의 형성 후, 수소 플라즈마 처리를 위해 승온할 필요가 있으므로, 수소 플라즈마 처리만을 처리실(300)에서 행하는 것이 바람직하다.
상기 제어 장치(600A)는 실제로는 범용 컴퓨터로, 도 7의 프로세스에 대응한 프로그램 코드 수단이 기록된 기억 매체를 읽어 들여, 상기 프로그램 코트 수단에 따라, 상기 기판 처리 장치(60)의 각 부를 제어한다.
또한, 본 실시형태에서, 상기 도 2의 (A)의 성막 공정은 플라즈마 CVD 공정에 한정되는 것은 아니고, 도포 공정에 의해 행하는 것도 가능하다.
[제 2 실시형태]
도 10의 (A) 내지 (D)는 본 발명의 제 2 실시형태에 의한 성막 방법의 개요를 도시한다. 단, 도면 중, 앞서 설명한 부분에는 동일한 참조부호를 붙이고, 설명을 생략한다.
도 10의 (A) 내지 (E)를 참조하건데, 도 10의 (A) 내지 (C)는 앞의 도 2의 (A) 내지 (C)와 동일하지만, 본 실시형태에서는, 도 10의 (D)의 공정에 있어서, 도 10의 (C)의 공정에서 얻어진 구조를 플라즈마 여기된 산소 라디칼(O*), 또는 산소 라디칼(O*) 및 수소 라디칼(H*)에 의해 더욱 처리하는 것을 특징으로 한다.
예컨대 도 10의 (C)의 공정에서 얻어진 구조를 동일한 마이크로파 플라즈마 처리 장치 중에, 동일한 기판 온도(예컨대 400℃)에서, 프로세스압을 대략 동일한 20 내지 650Pa의 프로세스압, 예컨대 260Pa로 설정하고, Ar 가스를 250SCCM, 산소 가스를 200SCCM의 유량으로 공급하고, 주파수가 2.45GHz인 마이크로파를 500W 내지 2kW의 파워, 예컨대 2kW의 파워로 공급한다. 이것에 의해, 상기 SiOCH 막(42A)은 특히 그 표면이 산소 라디칼(O*)에 의해 개질되어 SiOCH 막(42B)으로 변화된다. 이러한 개질 처리의 결과, 상기 SiOCH 막(42A)의 표면에 도 10의 (B)의 산소 플라즈마 처리 또는 도 10의 (C)의 수소 플라즈마 처리에서 생겼던 데미지가 해소 또는 경감된다.
도 11a, 11b, 및 도 12a, 12b는 이러한 개질 처리 공정에 의한 SiOCH 막의 비유전율과 누설 전류 특성의 변화를 도시한다. 도 11a, 11b 및 도 12a, 12b의 모든 실험에서, SiOCH 막으로서, 상기 도 1의 성막 처리 장치(11)를 사용하여, p형 실리콘 기판 상에 100Pa의 압력하에, 25℃의 온도에서, 트라이메틸실레인을 100SCCM, 산소 가스를 100SCCM, Ar 가스를 600SCCM의 유량으로 공급하고, 주파수가 27.12MHz인 고주파를 250W의 파워로 공급하면서 형성한 막을 사용하고 있다.
이하의 도 13은 도 11a 및 11b에 도시하는 도 10의 (D)의 개질 처리를 산소 라디칼만으로 행한 실험의 상세를 도시한다.
도 13을 참조하건데, 실험 #11에서는, 상기 도 10의 (C)의 공정에서 얻어진 SiOCH 막(이하, 초기 SiOCH 막이라고 칭함)에 대하여, 도 3의 기판 처리 장치(50) 중, 267Pa의 압력하에, 400℃의 온도에서, Ar 가스를 500SCCM, 수소 가스를 1000SCCM의 유량으로 공급하고, 주파수가 2.45GHz인 마이크로파를 2kW의 파워로 120초간 조사하여 수소 플라즈마 처리를 행했다.
실험 #12에서는, 상기 초기 SiOCH 막에 대하여, 도 3의 기판 처리 장치(50) 중에서, 267Pa의 압력하에, 400℃의 온도에서, Ar 가스를 500SCCM, 수소 가스를 1000SCCM의 유량으로 공급하고, 주파수가 2.45GHz인 마이크로파를 2kW의 파워로 120초간 조사하여 수소 플라즈마 처리를 행하고, 또한 이것에 이어서, 모든 가스 및 마이크로파 파워를 55초간 차단한 후, 267Pa의 압력하에, 400℃에서 Ar 가스를 2000SCCM, 산소 가스를 200SCCM의 유량으로 공급하고, 또한 주파수가 2.45GHz인 마이크로파를 1.5kW의 파워로 5초간 공급하여 산소 플라즈마 처리를 행했다.
실험 #13에서는, 상기 초기 SiOCH 막에 대하여, 도 3의 기판 처리 장치(50) 중에서, 267Pa의 압력하에, 400℃의 온도에서, Ar 가스를 500SCCM, 수소 가스를 1000SCCM의 유량으로 공급하고, 주파수가 2.45GHz인 마이크로파를 2kW의 파워로 120초간 조사하여 수소 플라즈마 처리를 행하고, 또한 이것에 이어서, 모든 가스 및 마이크로파 파워를 55초간 차단한 후, 400Pa의 압력하에, 400℃에서 Ar 가스를 2000SCCM, 산소 가스를 200SCCM의 유량으로 공급하고, 또한 주파수가 2.45GHz인 마이크로파를 1.5kW의 파워로 5초간 공급하여 산소 플라즈마 처리를 행했다.
실험 #14에서는, 상기 초기 SiOCH 막에 대하여, 도 3의 기판 처리 장치(50) 중에서, 267Pa의 압력하에, 400℃의 온도에서, Ar 가스를 500SCCM, 수소 가스를 1000SCCM의 유량으로 공급하고, 주파수가 2.45GHz인 마이크로파를 2kW의 파워로 120초간 조사하여 수소 플라즈마 처리를 행하고, 또한 이것에 이어서, 모든 가스 및 마이크로파 파워를 55초간 차단한 후, 267Pa의 압력하에, 400℃에서 Ar 가스를 2000SCCM, 산소 가스를 5SCCM의 유량으로 공급하고, 또한 주파수가 2.45GHz인 마이크로파를 1.5kW의 파워로 20초간 공급하여 산소 플라즈마 처리를 행했다.
실험 #15에서는, 상기 초기 SiOCH 막을 도 3의 기판 처리 장치(50) 중에서, 267Pa의 압력하에, 400℃의 온도에서, Ar 가스를 500SCCM, 수소 가스를 1000SCCM의 유량으로 공급하고, 주파수가 2.45GHz인 마이크로파를 2kW의 파워로 120초간 조사하여 수소 플라즈마 처리를 행하고, 또한 이것에 이어서, 모든 가스 및 마이크로파 파워를 55초간 차단한 후, 267Pa의 압력하에, 400℃에서 Ar 가스를 2000SCCM, 산소 가스를 200SCCM의 유량으로 공급하고, 또한 주파수가 2.45GHz인 마이크로파를 1.5kW의 파워로 20초간 공급하여 산소 플라즈마 처리를 행했다.
실험 #16에서는, 상기 초기 SiOCH 막을, 도 3의 기판 처리 장치(50) 중에서, 267Pa의 압력하에, 400℃의 온도에서, Ar 가스를 500SCCM, 수소 가스를 1000SCCM의 유량으로 공급하고, 주파수가 2.45GHz인 마이크로파를 2kW의 파워로 120초간 조사하여 수소 플라즈마 처리를 행하고, 또한 이것에 이어서, 모든 가스 및 마이크로파 파워를 55초간 차단한 후, 267Pa의 압력하에, 400℃에서 Ar 가스를 2000SCCM, 산소 가스를 5SCCM의 유량으로 공급하고, 또한 주파수가 2.45GHz인 마이크로파를 1.5kW의 파워로 40초간 공급하여 산소 플라즈마 처리를 행했다.
실험 #17에서는, 상기 초기 SiOCH 막을, 도 3의 기판 처리 장치(50) 중에서, 267Pa의 압력하에, 400℃의 온도에서, Ar 가스를 500SCCM, 수소 가스를 1000SCCM의 유량으로 공급하고, 주파수가 2.45GHz인 마이크로파를 2kW의 파워로 120초간 조사하여 수소 플라즈마 처리를 행하고, 또한 이것에 이어서, 모든 가스 및 마이크로파 파워를 55초간 차단한 후, 267Pa의 압력하에, 400℃에서 Ar 가스를 2000SCCM, 산소 가스를 200SCCM의 유량으로 공급하고, 또한 주파수가 2.45GHz인 마이크로파를 1.5kW의 파워로 40초간 공급하여 산소 플라즈마 처리를 행했다.
도 14는 도 12a, 12b에 도시하는 도 10의 (D)의 개질 처리를 산소 라디칼 및 수소 라디칼에 의해 행한 실험의 상세를 도시한다.
실험 #1은 상기 실험 #11과 동일하고, 상기 도 10의 (C)의 공정에서 형성된 초기 SiOCH 막에 대하여, 도 3의 기판 처리 장치(50) 중에서, 267Pa의 압력하에, 400℃의 온도에서, Ar 가스를 500SCCM, 수소 가스를 1000SCCM의 유량으로 공급하고, 또한 주파수가 2.45GHz인 마이크로파를 2kW의 파워로 120초간 조사하여 수소 플라즈마 처리를 행했다.
실험 #2는 상기 초기 SiOCH 막에 대하여, 도 3의 기판 처리 장치(50) 중에서, 267Pa의 압력하에, 400℃의 온도에서, Ar 가스를 500SCCM, 수소 가스를 1000SCCM의 유량으로 공급하고, 주파수가 2.45GHz인 마이크로파를 2kW의 파워로 100초간 조사하여 수소 플라즈마 처리를 행하고, 또한 이것에 이어서, 유량이 5SCCM인 산소 가스를 가하고, 플라즈마 파워를 1.5kW로 한 것 이외에, 동일 조건에서 20초간 수소 산소 플라즈마 처리를 행했다.
실험 #3에서는, 상기 초기 SiOCH 막에 대하여, 도 3의 기판 처리 장치(50) 중에서, 267Pa의 압력하에, 400℃의 온도에서, Ar 가스를 500SCCM, 수소 가스를 1000SCCM의 유량으로 공급하고, 주파수가 2.45GHz인 마이크로파를 2kW의 파워로 60초간 조사하여 수소 플라즈마 처리를 행하고, 또한 이것에 이어서, 유량이 5SCCM인 산소 가스를 가하고, 플라즈마 파워를 1.5kW로 한 것 이외에, 동일 조건에서 60초간 수소 산소 플라즈마 처리를 행했다.
실험 #4에서는, 상기 초기 SiOCH 막에 대하여, 도 3의 기판 처리 장치(50) 중에서, 267Pa의 압력하에, 400℃의 온도에서, Ar 가스를 500SCCM, 수소 가스를 1000SCCM, 산소 가스를 5SCCM의 유량으로 공급하고, 주파수가 2.45GHz인 마이크로파를 2kW의 파워로 120초간 조사하여 수소 산소 플라즈마 처리를 행했다.
실험 #5에서는, 상기 초기 SiOCH 막에 대하여, 도 3의 기판 처리 장치(50) 중에서, 267Pa의 압력하에, 400℃의 온도에서, Ar 가스를 500SCCM, 수소 가스를 1000SCCM의 유량으로 공급하고, 주파수가 2.45GHz인 마이크로파를 2kW의 파워로 100초간 조사하여 수소 플라즈마 처리를 행하고, 또한 이것에 이어서, 유량이 25SCCM인 산소 가스를 가하고, 플라즈마 파워를 1.5kW로 한 것 이외에, 동일 조건에서 20초간 수소 산소 플라즈마 처리를 행했다.
실험 #6에서는, 상기 초기 SiOCH 막을, 도 3의 기판 처리 장치(50) 중에서, 267Pa의 압력하에, 400℃의 온도에서, Ar 가스를 500SCCM, 수소 가스를 1000SCCM의 유량으로 공급하고, 주파수가 2.45GHz인 마이크로파를 2kW의 파워로 60초간 조사하여 수소 플라즈마 처리를 행하고, 또한 이것에 이어서, 유량이 25SCCM의 산소 가스를 가하고, 플라즈마 파워를 1.5kW로 한 것 이외에, 동일 조건에서 60초간 수소 산소 플라즈마 처리를 행했다.
또한, 도시하지 않은 실험 #7에서는, 상기 초기 SiOCH 막에 대하여, 도 3의 기판 처리 장치(50) 중에서, 267Pa의 압력하에, 400℃의 온도에서, Ar 가스를 500SCCM, 수소 가스를 1000SCCM, 산소 가스를 25SCCM의 유량으로 공급하고, 주파수가 2.45GHz인 마이크로파를 2kW의 파워로 120초간 조사하여 수소 산소 플라즈마 처리를 행했다.
또한, 상기 도 13, 14의 실험 모두에서, 플라즈마 처리 장치(50)의 갭 길이는 55mm로 설정하였다.
도 11a 및 11b, 또는 도 12a 및 12b를 참조하건데, 이러한 수소 라디칼 및 산소 라디칼에 의한 후처리, 또는 산소 라디칼만에 의한 후처리를 행함으로써, 형성된 SiOCH 막의 비유전율 및 누설 전류 특성 모두가 처리를 도 10의 (C)의 단계에서 중단한 경우에 비해 향상되는 것을 알 수 있다.
보다 구체적으로는, 수소 라디칼 처리만을 120초간 행하고, 산소 라디칼 처리를 행하지 않은 실험 #1에서는 평균 비유전율이 3.79이고 누설 전류가 1.58×10-8A/cm2인 것에 반해, 100초간의 수소 라디칼 처리 후, 5SCCM의 산소 가스 유량으로 20초간, 수소 라디칼 및 산소 라디칼에 의한 처리를 행한 실험 #2에서는 평균 비유전율이 3.64이고, 누설 전류가 1.29×10-8A/cm2로 되고; 60초간의 수소 라디칼 처리 후, 5SCCM의 산소 가스 유량으로 60초간, 수소 라디칼 및 산소 라디칼에 의한 처리를 행한 실험 #3에서는 평균 비유전율이 3.29이고, 누설 전류가 7.82×10-9A/cm2로 되고; 처음부터 5SCCM의 산소 가스 유량으로 120초간, 수소 라디칼 및 산소 라디칼에 의한 처리를 행한 실험 #4에서는 평균 비유전율이 3.36이고, 누설 전류가 3.53×10-9A/cm2로 되고; 100초간의 수소 라디칼 처리 후, 25SCCM의 산소 가스 유량으로 20초간, 수소 라디칼 및 산소 라디칼에 의한 처리를 행한 실험 #5에서는 평균 비유전율이 3.34이고, 누설 전류가 8.55×10-9A/cm2로 되고; 60초간의 수소 라디칼 처리 후, 25SCCM의 산소 가스 유량으로 60초간, 수소 라디칼 및 산소 라디칼에 의한 처리를 행한 실험 #6에서는 평균 비유전율이 3.24이고, 누설 전류가 6.98×10-9A/cm2로 되었다.
또 수소 라디칼 처리만을 120초간 행하고, 산소 라디칼 처리를 행하지 않은 실험 #11은 실험 #1과 동일하여, 평균 비유전율이 3.79이고 누설 전류가 1.58×10-8A/cm2인 것에 반해, 120초간의 수소 라디칼 처리 후, 200SCCM의 산소 가스 유량으로 5초간, 산소 라디칼에 의한 처리를 행한 실험 #12에서는 평균 비유전율이 3.72이고, 누설 전류가 1.47×10-8A/cm2로 되고; 120초간의 수소 라디칼 처리 후, 200SCCM의 산소 가스 유량으로 5초간, 400Pa의 압력에서 산소 라디칼에 의한 처리를 행한 실험 #13에서는 평균 비유전율이 3.53이고, 누설 전류가 8.94×10-9A/cm2로 되고; 120초간의 수소 라디칼 처리 후, 5SCCM의 산소 가스 유량으로 20초간, 산소 라디칼에 의한 처리를 행한 실험 #14에서는 평균 비유전율이 3.50이고, 누설 전류가 7.60×10-9A/cm2로 되고; 120초간의 수소 라디칼 처리 후, 200SCCM의 산소 가스 유량으로 20초간, 산소 라디칼에 의한 처리를 행한 실험 #15에서는 평균 비유전율이 3.50이고, 누설 전류가 8.54×10-9A/cm2로 되고; 120초간의 수소 라디칼 처리 후, 5SCCM의 산소 가스 유량으로 40초간, 산소 라디칼에 의한 처리를 행한 실험 #16에서는 평균 비유전율이 3.35이고, 누설 전류가 4.75×10-9A/cm2로 되고; 120초간의 수소 라디칼 처리 후, 200SCCM의 산소 가스 유량으로 40초간, 산소 라디칼에 의한 처리를 행한 실험 #17에서는 평균 비유전율이 3.58이고, 누설 전류가 7.96×10-9/cm2로 되었다.
도 11a는 상기 도 13으로부터 프로세스 시간과 누설 전류의 관계를 산소 라디칼 처리 시에 있어서의 Ar 가스에 대한 산소 가스 유량비가 0.1 및 0.025인 시료에 대하여 도시하고 있다. 또한, 도 11a 중에는, 산소 라디칼 처리를 행하지 않은 표준시료(#11)의 결과, 및 산소 라디칼 처리 시의 압력을 400Pa로 한 시료의 결과가 아울러 도시되어 있다.
도 11a로부터, 누설 전류값은 산소 라디칼 처리 시간과 함께 급격하게 감소되고, 특히 산소 라디칼 처리 시에 있어서의 산소 가스/Ar 가스 유량비가 0.0025인 시료인 쪽이 0.1인 시료보다도 누설 전류가 낮은 것을 알 수 있다.
도 11a의 관계로부터, 이러한 산소 라디칼 처리는 10초 이상, 보다 바람직하게는 20초 이상 실행하는 것이 바람직한 것을 알 수 있다.
도 11b는 상기 표 2로부터 프로세스 시간과 k값 변화율의 관계를 도시한다.
도 11b로부터 알 수 있는 바와 같이, 이러한 산소 라디칼 처리에 의해, SiOCH 막의 k값도 감소되었고, 그 변화율은 상기 산소 가스/Ar 가스 유량비가 0.0025인 경우 쪽이 0.1인 경우보다도 큰 것을 알 수 있다.
이와 같이, 도 10의 (D)의 산소 라디칼 처리 공정은 SiOCH 막의 누설 전류 저감뿐만 아니라, k값의 저감에도 유효한 것을 알 수 있다.
도 12a는 상기 표 3으로부터, 프로세스 시간과 k값의 관계를 산소 라디칼 처리 시에서의 수소 가스에 대한 산소 가스 유량비가 0.49 및 2.44인 시료에 대하여 도시하고 있다. 또한, 도 12a 중에는, 산소 라디칼 처리를 행하지 않은 표준시료(#1)의 결과, 및 시료 #7의 결과가 아울러 도시되어 있다.
도 12a로부터, 누설 전류값은 산소 라디칼 처리 시간과 함께 감소하지만, 특히 산소 라디칼 처리 시에 있어서의 산소 가스/수소 가스 유량비가 2.44인 시료의 경우, 프로세스 시간이 약 60초를 초과하면 k값이 상승으로 전환되는 것을 알 수 있다.
도 12b는 상기 표 3으로부터 프로세스 시간과 누설 전류의 관계를 산소 라디칼 처리 시에 있어서의 수소 가스에 대한 산소 가스 유량비가 0.49 및 2.44인 시료에 대하여 도시하고 있다. 또 도 12b 중에는, 산소 라디칼 처리를 행하지 않은 표준시료(#1)의 결과, 및 시료 #7의 결과가 아울러 도시되어 있다.
도 11b로부터, 누설 전류값은 산소 라디칼 처리 시간과 함께 감소하지만, 특히 산소 라디칼 처리 시에 있어서의 산소 가스/수소 가스 유량비가 2.44인 시료의 경우, 프로세스 시간이 약 60초를 초과하면 누설 전류값이 상승으로 전환되는 것을 알 수 있다.
한편, 상기 수소 가스에 대한 산소 가스의 유량비가 0.49인 실험에서는, 보다 긴 프로세스 시간을 사용해도, k값 및 누설 전류값의 증대는 보이지 않는다.
도 12a, 12b의 관계로부터, 이러한 산소 라디칼 처리는 10초 이상, 보다 바람직하게는 20초 이상 실행하는 것이 바람직한 것을 알 수 있다.
도 15는 상기 도 13의 #2 및 상기 도 14의 #12의 실험에서 얻어진 SiOCH 막 시료의 XPS(Xray-photoelectron spectroscopy) 스펙트럼을 상기 도 13의 #1, 도 14의 #1의 비교대조 실험에서 얻어진 SiOCH 막 시료의 XPS 스펙트럼과 비교하여 도시한다.
도 15를 참조하건데, 비교대조의 시료에서는, Si-C 또는 Si-Si 결합에 대응하는 피크가 관측되는 것에 반해, 도 10의 (D)의 후처리를 행함으로써, 이것을 H*(H 라디칼)과 O*(O 라디칼)로 행한 경우에도, O*만으로 행한 경우에도, 막 중에서의 이것들의 결합이 감소되어 실질적으로 소멸하고 있는 것을 알 수 있다. 이것은 SiOCH 막의 표면이 O*에 의해 SiO2 풍부 조성으로 개질되어 있는 것을 의미한다.
도 16 및 17은 이와 같이 하여 형성된 SiOCH 막에 대해 구해진 Si, O, C의 XPS 깊이 프로파일을 도시한다.
도 16 및 17을 참조하건데, 「Ref」라고 기재한 데이터는 도 10의 (A) 내지 (C)까지의 공정에서 중단한 시료를, 「Post O2」라고 기재한 데이터는 도 10의 (D)의 공정에서 SiOCH 막 표면을 산소 플라즈마 처리한 시료를, 또한 「H2+O2」라고 기재한 시료는 도 10의 (D)의 공정에서 SiOCH 막 표면을 산소 라디칼과 수소 라디칼로 처리한 시료를 나타낸다.
특히 도 17의 확대도로부터, 기준시료(#1 및 #11)를 구성하는 SiOCH 막의 두께가 20 내지 30nm인 표면 부분에는 도 10의 (C)의 수소 라디칼에 의해 환원된 데미지 층이 형성되어 있는 것을 알 수 있는데, 이러한 표면 데미지층에서는, Si-C 결합의 비율이 증가하여 누설 전류의 증대나, 비유전율의 증대 등의 문제가 생긴다. 또 수소 플라즈마 처리에 의해 상기 SiOCH 막(42A)의 표면에 형성되어 있는 산소 풍부한 표면 치밀화 층(43)에서는, 산소의 이탈이 발생하고 있는 것을 알 수 있다. 즉, 상기 도 10의 (B)의 공정에서 형성되는 표면 치밀화 층은 20 내지 30nm 정도의 두께를 갖고 있는 것으로 생각된다.
이에 반해, 본 실시형태에서는, 도 10의 (D)의 공정에서 산소 플라즈마 처리 또는 수소 및 산소 플라즈마 처리를 후처리로서 행함으로써, 이러한 SiOCH 막 표면 부분에서의 산소의 고갈이 보충되고, 또한 데미지가 수복되어, 도 11a 및 도 11b에 도시한 바와 같은 비유전율의 저감과 누설 전류의 저감이 실현된다.
또한, 상기 도 10의 (D)의 공정은, 앞서 도 8에서 설명한 클러스터형 기판 처리 장치(60)를 사용하는 경우, 상기 처리실(300)에서 계속해서 상기의 처리를 행함으로써 실행할 수 있다.
[제 3 실시형태]
한편, 앞서 설명한 실시형태에서는 형성된 다공질 SiOCH 막(42A) 상에 치밀화 층(43)이 남겨져 있는데, 이러한 치밀화 층(43)은 SiOCH 막 전체의 비유전율을 증대시키도록 작용하기 때문에 제거하는 것이 바람직하다.
그래서 본 실시형태에서는 또한 상기 도 2의 (C)의 공정에 계속되는 도 18의 치밀화 층 제거 공정에서 상기 치밀화 층(43)을 예컨대 Ar 스퍼터링 처리 또는 CMP 공정에 의해 제거한다.
예컨대 도 18의 공정을, ICP 플라즈마 처리 장치를 사용하여, 280℃의 기판 온도에서 Ar 가스를 5SCCM의 유량으로 공급하고, 고주파 코일에 주파수가 13.56MHz인 고주파를 300W의 파워로 공급하고, 피처리 기판에 주파수가 2MHz인 고주파 바이어스를 300W의 파워로 인가하여 스퍼터링 에칭을 130초간 행함으로써, 상기 치밀화 층(43)을 제거할 수 있다. 이 결과 표면 치밀화 층이 제거되어 2.2 정도의 비유전율을 2.0까지 저감할 수 있어, 초저유전율 막을 형성할 수 있다.
도 19는 상기 도 18의 공정까지 포함하여 본 실시형태에 의한 성막 공정을 행하는 클러스터형 기판 처리 장치(60A)의 구성을 도시한다. 단, 도 19 중, 앞서 설명한 부분에 대응하는 부분에는 동일한 참조부호를 붙이고 설명을 생략한다.
도 19를 참조하건데, 기판 처리 장치(60A)는 상기 진공 반송실(601)에 게이트 밸브(601c)를 통하여 결합된 처리실(400)을 구비하고, 상기 처리실(400)에는 ICP 플라즈마 처리 장치가 설치되어 있다.
그래서, 상기 처리실(300)에서 도 2의 (C)의 공정 또는 도 10의 (D)의 공정이 종료된 피처리 기판은 상기 반송 기구(602)에 의해 진공처리실(601)을 통하여 상기 처리실(400)로 반송되고, 도 18의 표면 치밀화 층 제거 처리가 스퍼터링법에 의해 행해진다.
또, 상기 처리실(300)에서 도 2의 (C)의 공정 또는 도 10의 (D)의 공정이 종료된 피처리 기판을 상기 로드 록 실(603 또는 604)로부터 꺼내어, 다른 CMP 장치에서 상기 도 18의 공정을 행하는 것도 가능하다.
[제 4 실시형태]
한편, 앞서 설명한 도 2의 (B) 또는 도 10의 (B)의 공정에서는 SiOCH 막(42)이 도 2의 (A) 또는 도 10의 (A)의 공정에서 형성된 후, Ar 가스 및 산소 가스, 및 고주파 파워를 계속 공급하고, 유기 실레인 원료 가스만을 차단하여 원하는 표면 치밀화 층 형성 공정을 행했다.
본 발명의 발명자는 상기 도 2의 (A) 내지 (C)의 실험 시에, 특히 도 2의 (A)의 SiOCH 막 성막 공정의 종료 처리에서 피처리 기판 표면에 다량의 파티클이 발생하는 경우가 있는 것을 발견했다.
도 20은 본 발명의 발명자가 행한 실험을 나타낸다.
도 20을 참조하건데, 스텝 1에서 SiOCH 막(42)의 성막이 행해지고, 스텝 2에서 성막 종료 공정이 행해진다. 또한, SiOCH 막(42)의 성막은 45℃의 기판 온도에서 행했다.
실험 #21에서는 트라이메틸실레인 원료 가스의 공급 및 산소 가스의 공급을 고주파 파워의 차단과 동시에 차단하고, 스텝 2에서 Ar 가스를 0.1초간 흘린 후, 스텝 3에서 처리를 종료했다. 이 실험 #21에서는, SEM에 의한 관찰에서, 피처리 기판 표면에 입경이 0.1㎛ 이상인 파티클이 1×108개/cm2의 밀도로 형성되는 것이 확인되었다.
실험 #22에서는 스텝 1에서 트라이메틸실레인 원료 가스의 공급, 산소 가스의 공급 및 Ar 가스의 공급을 계속한 채, 고주파 파워를 차단하고, 스텝 2에서 10초 후에 트라이메틸실레인 원료 가스, 산소 가스 및 Ar 가스의 공급을 차단했다. 이 실험 #22에서는 SEM에 의한 관찰에서 피처리 기판 표면에 입경이 0.13㎛ 이상인 파티클이 5×107개/cm2의 밀도로 형성되는 것이 확인되었다.
실험 #23에서는 스텝 2에서 산소 가스 및 Ar 가스의 공급을 계속한 채, 또 고주파 파워의 공급을 계속한 채, 트라이메틸실레인 원료 가스의 공급만을 차단하고, 스텝 3에서 0.1초 후에 Ar 가스의 공급을 계속한 채, 산소 가스 및 고주파 파워의 공급을 차단했다. 또한, 스텝 4에서 10초 후에 Ar 가스의 공급을 차단했다. 이 실험 #23에서는 파티클 카운터에 의한 측정에서 피처리 기판 표면에 입경이 0.13㎛ 이상인 파티클이 0.06개/cm2의 밀도로 형성되는 것이 확인되었다.
실험 #24에서는 스텝 2에서 Ar 가스 및 고주파 파워의 공급을 계속한 채, 산소 가스 및 트라이메틸실레인 원료 가스의 공급을 차단하고, 스텝 3에서 0.1초 후에 Ar 가스의 공급을 계속한 채, 고주파 파워의 공급을 차단했다. 또한, 스텝 4에서 10초 후에 Ar 가스의 공급을 차단했다. 이 실험 #24에서는 SEM에 의한 관찰에서 피처리 기판 표면에 입경이 0.1㎛ 이상인 파티클이 2×107개/cm2의 밀도로 형성되는 것이 확인되었다.
실험 #25에서는 스텝 2에서 Ar 가스의 공급을 계속한 채, 트라이메틸실레인 원료 가스, 산소 가스 및 고주파 파워를 차단하고, 스텝 3에서 10초 후에 Ar 가스의 공급을 차단했다. 이 실험 #22에서는 피처리 기판 표면에 입경이 0.13㎛ 이상인 파티클이 2×107개/cm2의 밀도로 형성되는 것이 확인되었다.
실험 #26에서는 스텝 2에서 트라이메틸실레인 가스, Ar 가스 및 고주파 파워의 공급을 계속한 채, 산소 가스의 공급만을 차단하고, 스텝 3에서 0.1초 후에 Ar 가스의 공급을 계속한 채, 트라이메틸실레인 가스 및 고주파 파워의 공급을 차단했다. 또한, 스텝 4에서 10초 후에 Ar 가스의 공급을 차단했다. 이 실험 #26에서는 SEM에 의한 관찰에서 피처리 기판 표면에 입경이 0.13㎛ 이상인 파티클이 5×107개/cm2의 밀도로 형성되는 것이 확인되었다.
상기의 결과로부터, 실험 #23에서와 같이, SiOCH 막을 평행 평판형 기판 처리 장치에서 플라즈마 CVD법에 의해 형성하는 경우에는, 먼저 트라이메틸실레인 원료 가스의 공급을 정지하고, 그 후에 산소 가스와 고주파 파워의 공급을 정지하는 것이 파티클 발생을 억제하는데 효과적인 것을 알 수 있다.
이러한 성막 종료 시퀀스는 실제로는 도 2의 (A)의 성막 공정 후, 도 2의 (B)의 치밀화 처리 공정을 행하는 것과 동등하며, 앞의 도 2의 (A) 내지 (C)의 공정, 또는 도 10의 (A) 내지 (D)의 공정에서는 결과적으로 SiOCH 막의 성막 종료에 수반되는 파티클 발생이 최소화되어 있는 것을 알 수 있다.
또한, 본 발명의 발명자는 도 1의 평행 평판형 기판 처리 장치(11)를 사용하여 파티클 발생을 억제할 수 있는 최적의 후처리 조건에 대해 탐색을 행했다.
도 21의 (A) 내지 (C)는 상기 도 2의 (A), (B)의 프로세스를, 가장 파티클이 발생하기 쉬운 600Pa의 프로세스압에서, 도 2의 (B)의 산소 플라즈마 처리의 시간을 변화시킨 경우의 파티클 발생의 모습을 도시한다. 단, 도 21의 (A) 내지 (C)에서는 기판 처리 장치(11)의 갭을 25mm로, 또 기판 온도를 45℃로 설정하고, 도 2의 (A)의 공정에서는 트라이메틸실레인 가스, 산소 가스 및 Ar 가스의 유량을 각각 100SCCM, 100SCCM 및 600SCCM으로 설정하고, 13.56MHz의 고주파를 6.8초간 공급함으로써 SiOCH 막의 성막을 행하고, 한편 도 2의 (B)의 공정에서는 동일한 조건에서, 단 트라이메틸실레인 가스만을 차단하고, 20 내지 45초간의 산소 플라즈마 처리를 행했다. 도 21의 (A) 내지 (C) 중, 상측의 도면은 기판 표면에서의 파티클의 면 내 분포를, 하측의 도면은 발생한 파티클의 입경 분포를 도시하고 있다.
도 21의 (A)는 도 2의 (B)의 산소 플라즈마 처리 시간을 20초로 설정한 경우를 도시하고 있는데, 약 0.4㎛ 이상의 입경의 파티클이 다수 발생하고 있는 것을 알 수 있다.
이에 반해, 도 21의 (B)는 도 2의 (B)의 산소 플라즈마 처리 시간을 30초로 설정한 경우를 도시하고 있는데, 약 0.4㎛ 이상의 입경의 파티클 발생이 억제되어, 발생한 파티클은 대부분이 입경 0.2㎛ 이하인 것을 알 수 있다. 동일한 경향은 상기 산소 플라즈마 처리 시간을 45초간으로 한 도 21의 (C)에서도 관찰된다.
이와 같이 도 21의 (A) 내지 (C)의 결과에 의하면, 앞의 도 20의 결과와 동일하게, 앞서 설명한 도 2의 (B)의 산소 플라즈마 처리 공정을 30초 이상 행함으로써, 성막 종료 시에 있어서의 파티클 발생을 효과적으로 억제할 수 있는 것을 알 수 있지만, 입경이 0.13㎛ 이하인 파티클에 대해서 살펴보면, 효과적으로 파티클 발생을 억제할 수 없어 파티클 수는 이 입경 범위에서는 반대로 증가하고 있다.
이에 반해, 상기 도 2의 (A)의 공정에 계속하여, 도 2의 (B)의 공정에서, 기판 온도, 프로세스압, 플라즈마 파워는 동일 조건인 채, 트라이메틸실레인 가스, 산소 가스 및 Ar 가스의 유량을 2배로 증대시켰을 경우의 파티클 발생 상황을 도 22의 (A)에 도시한다.
도 22의 (A)를 참조하건데, 상황은 도 21의 (C)의 경우보다는 다소 개선되었지만, 입경이 0.1㎛ 이하인 파티클이 다량으로 발생하고 있는 것을 알 수 있다.
또한, 도 22의 (B)는 상기 도 2의 (A)의 SiOCH 막 성막 공정을 앞서 설명한 도 21의 (A)와 동일한 조건에서 행한 후, 도 2의 (B)의 산소 플라즈마 처리 공정을 동일한 프로세스 조건 하에, 단 산소 가스 및 Ar 가스의 유량을 2배로 증대시켜서 30초간 행한 경우의 파티클 발생 상황을 도시한다.
도 22의 (B)를 참조하건데, 이와 같이 성막 후의 산소 플라즈마 처리 시의 Ar 가스 및 산소 가스의 유량을 증대시킴으로써, 파티클 발생을 극적으로 저감할 수 있다는 것을 알 수 있다.
또한, 도 22의 (C)는 상기 도 2의 (A)의 SiOCH 막 성막 공정을 앞서 설명한 도 21의 (A)와 동일한 조건에서 행한 후, 도 2의 (B)의 산소 플라즈마 처리 공정을 동일한 프로세스 조건 하에, 단 프로세스압을 250Pa로 저감하고, 30초간 행한 경우의 파티클 발생 상황을 도시한다.
도 22의 (C)를 참조하건데, 이 경우에도 성막 처리 후의 파티클 발생이 극적으로 저감하고 있다는 것을 알 수 있다.
도 23의 (A)는 도 2의 (B)의 산소 플라즈마 처리를 도 2의 (A)의 성막 처리 시의 프로세스압보다도 낮은 250Pa에서, 산소 가스 및 Ar 가스의 유량을 도 2의 (A)의 성막 처리의 경우의 2배로 증대시켜 행한 경우의 파티클 발생의 상황을 도시한다.
도 23의 (A)를 참조하건데, 파티클 발생이 도 22의 (B) 및 도 22의 (C) 중 어느 것에 대해서도 더욱 억제되어 있다는 것을 알 수 있다.
또한, 도 23의 (B)는 도 2의 (A)의 성막 시의 프로세스압을 500Pa로 설정하고, 도 23의 (A)와 동일한 성막 종료 프로세스를 도 2의 (B)의 공정에 대응해 행한 경우의 파티클 발생의 상황을 도시한다.
도 23의 (B)를 참조하건데, 파티클 발생은 더욱 억제되어 있는 것을 알 수 있다.
이와 같이, 앞서 설명한 도 2(B) 또는 도 10의 (B)의 산소 플라즈마 처리 공정을 도 2의 (A) 또는 도 10의 (A)의 성막 처리 공정보다도 낮은 압력으로, 또한 산소 가스 및 Ar 가스 유량을 증가시킨 조건에서 행함으로써, 파티클 발생을 더욱 효과적으로 억제하는 것이 가능하다.
또, 이러한 성막 종료 시에 있어서의 산소 플라즈마 처리는 도 1에 도시한 바와 같은 평행 평판형 기판 처리 장치에서 SiOCH 막을 성막하는 경우뿐만 아니라, 도 3, 4에 도시한 바와 같은 마이크로파 플라즈마 처리 장치에서, 예컨대 트라이메틸실레인 가스와 Ar 가스와 산소 가스를 공급하여 SiCO 막의 성막을 행하는 경우에서도 유효하다.
이상, 본 발명을 바람직한 실시예에 대해 설명하는데, 본 발명은 이러한 특정한 실시예에 한정되는 것은 아니고, 특허청구범위에 기재한 요지 내에서, 여러 변형·변경이 가능하다.
이상, 본 발명을 바람직한 실시예에 대해 설명하는데, 본 발명은 이러한 특정한 실시예에 한정되는 것은 아니고, 특허청구범위에 기재한 요지 내에서, 여러 변형·변경이 가능하다.
본 발명은 우선권 주장의 기초가 되는 2006년 1월 13일에 출원된 일본 특허출원 제2006-005928호의 전체 내용을 포함하는 것이다.
본 발명에 의하면, 다공질 막의 성막을, 기판 상에 유기 실리콘 화합물 원료 에 의해 유기 작용기 및 수산기를 포함하는 유전체 막을 형성하고, 상기 유전체 막 표면에 상기 유기 작용기 및 수산기를 제거하는 치밀화 처리를 행하여 상기 유전체 막 표면에 상기 유전체 막 본체보다도 밀도가 높은 표면 치밀화 층을 형성하고, 상기 표면 치밀화 층이 형성된 유전체 막을 플라즈마 여기된 수소 라디칼에 폭로하여 상기 유기 작용기 및 수산기를 제거함으로써 상기 유전체 막 본체 중에 공공을 형성하는 공정에 의해 실행함으로써, 상기 공공 형성 공정에서, 상기 유전체 막 중에 포함되는 일반적으로 CHx로 약기되는 CH3, C2H5, … 등의 유기 작용기나 수산기(OH)가 제어된 레이트로 막 외부로 배출되어 상기 공공 형성 시의 유전체 막의 수축을 효과적으로 억제하는 것이 가능하게 된다. 그 결과, 유전체 막의 밀도 증가가 억제되어 낮은 유전율의 다공질 막을 얻는 것이 가능하게 된다.
또 이와 같이 성막 공정 후에, 성막 원료 가스만을 차단하고, 플라즈마 가스 및 산화 가스의 공급 및 플라즈마 파워의 공급을 계속함으로써, 성막 공정 종료 시에 생기는 파티클 발생이 효과적으로 억제되어 성막의 수율이 크게 향상된다.
본 국제출원은 2006년 1월 13일에 출원한 일본 특허출원 2006-005928호에 기초하는 우선권을 주장하는 것으로, 2006-005928호의 모든 내용을 본 국제출원에 원용한다.

Claims (21)

  1. 기판 상에 유기 실리콘 화합물 원료에 의해 유기 작용기 및 수산기를 포함하는 유전체 막을 형성하는 공정과,
    상기 유전체 막 표면에 상기 유기 작용기를 제거하는 치밀화 처리를 행하여 상기 유전체 막 표면에 표면 치밀화 층을 형성하는 공정과,
    상기 표면 치밀화 층이 형성된 유전체 막을 플라즈마 여기된 수소 라디칼에 폭로하여 상기 유기 작용기 및 수산기를 제거함으로써 상기 유전체 막 본체 중에 공공(空孔)을 형성하는 공정을 포함하는 다공질 막의 성막 방법.
  2. 제 1 항에 있어서,
    상기 유전체 막을 형성하는 공정은 플라즈마 CVD법에 의해 실온에서 200℃까지의 범위의 제 1 온도에서 실행되고,
    상기 표면 치밀화 층을 형성하는 공정은 실온에서 200℃까지의 범위의 제 2 온도에서 플라즈마 처리에 의해 실행되고,
    상기 공공을 형성하는 공정은 상기 제 1 및 제 2 온도보다도 높은 제 3 온도에서 실행되는 성막 방법.
  3. 제 2 항에 있어서,
    상기 제 1 및 제 2 온도는 약 45℃이고, 상기 제 3 온도는 약 400℃인 성막 방법.
  4. 제 2 항에 있어서,
    상기 유전체 막을 형성하는 공정과 상기 치밀화 처리를 행하는 공정은 동일한 기판 처리 장치 중에서 연속해서 실행되고, 상기 공공을 형성하는 공정은 별도의 기판 처리 장치 중에서 실행되는 성막 방법.
  5. 제 4 항에 있어서,
    상기 유전체 막 형성 공정은 상기 기판 표면에 상기 유기 실리콘 화합물 원료의 원료 가스를 산화 가스 및 불활성 가스와 함께 공급함으로써 실행되고, 상기 표면 치밀화 층을 형성하는 공정은 상기 유전체 막 형성 공정에 이어서, 플라즈마를 유지한 채 상기 산화 가스 및 불활성 가스를 계속해서 공급하고, 상기 원료 가스의 공급만을 차단함으로써 실행되는 성막 방법.
  6. 제 5 항에 있어서,
    상기 표면 치밀화 층을 형성하는 공정은 상기 불활성 가스의 공급을 계속한 채, 상기 플라즈마 및 상기 산화 가스의 공급을 차단함으로써 종료되는 성막 방법.
  7. 제 5 항에 있어서,
    상기 표면 치밀화 층을 형성하는 공정은 상기 유전체 막 형성 공정보다도 상기 산화 가스 및 불활성 가스의 유량을 증대시켜 실행되는 성막 방법.
  8. 제 5 항에 있어서,
    상기 표면 치밀화 층을 형성하는 공정은 상기 유전체 막 형성 공정보다도 낮은 프로세스압으로 실행되는 성막 방법.
  9. 제 1 항에 있어서,
    상기 유전체 막은 SiOCH 막이며, 상기 치밀화 처리 공정은 상기 기판 상에 형성된 유전체 막 표면을 플라즈마 여기된 산소 라디칼에 의해 처리하는 공정으로 이루어지고, 상기 표면 치밀화 층을, 상기 유전체 막 본체보다도 높은 농도로 산소를, 상기 유전체 막 본체보다도 낮은 농도로 탄소를 포함하도록 형성하는 성막 방법.
  10. 제 1 항에 있어서,
    상기 치밀화 처리 공정은 상기 표면 치밀화 층을 30nm를 초과하지 않는 두께로 형성하는 성막 방법.
  11. 제 1 항에 있어서,
    상기 치밀화 처리 공정은 상기 유전체 막 본체 중에 Si-O-Si 케이지 구조가 형성되도록 실행되는 성막 방법.
  12. 제 2 항에 있어서,
    상기 유전체 막 형성 공정 및 상기 치밀화 처리 공정은 평행 평판형 플라즈마 CVD 장치 중에서 100 내지 1000Pa의 압력하에 100 내지 750W의 플라즈마 파워를 공급하면서 실행되고, 상기 공공 형성 공정은 마이크로파 플라즈마 처리 장치 중에서 100 내지 1000Pa의 압력하에 100 내지 750W의 플라즈마 파워를 공급하면서 실행되는 성막 방법.
  13. 제 1 항에 있어서,
    상기 공공 형성 공정 후, 상기 표면 치밀화 층을 갖는 유전체 막을 산화성 분위기에 의해 후처리하는 공정을 추가로 포함하는 성막 방법.
  14. 제 13 항에 있어서,
    상기 후처리 공정은 플라즈마 여기된 산소 라디칼에 의해 실행되는 성막 방법.
  15. 제 14 항에 있어서,
    상기 후처리 공정에서는 플라즈마 여기된 수소 라디칼이 추가로 첨가되는 성막 방법.
  16. 제 13 항에 있어서,
    상기 후처리 공정은 상기 공공 형성 공정에 이어서, 동일한 플라즈마 처리 장치 중에서 실행되는 성막 방법.
  17. 제 1 항에 있어서,
    상기 공공 형성 공정 후에, 상기 표면 치밀화 층을 제거하는 공정을 추가로 포함하는 성막 방법.
  18. 제 17 항에 있어서,
    상기 표면 치밀화 층의 제거 공정은 상기 후처리 공정 후에 실행되는 성막 방법.
  19. 제 17 항에 있어서,
    상기 제거 공정은 희가스를 포함하는 플라즈마에 의해 스퍼터링되는 성막 방법.
  20. 제 18 항에 있어서,
    상기 제거 공정은 화학 기계 연마 공정에 의해 실행되는 성막 방법.
  21. 범용 컴퓨터에 의해 기판 처리 시스템을 제어시켜, 상기 기판 처리 시스템에 실리콘 기판 상에의 다공질 막의 성막 처리를 실행시키는 프로그램을 기록한 컴퓨터 판독가능한 기록 매체로서,
    상기 기판 처리 시스템은 제 1 기판 처리 장치와 제 2 기판 처리 장치를 결합하여 이루어지고, 상기 다공질 막의 성막 처리는
    피처리 기판을 상기 제 1 기판 처리 장치에 도입하는 공정과,
    상기 제 1 기판 처리 장치 중에서, 상기 기판 상에 유기 실리콘 화합물 원료에 의해 유기 작용기 및 수산기를 포함하는 유전체 막을 형성하는 공정과,
    상기 제 1 기판 처리 장치에서 상기 유전체 막 표면에 상기 유기 작용기를 제거하는 치밀화 처리를 행하여 상기 유전체 막 표면에 표면 치밀화 층을 형성하는 공정과,
    상기 치밀화 처리를 행한 상기 피처리 기판을 상기 제 2 기판 처리 장치에 도입하는 공정과,
    상기 제 2 기판 처리 장치에서 상기 표면 치밀화 층이 형성된 유전체 막을 플라즈마 여기된 수소 라디칼에 폭로하여 상기 유기 작용기를 제거함으로써 상기 유전체 막 본체 중에 공공을 형성하는 공정을 포함하는 것을 특징으로 하는 컴퓨터 판독가능한 기록 매체.
KR1020077023692A 2006-01-13 2007-01-12 다공질 막의 성막 방법 및 컴퓨터 판독가능한 기록 매체 KR100933374B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00005928 2006-01-13
JP2006005928 2006-01-13
PCT/JP2007/050284 WO2007080944A1 (ja) 2006-01-13 2007-01-12 多孔質膜の成膜方法およびコンピュータ可読記録媒体

Publications (2)

Publication Number Publication Date
KR20080003346A true KR20080003346A (ko) 2008-01-07
KR100933374B1 KR100933374B1 (ko) 2009-12-22

Family

ID=38256350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077023692A KR100933374B1 (ko) 2006-01-13 2007-01-12 다공질 막의 성막 방법 및 컴퓨터 판독가능한 기록 매체

Country Status (5)

Country Link
US (1) US20090053895A1 (ko)
JP (1) JPWO2007080944A1 (ko)
KR (1) KR100933374B1 (ko)
CN (1) CN101310370A (ko)
WO (1) WO2007080944A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7524735B1 (en) 2004-03-25 2009-04-28 Novellus Systems, Inc Flowable film dielectric gap fill process
US7582555B1 (en) 2005-12-29 2009-09-01 Novellus Systems, Inc. CVD flowable gap fill
US9257302B1 (en) 2004-03-25 2016-02-09 Novellus Systems, Inc. CVD flowable gap fill
US9245739B2 (en) 2006-11-01 2016-01-26 Lam Research Corporation Low-K oxide deposition by hydrolysis and condensation
US8017522B2 (en) 2007-01-24 2011-09-13 International Business Machines Corporation Mechanically robust metal/low-κ interconnects
JP5407252B2 (ja) * 2008-09-30 2014-02-05 大日本印刷株式会社 ゲルマニウム蒸着シート
US8557712B1 (en) 2008-12-15 2013-10-15 Novellus Systems, Inc. PECVD flowable dielectric gap fill
US8278224B1 (en) 2009-09-24 2012-10-02 Novellus Systems, Inc. Flowable oxide deposition using rapid delivery of process gases
JP5813303B2 (ja) 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5770892B2 (ja) * 2009-11-20 2015-08-26 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
WO2011072143A2 (en) * 2009-12-09 2011-06-16 Novellus Systems, Inc. Novel gap fill integration
US8431496B2 (en) * 2010-03-05 2013-04-30 Semiconductor Energy Labortory Co., Ltd. Semiconductor device and manufacturing method thereof
US8685867B1 (en) * 2010-12-09 2014-04-01 Novellus Systems, Inc. Premetal dielectric integration process
US9719169B2 (en) 2010-12-20 2017-08-01 Novellus Systems, Inc. System and apparatus for flowable deposition in semiconductor fabrication
DE102010063887B4 (de) * 2010-12-22 2012-07-19 BSH Bosch und Siemens Hausgeräte GmbH Verfahren zum Herstellen eines pyrolysetauglichen Bauteils eines Gargeräts sowie pyrolysetaugliches Bauteil für ein Gargerät
US8846536B2 (en) 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US9234276B2 (en) * 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US9847222B2 (en) 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
CN105244257B (zh) * 2014-07-08 2020-06-23 中芯国际集成电路制造(上海)有限公司 改善多孔低k薄膜的突起缺陷的方法
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
US9916977B2 (en) 2015-11-16 2018-03-13 Lam Research Corporation Low k dielectric deposition via UV driven photopolymerization
TW201822259A (zh) * 2016-09-09 2018-06-16 美商諾發系統有限公司 氧摻雜矽碳化物膜之基於遠程電漿的沉積
CN110546302B (zh) * 2017-05-05 2022-05-27 Asm Ip 控股有限公司 用于受控形成含氧薄膜的等离子体增强沉积方法
CN115233183A (zh) 2017-05-16 2022-10-25 Asm Ip 控股有限公司 电介质上氧化物的选择性peald
US11942358B2 (en) * 2021-03-12 2024-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Low thermal budget dielectric for semiconductor devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002538604A (ja) * 1999-02-26 2002-11-12 トリコン ホールディングス リミティド ポリマー層の処理方法
KR100292409B1 (ko) * 1999-05-24 2001-06-01 윤종용 실리콘-메틸 결합을 함유하는 절연층을 포함하는 다층 구조의 절연막 및 그 형성방법
JP2003503849A (ja) * 1999-06-26 2003-01-28 トリコン ホールディングス リミティド 基材上にフィルムを形成する方法及び装置
JP2002026121A (ja) 2000-06-30 2002-01-25 Tokyo Electron Ltd 半導体装置およびその製造方法、絶縁膜の形成方法
KR20060097768A (ko) * 2001-08-30 2006-09-15 동경 엘렉트론 주식회사 성막 방법 및 성막 장치
JP3967253B2 (ja) * 2002-11-08 2007-08-29 東京エレクトロン株式会社 多孔質絶縁膜の形成方法及び多孔質絶縁膜の形成装置
JP2004296476A (ja) * 2003-03-25 2004-10-21 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
EP2191790A3 (en) * 2003-05-19 2012-10-17 SeptRx, Inc. Tissue distention device and related methods for therapeutic intervention
JP2004363403A (ja) * 2003-06-05 2004-12-24 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP4358563B2 (ja) * 2003-07-02 2009-11-04 東京エレクトロン株式会社 半導体装置の低誘電率絶縁膜形成方法
US7645481B2 (en) * 2003-09-17 2010-01-12 Tokyo Electron Limited Fabrication of low dielectric constant insulating film
WO2005045916A1 (ja) * 2003-11-11 2005-05-19 Tokyo Electron Limited 基板処理方法
CN1787186A (zh) * 2004-12-09 2006-06-14 富士通株式会社 半导体器件制造方法
US20060128166A1 (en) * 2004-12-09 2006-06-15 Fujitsu Limited Semiconductor device fabrication method
JP2006278783A (ja) * 2005-03-29 2006-10-12 Consortium For Advanced Semiconductor Materials & Related Technologies 絶縁膜形成方法、半導体素子製造方法、及び半導体素子

Also Published As

Publication number Publication date
KR100933374B1 (ko) 2009-12-22
CN101310370A (zh) 2008-11-19
WO2007080944A1 (ja) 2007-07-19
US20090053895A1 (en) 2009-02-26
JPWO2007080944A1 (ja) 2009-06-11

Similar Documents

Publication Publication Date Title
KR100933374B1 (ko) 다공질 막의 성막 방법 및 컴퓨터 판독가능한 기록 매체
KR100906516B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
JP4837370B2 (ja) 成膜方法
US7049247B2 (en) Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
TW201411721A (zh) 用於流動性膜之經改良的緻密化作用
US20070218687A1 (en) Process for producing materials for electronic device
KR20090060768A (ko) 에스아이오씨 박막 제조용 프리커서를 이용한 박막 형성방법
WO2005098961A1 (ja) ゲート絶縁膜の形成方法、記憶媒体、及びコンピュータプログラム
WO2005053008A1 (ja) 絶縁膜の形成方法及び絶縁膜形成システム並びに半導体装置の製造方法
JP4627262B2 (ja) 低誘電率膜の形成方法
JP2013546182A (ja) マイクロ波プラズマを用いる誘電膜堆積方法
TWI831824B (zh) 非uv高硬度低介電常數膜沉積
WO2003088342A1 (fr) Procede de fabrication de materiau d'un dispositif electronique
KR20090006769A (ko) 다공질 막의 성막 방법 및 컴퓨터 판독가능한 기록 매체
JP2008071894A (ja) 成膜方法
JP3967253B2 (ja) 多孔質絶縁膜の形成方法及び多孔質絶縁膜の形成装置
US20040266216A1 (en) Method for improving uniformity in deposited low k dielectric material
JPH05102040A (ja) 成膜方法
CN117321242A (zh) 无氦硅形成
TW202217042A (zh) 沉積低k介電膜的系統及方法
US9371430B2 (en) Porous film with high hardness and a low dielectric constant and preparation method thereof
US20240087881A1 (en) Systems and methods for depositing low-k dielectric films
US11538677B2 (en) Systems and methods for depositing high density and high tensile stress films
US20240087880A1 (en) Systems and methods for depositing low-k dielectric films
JP2007165717A (ja) 成膜方法及び成膜装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee