TW202217042A - 沉積低k介電膜的系統及方法 - Google Patents

沉積低k介電膜的系統及方法 Download PDF

Info

Publication number
TW202217042A
TW202217042A TW110134365A TW110134365A TW202217042A TW 202217042 A TW202217042 A TW 202217042A TW 110134365 A TW110134365 A TW 110134365A TW 110134365 A TW110134365 A TW 110134365A TW 202217042 A TW202217042 A TW 202217042A
Authority
TW
Taiwan
Prior art keywords
silicon
deposition
semiconductor processing
carbon
processing method
Prior art date
Application number
TW110134365A
Other languages
English (en)
Other versions
TWI827977B (zh
Inventor
波 謝
熊睿通
舒勒Ｋ 吳
康樹 任
憶軍 劉
立群 夏
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202217042A publication Critical patent/TW202217042A/zh
Application granted granted Critical
Publication of TWI827977B publication Critical patent/TWI827977B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

描述了在半導體基板上形成低K膜的半導體處理方法的實施例。該等處理方法可包括使沉積前驅物流入半導體處理腔室的基板處理區域中。沉積前驅物可包括具有至少一個乙烯基的含矽前驅物。該等方法亦可包括在基板處理區域中從沉積前驅物產生沉積電漿。特徵在於介電常數（K值）小於或為約3.0的含矽及碳的材料可以從沉積電漿的電漿流出物沉積在基板上。

Description

沉積低k介電膜的系統及方法
本申請案主張2020年9月15日提交的名稱為「SYSTEMS AND METHODS FOR DEPOSITING LOW-K DIELECTRIC FILMS」的美國專利申請案第17/021,035號的權益及優先權，該美國專利申請案的全部內容據此以引用方式併入。
本技術係關於沉積製程及腔室。更特定言之，本技術係關於可不利用紫外線（UV）處理的低K膜生產方法。
藉由在基板表面上產生複雜圖案化材料層的製程使得積體電路成為可能。在基板上產生圖案化材料需要形成及移除材料的受控方法。材料特性可能會影響裝置如何操作，且亦可能會影響如何將膜相對於彼此移除。電漿增強沉積可以產生具有某些特性的膜。許多形成的膜需要額外的處理來調整或增強膜的材料特性，以便提供合適的性質。
因此，需要能夠用於生產高品質元件和結構的改進的系統和方法。本技術解決了該等和其他需求。
本技術的實施例包括用於形成相對於二氧化矽（K=3.9）具有低介電常數（即，低K）的介電膜的半導體處理方法。介電膜的實施例包括介電常數（即，K值）小於或為約3.0的含碳氧化矽膜。在處理方法的實施例中，該等低K含碳介電膜可以在後段製程（back-end-of-line, BEOL）半導體製造製程中形成為金屬線與觸點之間的電絕緣介電層。該等含碳氧化矽膜的低K值可以減少信號傳播中的RC延遲、串擾雜訊以及由低K膜分隔的金屬線及觸點中的功耗。
半導體處理方法的實施例可包括使沉積前驅物流入半導體處理腔室的基板處理區域中。沉積前驅物可包括具有至少一個乙烯基的含矽前驅物。該等方法亦可包括在基板處理區域中從沉積前驅物產生沉積電漿。特徵在於介電常數（K值）小於或為約3.0的含矽及碳的材料可以從沉積電漿的電漿流出物沉積在基板上。
在另外的實施例中，含矽前驅物的特徵可在於式1：
Figure 02_image001
其中R 1、R 2、及R 3可包括C 1-C 6烷基或C 1-C 6烷氧基，並且其中R 1、R 2、及R 3中的至少一者是烷氧基。
在另外的實施例中，含矽前驅物可包括乙烯基甲基二甲氧基矽烷。在一些實施例中，沉積前驅物亦可包括分子氧。在實施例中，分子氧與含矽前驅物的流率比可大於或為約2:1。在另外的實施例中，含矽及碳的材料的特徵在於甲基摻入量大於2.5 at.%。在另外的實施例中，含矽及碳的材料的特徵在於楊氏模數大於或為約5 GPa。在另外的實施例中，含矽及碳的材料的特徵在於硬度大於或為約3 GPa。
本技術的實施例可包括形成低K介電膜的額外方法。該等方法的實施例可包括使沉積前驅物流入半導體處理腔室的基板處理區域中。在實施例中，沉積前驅物可包括含矽、碳及氧的前驅物。該方法的實施例亦可包括在基板處理區域內從沉積前驅物產生沉積電漿。半導體處理腔室的特徵可在於在沉積電漿產生期間的溫度大於或為約400℃。來自沉積電漿的電漿流出物可以在基板上沉積含矽、碳及氧的材料。在一些實施例中，沉積態的含矽、碳及氧的材料的特徵可在於介電常數（K值）小於或為約3.0。
在另外的實施例中，半導體處理腔室的特徵可在於在沉積電漿產生期間的溫度大於或為約420℃。在另外的實施例中，沉積前驅物亦可包括分子氧（O 2），並且分子氧的特徵可在於進入半導體處理腔室的流率小於或為約150 sccm。在另外的實施例中，含矽、碳及氧的前驅物可包含至少一個乙烯基。在另外的實施例中，沉積態的含矽、碳及氧的材料的特徵可在於碳的量大於或為約25 at.%。在另外的實施例中，含矽、碳及氧的材料的特徵可在於楊氏模數大於或為約5 GPa，並且其特徵亦可在於硬度大於或為約3 GPa。
本技術的實施例可包括形成低K介電膜的其他方法。該等方法的實施例可包括使沉積前驅物流入半導體處理腔室的基板處理區域中。沉積前驅物可包括含矽前驅物及分子氧（O 2）。在一些實施例中，含矽前驅物的特徵可在於進入半導體處理腔室的流率小於或為約2000 mgm，並且O 2的特徵可在於流率大於或為約120 sccm。該方法亦可包括在基板處理區域中從沉積前驅物產生沉積電漿。在該等方法中，進一步可包括在基板上從沉積電漿的電漿流出物沉積含矽、碳及氧的材料。在一些實施例中，沉積態的含矽、碳及氧的材料的特徵可在於介電常數小於或為約3.0。
在另外的實施例中，分子氧與含矽前驅物的流率比可大於或為約2:1。在另外的實施例中，沉積前驅物亦可包括至少一種載氣。在一些實施例中，載氣可包括氦或氮（N 2）中的至少一者。在另外的實施例中，沉積態的含矽、碳及氧的材料的特徵可在於甲基摻入量大於2.5 at.%並且碳的量大於或為約25 at.%。在另外的實施例中，含矽、碳及氧的材料的特徵可在於楊氏模數大於或為約5 GPa，並且其特徵可進一步在於硬度大於或為約3 GPa。
此類技術可以提供優於習知處理方法的許多益處。例如，利用包括具有不飽和碳-碳鍵的有機部分（諸如具有乙烯基的部分）的含矽前驅物可增加沉積態的低K材料中的Si-C交聯。Si-C交聯量的此種增加可允許增加材料中的碳位準，而不降低該材料的機械性質，諸如楊氏模數及硬度。該等低K膜中的碳位準的增加將使膜的介電常數（K值）降低到小於或為約3.0，而不會同時降低其機械穩定性。本技術的實施例亦包括處理方法，其中低K材料的沉積可以在大於或為約420℃的溫度下進行。增加的沉積溫度亦增加了低K材料中Si-C交聯的量。此外，本技術的實施例可包括沉積前驅物，該等沉積前驅物將含矽前驅物與以大於或為約120 sccm的流率供應至半導體處理腔室的分子氧結合。藉由減少沉積態材料中摻入的甲基的量，增加的氧流率亦可增加低K材料中的Si-C交聯及Si-O交聯。在本技術的其他實施例中，沉積態的低K材料的特徵可在於低K值及高機械穩定性，而無需進行沉積後的紫外線處理，該沉積後的紫外線處理增加了處理方法的額外時間及複雜性。結合以下描述及附圖，更詳細地描述了該等及其他實施例以及它們的許多優點及特徵。
在後段製程（BEOL）半導體處理期間，低K膜可在積體電路中的金屬化層製造中發揮多種功能。該等功能可包括在導電的含金屬結構（諸如互連線、接觸孔及通孔、以及其他結構）之間摻入電絕緣的低K膜。它們亦可包括在金屬結構形成之後部分地移除低K膜。BEOL處理中一種常見的移除製程是化學機械拋光（chemical-mechanical-polishing, CMP），其使用化學蝕刻與物理磨損的組合來從基板表面移除低K材料。
BEOL處理中使用的低K膜應具有相對於未摻雜的氧化矽的低介電常數（K值）及高機械穩定性，以抵抗含金屬結構形成及藉由CMP移除期間的斷裂。遺憾的是，在由含矽、碳及氧的材料製成的低K膜中，該等品質往往處於緊張中。在許多情況下，材料中較高的碳量可能會降低K值並降低膜的機械穩定性，如藉由較低的楊氏模數及較低的硬度、以及該膜的其他機械特性所表徵的。
一種提高低K膜的機械穩定性的方法是用紫外光處理沉積態的膜（亦即，UV處理/固化操作）。遺憾的是，該等UV處理操作往往涉及將基板從低K膜沉積腔室運送到UV處理腔室，此增加了整體低K膜形成操作的時間及複雜性。在大多數情況下，紫外光只能穿透低K材料至幾埃的深度，因此完全處理的低K膜需要基板在沉積腔室與處理腔室之間穿梭幾次，以完成幾十至幾百埃厚的低K膜。多次沉積及處理操作可大大降低半導體製造製程中的晶圓生產量。
本技術可藉由包括形成具有良好的機械穩定性的低K膜的半導體處理方法的實施例來克服該等問題。在實施例中，該等低K膜的特徵可在於高楊氏模數（例如，大於或為約5 GPa）及高硬度（例如，大於或為約3 GPa）。藉由在較高溫度下用特徵為特定的氧碳比的特定前驅物執行沉積，可以增加低K膜內的矽-碳交聯及矽與氧化物的結合，同時維持碳部分的所需比率以維持降低的介電常數。此可以克服模數、硬度及膜的機械穩定性的其他特性隨著介電常數的降低而下降的自然趨勢，與此同時亦減少了處理期間所需的操作次數。特定言之，本技術可能不利用沉積後的後續處理（包括UV曝光、電漿處理或其他處理操作）來對膜進行後處理以提高硬度。
儘管剩餘的揭示內容將利用所揭示的技術常規地辨識特定的沉積製程，但是將容易理解的是，該等系統及方法同樣適用於其他沉積及清潔腔室，以及可能發生在所述腔室中的製程。因此，該技術不應被認為局限於僅用於該等特定的沉積製程或腔室。在描述根據本技術的實施例的額外細節之前，本揭露案將論述一種可能的系統及腔室，該可能的系統及腔室可用於執行根據本技術的實施例的沉積製程。
第1圖圖示了根據實施例的具有沉積腔室、蝕刻腔室、烘焙腔室及固化腔室的處理系統100的一個實施例的俯視圖。在該圖中，一對前開式晶圓傳送盒102供應各種大小的基板，該等基板由機器人臂104接收並被放置到低壓保持區域106中，隨後被放置到位於串聯區段109a至109c中的基板處理腔室108a至108f中的一個基板處理腔室中。第二機器人臂110可用於將基板晶圓從保持區域106傳送到基板處理腔室108a至108f並返回。除了電漿增強化學氣相沉積、原子層沉積、物理氣相沉積、蝕刻、預清潔、脫氣、定向以及包括退火、灰化等在內的其他基板製程之外，每個基板處理腔室108a至108f可以被提供裝備以執行多個基板處理操作，包括形成本文所述的半導體材料堆疊。
基板處理腔室108a至108f可包括一或多個用於在基板上沉積、退火、固化及/或蝕刻介電膜或其他膜的系統部件。在一種配置中，兩對處理腔室，例如108c至108d及108e至108f，可用於在基板上沉積介電材料，並且第三對處理腔室，例如108a至108b，可用於蝕刻沉積的介電質。在另一種配置中，所有三對腔室，例如108a至108f，可以被配置為在基板上沉積交替的介電膜的堆疊。所描述的製程中的任何一或多個製程可以在與不同實施例中所示的製造系統分離的腔室中進行。應當理解的是，系統100考慮了用於介電膜的沉積腔室、蝕刻腔室、退火腔室及固化腔室的額外配置。
第2圖圖示了根據本技術的一些實施例的示例性電漿系統200的示意性剖視圖。電漿系統200可圖示為一對處理腔室108，該等處理腔室108可以安裝在上述串聯部分109中的一或多個串聯部分中，並且可包括根據本技術的實施例的蓋堆疊部件，如下面將進一步解釋的。電漿系統200通常可包括腔室主體202，該腔室主體具有側壁212、底壁216及內側壁201，從而限定一對處理區域220A及220B。處理區域220A至220B中的每個處理區域可以類似地配置，並且可包括相同的部件。
例如，處理區域220B（其部件亦可被包括在處理區域220A中）可包括穿過形成在電漿系統200的底壁216中的通道222設置在處理區域中的基座228。基座228可提供加熱器，該加熱器適於將基板229支撐在基座的暴露表面上，例如主體部分上。基座228可包括加熱元件232，例如電阻加熱元件，該等加熱元件可以在期望的製程溫度下加熱及控制基板溫度。基座228亦可由遠程加熱元件（諸如燈組件或任何其他加熱裝置）加熱。
基座228的主體可以藉由凸緣233連接至桿226。桿226可以將基座228與電源輸出口或電源盒203電耦合。電源盒203可包括驅動系統，該驅動系統控制處理區域220B內基座228的提升及移動。桿226亦可包括電力介面以向基座228提供電力。電源盒203亦可包括用於電力及溫度指示器的介面，例如熱電偶介面。桿226可包括基座組件238，該基座組件適於與電源盒203可拆卸地耦接。圓周環235圖示在電源盒203上方。在一些實施例中，圓周環235可以是肩部，該肩部適於作為機械止動件或平臺，該機械止動件或平臺被配置為在基座組件238與電源盒203的上表面之間提供機械介面。
桿230可以穿過形成在處理區域220B的底壁216中的通道224而被包括，並且可以用於定位穿過基座228的主體設置的基板升降銷261。基板升降銷261可以選擇性地將基板229與基座隔開，以促進基板229與用於經由基板轉移埠260將基板229轉移到處理區域220B中及從該處理區域轉移出的機器人交換。
腔室蓋204可以與腔室主體202的頂部部分耦接。蓋204可以容納與其耦接的一或多個前驅物分配系統208。前驅物分配系統208可包括前驅物入口通道240，該前驅物入口通道可以穿過雙通道噴頭218將反應物及清潔前驅物輸送至處理區域220B中。雙通道噴頭218可包括環形基底板248，該環形基底板具有設置在其至面板246中間的阻擋板244。射頻（radio frequency; 「RF」）源265可以與雙通道噴頭218耦接，其可以為雙通道噴頭218供電以促進在雙通道噴頭218的面板246與基座228之間產生電漿區域。雙通道噴頭218及/或面板246可包括一或多個開口以允許前驅物從前驅物分配系統208流到處理區域220A及/或220B。在一些實施例中，開口可包括筆直形開口及錐形開口中的至少一者。在一些實施例中，RF源可與腔室主體202的其他部分（諸如基座228）耦接，以促進電漿產生。介電質隔離器258可以設置在蓋204與雙通道噴頭218之間，以防止將RF功率傳導至蓋204。遮蔽環206可設置在基座228的周邊上，與基座228接合。
可以在前驅物分配系統208的環形基底板248中形成可選的冷卻通道247，以在操作期間冷卻環形基底板248。傳熱流體，諸如水、乙二醇、氣體等，可以循環穿過冷卻通道247，使得基板248可維持在預定溫度。襯墊組件227可設置在處理區域220B內，緊鄰腔室主體202的側壁201、212，以防止側壁201、212暴露於處理區域220B內的處理環境。襯墊組件227可包括圓周泵送腔225，該圓周泵送腔可耦接至泵送系統264，該泵送系統被配置為從處理區域220B排出氣體及副產物並控制處理區域220B內的壓力。複數個排出埠231可以形成在襯墊組件227上。排出埠231可被配置為允許氣體以促進系統200內的處理的方式從處理區域220B流到圓周泵腔225。
第3圖圖示了根據本技術的一些實施例的示例性半導體處理方法300的操作。該方法可以在各種處理腔室，包括上述處理系統200，以及可以在其中執行電漿沉積的任何其他腔室中執行。方法300可包括多個可選操作，該等可選操作可以或可以不與根據本技術的方法的一些實施例特別相關聯。
方法300可包括電漿增強化學氣相沉積（plasma-enhanced chemical-vapor-deposition, PECVD）處理操作，以形成具有高機械穩定性的沉積態低K膜。與習知方法相比，該等沉積態低K膜不需要沉積後處理（如UV固化）來提高膜的機械穩定性。在一些實施例中，該方法可包括在方法300開始之前的可選操作，或者該方法可包括在沉積低K機械穩定材料之後的額外操作。在另外的實施例中，如第3圖所示，方法300可以包括在操作305處使沉積前驅物流入半導體處理腔室的基板處理區域中。在實施例中，當沉積前驅物流入腔室時，基板可以存在於半導體處理腔室的基板處理區域中。
在一些實施例中，沉積前驅物可包括含矽前驅物，該含矽前驅物具有至少一個乙烯基（亦即，-CH=CH 2基團）。在另外的實施例中，含矽前驅物可具有至少兩個乙烯基。在另外的實施例中，含矽前驅物的特徵可在於式1：
Figure 02_image003
其中R 1、R 2、及R 3可包括C 1-C 6烷基、或C 1-C 6烷氧基，並且其中R 1、R 2、及R 3中的至少一者是烷氧基。在另外的實施例中，含矽前驅物可以是含乙烯基的乙烯基甲基二甲氧基矽烷，其可以由以下結構式表示：
Figure 02_image005
乙烯基甲基二甲氧基矽烷
在進一步的實施例中，含矽前驅物可包括具有Si-O鍵及Si-C鍵的前驅物，並且可包括線性的支化含矽前驅物、環狀含矽前驅物或任何數量的額外含矽前驅物。在一些實施例中，含矽前驅物的特徵可在於碳及/或氧與矽的特定莫耳比。例如，在一些實施例中，碳或氧與矽的比率可大於或為約1，並且可以大於或為約1.5、大於或為約2、大於或為約2.5、大於或為約3、大於或為約3.5、大於或為約4、或更大。藉由相對於矽增加碳或氧的量，可以增加殘留部分或分子在膜內的額外摻入。此可改善材料性質，以及降低介電常數，如將在下面進一步描述。
在另外的實施例中，含矽前驅物可包括含矽、氧及碳的前驅物。在實施例中，含矽、氧及碳的前驅物的特徵可在於碳氧比小於或為約4:1、小於或為約3:1、小於或為約2:1、小於或為約4:3、或更小。在實施例中，由含矽、氧、及碳的前驅物提供的沉積態低K膜中增加的氧量可以增加膜的機械穩定性。在另外的實施例中，由含矽、氧、及碳的前驅物提供的氧的量可以相對於低K膜中的碳的量平衡，以維持膜的低介電常數值（K值）。
在另外的實施例中，含矽前驅物可包括含矽、氧、及碳的前驅物，該含矽、氧、及碳的前驅物具有中心矽原子及鍵合至中心矽的至少一個甲基及至少一個甲氧基。在實施例中，該等甲基-甲氧基-矽氧烷前驅物可包括DMDMOS、TMMOS、及MTMOS。在進一步的實施例中，含矽前驅物可包含至少一個矽原子、至少一個矽-烷基鍵、以及至少一個矽-烷氧基鍵。在另外的實施例中，含矽前驅物可包含單個矽原子，以及均鍵合至矽原子的烷基及烷氧基。在另外的實施例中，含矽前驅物可包含兩個或更多個矽原子。在另外的實施例中，作為一或多個甲基的補充或替代，含矽前驅物可具有烷基，例如乙基、丙基、丁基、戊基及/或己基。在另外的實施例中，作為一或多個甲氧基的補充或替代，含矽前驅物可具有烷氧基，例如乙氧基、丙氧基、丁氧基、戊氧基及/或己氧基。在實施例中，含矽前驅物可包括二甲基二甲氧基矽烷、雙(甲基二甲氧基矽基)甲烷、甲基三甲氧基矽烷、異丁基甲基二甲氧基矽烷、四甲基-1,3-二甲氧基二矽氧烷、三甲基甲氧基矽烷、二乙氧基甲基矽烷、八甲氧基環四矽氧烷、異丁基三甲氧基矽烷、1,3-二甲基-1,1,3,3-四甲氧基二矽氧烷、1,2-雙(甲基二甲氧基矽基)乙烷、丙基甲基二甲氧基矽烷及1,3,5,7-四甲基-1,3,5,7-四甲氧基環四矽氧烷中的一或多者。
含矽前驅物的其他實施例可包括具有式2的彼等含矽前驅物：
Figure 02_image007
其中在式2中， R 1可包括C 1-C 6烷基，諸如-CH 3、-CH 2CH 3、-CH 2CH 2CH 3、-CH 2CH 2CH 2CH 3、-CH 2CH 2CH 2CH 2CH 3、或-CH 2CH 2CH 2CH 2CH 2CH 3， R 2可包括C 1-C 6烷基，諸如-CH 3、-CH 2CH 3、-CH 2CH 2CH 3、-CH 2CH 2CH 2CH 3、-CH 2CH 2CH 2CH 2CH 3、或-CH 2CH 2CH 2CH 2CH 2CH 3， R 3可包括-OCH 3、-CH 3、-H、-(CH 2) nCH 3、-O(CH 2) nCH 3、-CH=CH 2、-CH 2-CH 2-(CH 2CH 3) 2、或-CH 2-CH(CH 3) 2，其中n=1至5，並且 R 4可包括-OCH 3、-CH 3、-H、-(CH 2) nCH 3、-O(CH 2) nCH 3、-CH=CH 2、-CH 2-CH 2-(CH 2CH 3) 2、或-CH 2-CH(CH 3) 2，，其中n=1至5。
在一些實施例中，沉積前驅物亦可包括分子氧（O 2）。在實施例中，O 2的流率相對於含矽前驅物的流率之比可以維持在有助於形成具有如由膜特性諸如楊氏模數及硬度等所反映的低介電常數（K值）及高機械穩定性兩者的沉積態低K膜的流率比。在實施例中，O 2相對於含矽前驅物的流率比可大於或為約2:1、大於或為約2.5:1、大於或為約3:1、大於或為約3.5:1、大於或為約4:1、大於或為約4.5:1、大於或為約5:1、或更大。
在另外的實施例中，沉積前驅物亦可包括一或多種載氣，諸如氦氣及氮氣（N 2）。儘管一或多種載氣可以與其他沉積前驅物一起輸送，但是載氣可以被視為惰性氣體，該等惰性氣體不會反應形成沉積態低K膜的一部分。
在另外的實施例中，含矽前驅物的流率可大於或為約2000毫克/分鐘（mgm）、大於或為約2100 mgm、大於或為約2250 mgm、大於或為約2500 mgm、大於或為約2750 mgm、大於或為約2900 mgm、大於或為約3000 mgm、或更大。在另外的實施例中，O 2的流率可係大於或為約120 sccm、大於或為約130 sccm、大於或為約140 sccm、大於或為約150 sccm、大於或為約200 sccm、大於或為約250 sccm、大於或為約300 sccm、大於或為約350 sccm、大於或為約400 sccm、大於或為約450 sccm、大於或為約500 sccm、或更大。在另外的實施例中，一或多種載氣的流率可係大於或為約1000 sccm、大於或為約2000 sccm、大於或為約3000 sccm、大於或為約3000 sccm、大於或為約4000 sccm、大於或為約5000 sccm、或更大。在另外的實施例中，組合的沉積前驅物的流率可係大於或為約1150 sccm、大於或為約1500 sccm、大於或為約2000 sccm、大於或為約3000 sccm、大於或為約4000 sccm、大於或為約5000 sccm、或更大。
在一些實施例中，已經觀察到O 2相對於含矽前驅物的過大流率可將沉積態的低K膜的介電常數增加至異常大的程度。據信，在該等情況下，過大的O 2流率可能導致膜中的氧及氫之間的產生羥基（-OH）基團的反應次數增加。在許多實施例中，含矽、氧及碳的低K膜的介電常數可對膜中羥基的量高度敏感。膜中羥基量的相對較小增加（例如，小於或為約1 at.%的增加）可導致膜的介電常數的相對較大增加（例如，大於或為約10%的增加）。在一些實施例中，O 2流率可小於或為約200 sccm、小於或為約180 sccm、小於或為約160 sccm、小於或為約150 sccm、或更小。
在另外的實施例中，流入半導體處理腔室的基板處理區域中的沉積前驅物可以改變腔室中的壓力。在實施例中，半導體基板腔室壓力的特徵可在於在低K膜形成期間的壓力大於或為約1托、大於或為約2托、大於或為約3托、大於或為約4托、大於或為約5托、大於或為約6托、大於或為約7托、大於或為約8托、大於或為約9托、大於或為約10托、或更大。
方法300的實施例亦可包括在操作310處從沉積前驅物產生沉積電漿。在實施例中，沉積電漿可以在處理區域內從沉積前驅物產生，諸如藉由向面板提供RF功率以在半導體處理腔室的基板處理區域內產生電漿。沉積電漿可以以前述頻率中的任何頻率產生，並且可以以小於15 MHz（例如，13.56 MHz）的頻率產生。儘管可以使用較高的頻率，但是在一些實施例中，與較高的電漿頻率操作不同，較低頻率的電漿產生可促進在處理期間移除碳。
方法300的實施例亦可包括在操作315處在基板上沉積低K膜。在實施例中，基板存在於半導體處理腔室的基板處理區域中，並且低K膜是從由亦存在於處理區域中的沉積電漿產生的沉積電漿流出物形成。在一些實施例中，基板的特徵可在於沉積期間的溫度大於或為約400℃、大於或為約405℃、大於或為約410℃、大於或為約415℃、大於或為約420℃、大於或為約425℃、大於或為約430℃、大於或為約435℃、大於或為約440℃、大於或為約445℃、大於或為約450℃、或更大。在實施例中，基板的溫度可經設置以增加沉積態的低K膜中的Si-C交聯的量。增加Si-C交聯可增加低K膜的機械穩定性。在實施例中，沉積態的低K膜的特徵可在於在較高溫度下增加的楊氏模數及增加的硬度。另一方面，過高的溫度可導致沉積的低K膜中的碳揮發並從膜中脫氣。在過高的溫度下，大量的碳可作為碳氧化物（例如，CO、CO 2）及揮發性有機化合物（例如，-CH 3、CH 4）從低K膜中移除，以降低膜中的碳位準。降低的碳位準可將膜的介電常數（K值）增加到大於3.0、大於或為約3.1、大於或為約3.2、大於或為約3.3、大於或為約3.4、大於或為約3.5、或更大的位準。在一些實施例中，在沉積低K膜期間，基板的特徵可在於溫度低於或為約450℃。
在一些實施例中，低K膜的沉積速率可超過500 Å/分鐘，並且可以以大於或為約700 Å/分鐘、大於或為約1,000 Å/分鐘、大於或為約1,200 Å/分鐘、大於或為約1,400 Å/分鐘、大於或為約1,600 Å/分鐘、大於或為約1,800 Å/分鐘、大於或為約2,000 Å/分鐘的速率沉積。在沉積到足夠的厚度（例如，小於或約1000 Å）後，許多習知製程可隨後將基板轉移到第二腔室以執行處理，諸如UV處理或其他沉積後處理。此可能會降低生產量，並且藉由需要額外的腔室或工具來執行處理，可能會增加生產成本。然而，本技術可以生產包括碳摻雜的氧化矽在內的材料，該等材料的特徵可在於沉積時具有足夠的材料性質，並且不需要額外的處理，諸如UV處理。儘管本技術的實施例可包括沉積之後的額外處理，但是膜的沉積特性可包括相對於習知技術的一系列改進。
如上所述，本技術的處理方法包括利用形成具有低介電常數及高機械穩定性的低K膜的沉積前驅物及處理條件的實施例。在處理方法300的實施例中，沉積態的低K膜可以形成為介電常數小於或為約3.0、小於或為約2.9、小於或為約2.8、小於或為約2.7、小於或為約2.6、或更小的含矽、碳及氧的膜。膜的低介電常數可以至少部分地歸因於膜中的碳的量。在實施例中，作為沉積態的低K膜的原子百分比的碳的量可以大於或為約25 at.%、大於或為約26 at.%、大於或為約27 at.%、大於或為約28 at.%、大於或為約29 at.%、大於或為約30 at.%、或更大。
當藉由習知沉積方法形成時，具有大於或為約25 at.%的碳的低K膜通常具有低機械穩定性。本技術的處理方法包括產生沉積態低K膜的實施例，該沉積態低K膜的特徵在於高碳位準下的高機械穩定性。在實施例中，沉積態的低K膜的特徵可在於楊氏模數大於或為約5 GPa，並且特徵可在於楊氏模數大於或為約7.5 GPa、大於或為約10 GPa、大於或為約15 GPa、大於或為約16 GPa、大於或為約17 GPa、大於或為約18 GPa、大於或為約19 GPa、大於或為約20 GPa、或更大。在另外的實施例中，沉積態的低K膜的特徵可在於硬度大於或為約3 GPa，並且特徵可在於硬度大於或為約3.5 GPa、大於或為約4 GPa、大於或約4.5 GPa、大於或約5 GPa、大於或約5.5 GPa、大於或約6 GPa、大於或約6.5 GPa、大於或約7 GPa、大於或約7.5 GPa、大於或約8 GPa、大於或為約10 GPa、或更大。
在一些實施例中，低K膜的降低的介電常數（K值）及增加的機械穩定性可能與作為膜中的整體碳的一部分的甲基的位準的增加相關。在實施例中，增加的甲基位準可部分歸因於亦包括至少一個乙烯基的含矽沉積前驅物。乙烯基可以在沉積溫度下容易地氫化以形成甲基。沉積態的低K膜的特徵可在於低K膜中甲基（-CH 3）相對於氧化矽（SiO）基團的原子（亦即，分子）百分比，如藉由歸因於該等基團的紅外吸收峰的面積所量測。在實施例中，甲基（-CH 3）的原子百分比可大於2.5 at%、大於2.75 at%、大於或為約3 at%、大於3.25 at%、大於3.5 at%、大於3.75 at%、大於4 at%、或更大。
如上所述，本技術的實施例形成具有低介電常數及高機械穩定性的低K膜的能力可以部分歸因於膜中的Si-C交聯的量。在實施例中，鍵合至至少兩個矽原子以形成Si-C-Si交聯鍵的碳原子的百分比可大於0.03 at.%、大於或為約0.06 at.%、大於或為約0.09 at.%、大於或為約0.12重量%、大於或為約0.15 at.%、大於或為約0.18 at.%、大於或為約0.21 at.%、大於或為約0.24 at.%、或更大。本技術的該等及其他實施例提供了一種從含矽、碳及氧的電漿流出物形成沉積態的低K膜的途徑，所述低K膜具有較低的介電常數、較高的楊氏模數及較高的硬度，可以用習知電漿沉積方法產生，並且不需要額外的處理操作，諸如UV固化。
在前面的描述中，出於解釋的目的，已經闡述了許多細節，以便提供對本技術的各種實施例的理解。然而，對於熟習此項技術者而言將顯而易見的是，某些實施例可以在沒有該等細節中的一些細節或者具有額外細節的情況下實踐。
已經揭示了幾個實施例，熟習此項技術者將會認識到，在不脫離實施例的精神的情況下，可以使用各種修改、替代構造和等同物。此外，為了避免不必要地模糊本技術，沒有描述許多眾所周知的製程及元件。因此，以上描述不應被視為限制該技術的範疇。
在提供值範圍的情況下，應當理解的是，除非上下文另有明確指示，否則該範圍的上限與下限之間的每個中介值介至下限單位的最小分數亦被特別揭示。包含在規定範圍內的任何規定值或未規定的中介值與該規定範圍內的任何其他規定值或中介值之間的任何較窄範圍。彼等較小範圍的上限及下限可獨立地被包括在該範圍中或排除在該範圍之外，並且該技術亦涵蓋其中任一極限值被包括在較小範圍中、沒有一個極限值被包括在較小範圍中或兩個極限值都被包括在較小範圍中的每個範圍，受制於規定範圍內的任何特別排除的極限值。當規定範圍包括該等極限值中的一或兩者時，亦包括排除了彼等被包括的極限值中的一或兩者的範圍。
如本文和所附申請專利範圍中所使用的，除非上下文另有明確指示，否則單數形式「一個（種）」、「一」和「該」包括複數個引用物。因此，例如，提及「一材料」包括複數種此類材料，並且提及「該前驅物」包括提及熟習此項技術者已知的一或多種前驅物及其等同物，等等。
此外，當在本說明書和以下申請專利範圍中使用時，詞語「包括」、「包含」和「含有」意欲指定所陳述的特徵、整數、部件或操作的存在，但是它們不排除一或多個其他特徵、整數、部件、操作、動作或基團的存在或添加。
100:處理系統 102:前開式晶圓傳送盒 104:機器人臂 106:低壓保持區域 108a:基板處理腔室 108b:基板處理腔室 108c:基板處理腔室 108d:基板處理腔室 108e:基板處理腔室 108f:基板處理腔室 109a:串聯區段 109b:串聯區段 109c:串聯區段 110:第二機器人臂 200:電漿系統 201:內側壁 202:腔室主體 203:電源輸出口/電源盒 204:腔室蓋 206:遮蔽環 208:前驅物分配系統 212:側壁 216:底壁 218:雙通道噴頭 220A:處理區域 220B:處理區域 222:通道 224:通道 225:圓周泵送腔 226:桿 227:襯墊組件 228:基座 229:基板 230:桿 231:排出埠 232:加熱元件 233:凸緣 235:圓周環 238:基座組件 240:前驅物入口通道 244:阻擋板 246:面板 247:冷卻通道 248:基底板 258:介電質隔離器 260:基板轉移埠 261:基板升降銷 264:泵送系統 265:射頻（「RF」）源 300:方法 305:操作 310:操作 315:操作
藉由參考說明書的剩餘部分和附圖，可以實現對所揭示技術的本質和優點的進一步理解。
第1圖圖示了根據本技術的一些實施例的示例性處理系統的俯視圖。
第2圖圖示了根據本技術的一些實施例的示例性電漿系統的示意性剖視圖。
第3圖圖示了根據本技術的一些實施例的示例性半導體處理方法的操作。
附圖中的幾幅圖係作為示意圖被包括。應當理解的是，該等圖是為了說明的目的，並且除非特別聲明是按比例的，否則不視為係按比例的。此外，作為示意圖，附圖係提供用於幫助理解，並且與現實表示相比，附圖可不包括所有態樣或資訊，並且可包括用於說明目的的誇大材料。
在附圖中，相似的部件及/或特徵可以具有相同的參考標記。此外，相同類型的各種部件可以藉由在參考標記後面加上在相似的部件之間進行區分的字母來區分。若說明書中僅使用第一參考標記，則該描述適用於具有相同第一參考標記的類似部件中的任何一個類似部件，而無論字母如何。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
300:方法
305:操作
310:操作
315:操作

Claims (20)

  1. 一種半導體處理方法，包括以下步驟： 使沉積前驅物流入一半導體處理腔室的一基板處理區域中，其中該等沉積前驅物包括含有至少一個乙烯基的一含矽前驅物； 在該基板處理區域內從該等沉積前驅物產生一沉積電漿；以及 在該基板上從該沉積電漿的電漿流出物沉積一含矽及碳的材料，其中該沉積態的含矽及碳的材料的特徵在於介電常數小於或為約3.0。
  2. 如請求項1所述之半導體處理方法，其中該含矽前驅物的特徵在於式1：
    Figure 03_image009
    其中R 1、R 2、及R 3可包括C 1-C 6烷基或C 1-C 6烷氧基基團，並且 其中R 1、R 2、及R 3中的至少一者是烷氧基。
  3. 如請求項1所述之半導體處理方法，其中該含矽前驅物包括乙烯基甲基二甲氧基矽烷。
  4. 如請求項1所述之半導體處理方法，其中該等沉積前驅物進一步包括分子氧（O 2）。
  5. 如請求項4所述之半導體處理方法，其中該分子氧與該含矽前驅物的一流率比大於或為約2:1。
  6. 如請求項1所述之半導體處理方法，其中該含矽及碳的材料的特徵在於一甲基摻入量大於2.5 at.%。
  7. 如請求項1所述之半導體處理方法，其中該含矽及碳的材料的特徵在於一楊氏模數大於或為約5 GPa。
  8. 如請求項1所述之半導體處理方法，其中該含矽及碳的材料的特徵在於一硬度大於或為約3 GPa。
  9. 一種半導體處理方法，包括以下步驟： 使沉積前驅物流入一半導體處理腔室的一基板處理區域中，其中該等沉積前驅物包括一含矽、碳及氧的前驅物； 在該基板處理區域內從該等沉積前驅物產生一沉積電漿，其中該半導體處理腔室的特徵在於在該沉積電漿的該產生期間的一溫度大於或為約400℃；以及 在該基板上從該沉積電漿的電漿流出物沉積一含矽、碳及氧的材料，其中該沉積態的含矽、碳及氧的材料的特徵在於一介電常數小於或為約3.0。
  10. 如請求項9所述之半導體處理方法，其中該處理腔室的特徵在於在該沉積電漿的該產生期間的一溫度低於或為約420℃。
  11. 如請求項9所述之半導體處理方法，其中該沉積前驅物進一步包括分子氧（O 2），並且其中該分子氧具有的進入該半導體處理腔室的一流率小於或為約150 sccm。
  12. 如請求項9所述之半導體處理方法，其中該含矽、碳及氧的前驅物包含至少一個乙烯基。
  13. 如請求項9所述之半導體處理方法，其中該沉積態的含矽、碳及氧的材料的特徵在於一碳量大於或為約25 at.%。
  14. 如請求項9所述之半導體處理方法，其中該沉積態的含矽、碳及氧的材料的特徵在於一楊氏模數大於或約5 GPa並且一硬度大於或為約3 GPa。
  15. 一種半導體處理方法，包括以下步驟： 使沉積前驅物流入一半導體處理腔室的一基板處理區域中，其中該等沉積前驅物包括一含矽前驅物及分子氧（O 2），並且其中該含矽前驅物具有的進入該半導體處理腔室的一流率小於或為約2000 mgm，並且該O 2的一流率大於或為約120 sccm； 在該基板處理區域內從該等沉積前驅物產生一沉積電漿；以及 在該基板上從該沉積電漿的電漿流出物沉積一含矽、碳及氧的材料，其中該沉積態的含矽、碳及氧的材料的特徵在於一介電常數小於或為約3.0。
  16. 如請求項15所述之半導體處理方法，其中該等沉積前驅物進一步包括至少一種包含氦或氮（N 2）的載氣。
  17. 如請求項15所述之半導體處理方法，其中該分子氧與該含矽前驅物的一流率比大於或為約2:1。
  18. 如請求項15所述之半導體處理方法，其中該含矽前驅物包含至少一個乙烯基。
  19. 如請求項15所述之半導體處理方法，其中該含矽、碳及氧的材料的特徵在於一甲基摻入量大於2.5 at.%並且一碳量大於或為約25 at.%。
  20. 如請求項15所述之半導體處理方法，其中該沉積態的含矽、碳及氧的材料的特徵在於一楊氏模數大於或為約5 GPa並且一硬度大於或為約3 GPa。
TW110134365A 2020-09-15 2021-09-15 沉積低k介電膜的系統及方法 TWI827977B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/021,035 US11600486B2 (en) 2020-09-15 2020-09-15 Systems and methods for depositing low-κdielectric films
US17/021,035 2020-09-15

Publications (2)

Publication Number Publication Date
TW202217042A true TW202217042A (zh) 2022-05-01
TWI827977B TWI827977B (zh) 2024-01-01

Family

ID=80625812

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110134365A TWI827977B (zh) 2020-09-15 2021-09-15 沉積低k介電膜的系統及方法

Country Status (6)

Country Link
US (1) US11600486B2 (zh)
JP (1) JP2023541932A (zh)
KR (1) KR20230066111A (zh)
CN (1) CN116348989A (zh)
TW (1) TWI827977B (zh)
WO (1) WO2022060613A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116190209B (zh) * 2023-02-27 2024-03-22 粤芯半导体技术股份有限公司 低介电常数介质层及金属互连结构的制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989998A (en) 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
KR101227664B1 (ko) 2002-01-31 2013-01-29 도소 가부시키가이샤 유기실란화합물을 포함하여 구성되는 절연막용 재료, 그 제조방법 및 반도체장치
US6815373B2 (en) 2002-04-16 2004-11-09 Applied Materials Inc. Use of cyclic siloxanes for hardness improvement of low k dielectric films
US20070173071A1 (en) 2006-01-20 2007-07-26 International Business Machines Corporation SiCOH dielectric
US8298965B2 (en) 2008-09-03 2012-10-30 American Air Liquide, Inc. Volatile precursors for deposition of C-linked SiCOH dielectrics
US8932674B2 (en) * 2010-02-17 2015-01-13 American Air Liquide, Inc. Vapor deposition methods of SiCOH low-k films
US20120121823A1 (en) 2010-11-12 2012-05-17 Applied Materials, Inc. Process for lowering adhesion layer thickness and improving damage resistance for thin ultra low-k dielectric film
KR101759891B1 (ko) 2015-06-23 2017-07-21 (주)디엔에프 실리콘 전구체 및 이를 이용한 실리콘 함유 박막의 제조방법
US9754822B1 (en) * 2016-03-02 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method

Also Published As

Publication number Publication date
CN116348989A (zh) 2023-06-27
JP2023541932A (ja) 2023-10-04
US11600486B2 (en) 2023-03-07
WO2022060613A1 (en) 2022-03-24
TWI827977B (zh) 2024-01-01
US20220084815A1 (en) 2022-03-17
KR20230066111A (ko) 2023-05-12

Similar Documents

Publication Publication Date Title
US7718553B2 (en) Method for forming insulation film having high density
TWI394215B (zh) 獲得具有較佳抗蝕性之低ｋ介電阻障層的方法
EP1523034A2 (en) Method of manufacturing silicon carbide film
JP5006428B2 (ja) 窒素含有前駆物質を用いる誘電体バリアの堆積
JP7465256B2 (ja) 非ｕｖ高硬度低ｋの膜堆積
TWI827977B (zh) 沉積低k介電膜的系統及方法
TW201528370A (zh) 用於增加硬度及模數的低ｋ膜之以二氧化碳及一氧化碳介入的固化
TWI789935B (zh) 半導體處理方法及半導體結構
US11621162B2 (en) Systems and methods for forming UV-cured low-κ dielectric films
US20240087880A1 (en) Systems and methods for depositing low-k dielectric films
TWI801917B (zh) 沉積低k介電膜的系統及方法
US20240087881A1 (en) Systems and methods for depositing low-k dielectric films
TW202419669A (zh) 用於沉積低k介電質膜之系統及方法
TWI847058B (zh) 半導體處理方法
TWI776396B (zh) 用於沉積低介電常數介電膜的系統及方法
US20240071817A1 (en) Adhesion improvement between low-k materials and cap layers
KR20230066447A (ko) 저-k 증착 챔버들을 세정하기 위한 시스템들 및 방법들
TW202033810A (zh) SiOC膜之氧化還原