TWI801917B - 沉積低k介電膜的系統及方法 - Google Patents

沉積低k介電膜的系統及方法 Download PDF

Info

Publication number
TWI801917B
TWI801917B TW110123490A TW110123490A TWI801917B TW I801917 B TWI801917 B TW I801917B TW 110123490 A TW110123490 A TW 110123490A TW 110123490 A TW110123490 A TW 110123490A TW I801917 B TWI801917 B TW I801917B
Authority
TW
Taiwan
Prior art keywords
silicon
containing material
carbon
carbon containing
forming
Prior art date
Application number
TW110123490A
Other languages
English (en)
Other versions
TW202208666A (zh
Inventor
波 謝
康Ｓ 嚴
憶軍 劉
立群 夏
熊睿通
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202208666A publication Critical patent/TW202208666A/zh
Application granted granted Critical
Publication of TWI801917B publication Critical patent/TWI801917B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本案提供一種形成含矽及碳材料之示例性方法，可以包括以下步驟：使含矽及氧及碳前驅物流進半導體處理腔室之處理區中。基板可安放在半導體處理腔室之處理區內。方法可包括以下步驟：在含矽及碳前驅物之處理區內形成電漿。電漿可以小於15 MHz（例如，13.56 MHz）之頻率形成。方法可包括以下步驟：在基板上沉積含矽及碳材料。所沉積之含矽及碳材料的特徵可在於介電常數低於或約3.5及硬度大於或約3 Gpa。

Description

沉積低K介電膜的系統及方法
本申請案主張於2020年6月29日提交之標題為「用於沉積低K介電膜之系統及方法」（SYSTEMS AND METHODS FOR DEPOSITING LOW-K DIELECTRIC FILMS）的美國專利申請案第16/914,960號之優先權，此申請案以引用之方式整個併入本文。
本申請案係關於沉積製程及腔室。更確切而言，本申請係關於產生不可使用UV處理之低K膜的方法。
積體電路可能藉由在基板表面上產生複雜圖案化材料層之製程來製造。在基板上產生圖案化材料需要用於形成及去除材料之控制方法。材料特性可能影響元件操作方式，並且也可能影響膜相對於彼此去除之方式。電漿增強沉積可產生具有某些特徵之膜。形成的許多膜需要額外處理來調整及增強膜之材料特性，以提供適當性質。
因而，需要可用於產生高品質元件及結構的改善系統及方法。本技術可解決這些及其他需求。
形成含矽及氧及碳材料之示例性方法可包括以下步驟：使含矽及氧及碳前驅物流進半導體處理腔室之處理區中。基板可安放在半導體處理腔室之處理區內。方法可包括以下步驟：在含矽及氧及碳前驅物之處理區內形成電漿。電漿可以小於15 MHz（例如，13.56 MHz）之頻率形成。方法可包括以下步驟：在基板上沉積含矽及氧及碳材料。所沉積之含矽及氧及碳材料的特徵可在於介電常數範圍為3.0至3.3、及硬度範圍為3.5 GPa至6.0 GPa。
在一些實施例中，含矽及氧及碳前驅物可包括氧。含矽及碳前驅物的特徵可在於碳與矽比例大於1。電漿可以低於15 MHz之頻率形成。所沉積之含矽及氧及碳材料的特徵可在於介電常數低於3.5（例如，3.0至3.3）。所沉積之含矽及碳材料的特徵可在於硬度大於或約為3.5 Gpa。所沉積之含矽及碳材料的特徵可在於楊氏模數大於或約為5 Gpa。所沉積之含矽及碳材料的特徵可在於甲基摻入小於或約3%（例如，1.5%至2.25%）。所沉積之含矽及碳材料的特徵可在於Si-C-Si鍵相對於總矽鍵之百分比在0.15%至0.3%的範圍中。
本申請案之一些實施例可包含形成含矽及碳材料之方法。方法包括以下步驟：將沉積前驅物提供進半導體處理腔室之處理區中，其中將基板安放在半導體處理腔室之處理區內，以及其中沉積前驅物以式1表徵：
Figure 02_image001
其中在式1中， R1 可包括C1 -C6 烷基，諸如-CH3 、-CH2 CH3 、-CH2 CH2 CH3 、-CH2 CH2 CH2 CH3 、-CH2 CH2 CH2 CH2 CH3 、或-CH2 CH2 CH2 CH2 CH2 CH3 ， R2 可包括C1 -C6 烷基，諸如-CH3 、-CH2 CH3 、-CH2 CH2 CH3 、-CH2 CH2 CH2 CH3 、-CH2 CH2 CH2 CH2 CH3 、或-CH2 CH2 CH2 CH2 CH2 CH3 ， R3 可包括-OCH3 、-CH3 、-H、-(CH2 )、CH3 、-0(CH2 )n CH3 、-CH=CH2 ,-CH2 -CH2 -(CH2 CH3 )2 、或 -CH2 -CH(CH3 )2 ，以及 R4 可包括-OCH3 、-CH3 、-H、-(CH2 )n CH3 、-O(CH2 )n CH3 、-CH=CH2 、-CH2 -CH2 -(CH2 CH3 )2 、或-CH2 -CH(CH3 )2 。 方法可包括以下步驟：在沉積前驅物之處理區內形成電漿。電漿可以低於15 MHz之頻率形成。方法可包括以下步驟：在基板上沉積含矽及碳材料。所沉積之含矽及碳材料的特徵可在於介電常數低於3.5及硬度為3.5 GPa至6.0 GPa。
在一些實施例中，沉積前驅物的特徵可在於碳與矽之比例大於或約為3。沉積前驅物的特徵可在於氧與矽之比例大於或約為1.5。所沉積之含矽及碳材料的特徵可在於介電常數低於或約為3.5。所沉積之含矽及碳材料的特徵可在於硬度大於或約為3 Gpa。所沉積之含矽及碳材料的特徵可在於楊氏模數大於或約5 Gpa。所沉積之含矽及碳材料的特徵可在於甲基摻入低於或約3%。所沉積之含矽及碳材料的特徵可在於Si-C-Si鍵相對於總矽鍵之百分比在0.15%至0.3%的範圍中。
本申請案之一些實施例可包含形成含矽及碳材料之方法。方法可以包括以下步驟：使含矽及氧及碳前驅物流進半導體處理腔室之處理區中。基板可安放在半導體處理腔室之處理區內。方法可包含以下步驟：在含矽及碳及氧前驅物之處理區內形成電漿。電漿可以低於15 MHz之頻率形成。方法可包括以下步驟：在基板上沉積含矽及碳材料。所沉積之含矽及碳材料的特徵可在於介電常數低於3.5。
在一些實施例中，所沉積之含矽及碳材料的特徵可在於硬度大於或約為3 Gpa。所沉積之含矽及碳材料的特徵可在於楊氏模數大於或約為5 Gpa。所沉積之含矽及碳材料的特徵可在於甲基摻入低於或約為3%。所沉積之含矽及碳材料的特徵可在於Si-C-Si鍵相對於總矽鍵之百分比在0.15%至0.3%的範圍中。
此種技術可提供優於習用系統及技術之眾多益處。例如，利用高頻功率可改良沉積特徵。另外，將低K形成減少至單腔室製程可降低生產成本、所有權成本及生產隊列時間。結合以下描述及附圖更詳細地描述這些及其他實施例，以及其許多優勢及特徵。
在後段製程半導體處理期間，可產生促進金屬化的結構，諸如二重鑲嵌結構。這些結構可透過使用遮蔽及低K膜之若干處理步驟而產生，這些膜可被處理及去除。利用化學機械製程來執行去除步驟，此化學機械製程包括一定量之要去除材料之物理磨損。低K膜的特徵可在於相對較低硬度及拉伸模數，此較低硬度及拉伸模數在研磨期間可限制膜的有效性，因為研磨期間的高剪切應力可使低K膜產生裂紋並導致元件失效。為了提高硬度並保持較低K值，許多習用技術不得不包括如UV固化之額外處理步驟來提高膜硬度。這些額外製程可顯著降低產量並且經常需要工具上之額外處理腔室。
本技術可提供所沉積之低K膜來克服這些問題，此些低K膜的特徵可在於較高硬度。藉由利用特徵為特定氧與碳比例之特定前驅物來在較高溫度下執行沉積，可在膜內增大矽-及-氧化物鍵合，同時保持所需的碳部分比率以保持降低的介電常數。這可克服介電常數隨模數及硬度增長之自然趨勢，同時亦減少處理期間所需的操作數。特定而言，本技術在沉積之後可不利用後續處理，包括UV暴露、電漿處理、或其他處理操作來後處理膜以提高硬度。
儘管剩餘揭示內容將習用地確定利用本揭示技術的特定沉積製程，但是將容易理解的是，系統及方法同樣適用於其他沉積及清潔腔室，以及可能發生在此些腔室中之製程。因此，本技術不應被認為僅限制於與這些特定沉積製程或腔室一起使用。在描述根據本揭示之實施例的額外細節之前，本揭示將論述一個可能的系統及腔室，其可用於根據本技術之實施例執行沉積製程。
第1圖根據實施例示出具有沉積、蝕刻、烘烤、及固化腔室之處理系統100的一個實施例之頂部平面圖。在圖式中，一對前開式晶圓傳送盒102供應各種尺寸之基板，基板由機械臂104接收並且放入低壓保持區106中，隨後再放入位於串聯部分109a-c中的基板處理腔室108a-f中之一者中。第二機械臂110可用於將基板晶圓從保持區106傳送至基板處理腔室108a-f並返回。每個基板處理腔室108a-f，可經裝配以執行若干基板處理操作，包括形成本文描述之半導體材料堆疊，以及電漿增強化學氣相沉積、原子層沉積、物理氣相沉積、蝕刻、預清潔、脫氣、定向、及其他基板製程，包括退火、灰化等。
基板處理腔室108a-f可包括一或多個系統部件，用於在基板上沉積、退火、固化及/或蝕刻介電膜及其他膜。在一個配置中，兩對處理腔室，例如108c-d及108e-f，可用於在基板上沉積介電材料，並且第三對處理腔室，例如108a-b，可用於蝕刻所沉積介電質。在另一配置中，所有三對腔室，例如108a-f，可經配置以在基板上沉積交替介電膜堆疊。所描述製程之任一個或多個可在與不同實施例中示出之製造系統分隔開的腔室中進行。應理解，系統100考慮具有用於介電膜之沉積、蝕刻、退火及固化腔室之另外的配置。
第2圖根據本技術之一些實施例示出示例性電漿系統200之示意剖視圖。電漿系統200可示出可與上述串聯部分109之一或多個中適配的一對處理腔室108，並且其可包括根據本技術之實施例的蓋堆疊部件，並且下文將進一步解釋。電漿系統200大體可包括腔室主體202，其具有側壁212、底壁216、及定義一對處理區220A及220B之內側壁201。處理區220A-220B中之每一者可類似地配置，並且可包括相同部件。
例如，處理區220B（其部件亦被包括入處理區220A中）可包括透過形成於電漿系統200中底壁216中之通道222而設置在處理區中的基座228。基座228可提供一加熱器，其經調適以在基座之暴露表面（諸如主體部分）上支撐基板229。基座228可包括加熱元件232，例如電阻式加熱元件，其可按期望製程溫度加熱及控制基板溫度。基座228亦可藉由遠程加熱元件，諸如燈組件、或任何其他加熱裝置來加熱。
基座228之主體可藉由凸緣233耦接至莖桿226。莖桿226可將基座228與電源插座或電源箱203電耦接在一起。電源箱203可包括一驅動系統，此驅動系統控制基座228在處理區220B內之提升及移動。莖稈226亦可包括用於將電功率提供至基座228的電源介面。電源箱203亦可包括用於電功率及溫度指示器之介面，諸如熱電偶介面。莖稈226可包括經調適以與電源箱203可拆卸式耦接之基底組件238。在電源箱203上方示出圓周環235。在一些實施例中，圓周環235可為適於作為機械止動件或台階之肩部，其經配置以在基底組件238與電源箱203之上表面之間提供機械介面。
所包括之桿230可穿過形成於處理區220B之底壁216中的通道224，並且可用於將基板升舉銷261設置穿過基座228之主體。基板升舉銷261可選擇性地將基板229與基座分隔開以促進基板229與機器人交換，此機器人用於經由基板傳送口260將基板229傳送進出處理區220B。
腔室蓋204可與腔室主體202之頂部耦接。蓋204可容納與其耦接的一或多個前驅物分配系統208。前驅物分配系統208可包括前驅物入口通道240，其可經由雙通道噴淋頭218將反應物及清潔前驅物傳送進處理區220B中。雙通道噴淋頭218可包括環形底板248，其具有設置在面板246中間之阻擋板244。射頻(radio frequency;「RF」)源265可與雙通道噴淋頭218耦接，其可為雙通道噴淋頭218供電以在雙通道噴淋頭218之面板246與基座228之間產生電漿區。雙通道噴淋頭218及/或面板246可包括一或多個開口，從而允許前驅物從前驅物分配系統208流至處理區220A及/或220B。在一些實施例中，開口可包括直型開口與圓錐形開口中之至少一個。在一些實施例中，RF源可與腔室主體202之其他部分（諸如基座228）耦接，以促進電漿生成。介電絕緣體258可設置在蓋204與雙通道噴淋頭218之間，以防止將RF源傳導至蓋204。遮蔽環206可設置在基座228外圍，與基座228接合。
可選的冷卻通道247可在前驅物分配系統208之環形底板248中形成，以在運行期間冷卻環形底板248。熱傳送流體，諸如水、乙二醇、氣體等，可經由冷卻通道247循環，使得底板248可保持在預定溫度下。襯墊組件227可設置在與腔室主體202之側壁201、212緊鄰的處理區220B內，以防止側壁201、212暴露於處理區220B內之處理環境。襯墊組件227可包括圓周泵送腔225，其可耦接至泵送系統264，泵送系統264經配置以從處理區220B排出氣體及副產物，並控制處理區220B內之壓力。在襯墊組件227上可形成複數個排氣口231。排氣口231可經配置以允許氣體從處理區220B流至圓周泵送腔225，以促進氣體在系統200內之處理。
第3圖根據本技術之一些實施例示出半導體處理的示例性方法300之操作。此方法可在多種處理腔室中執行，包括上述處理系統200，以及其中可執行電漿沉積之任何其他腔室。方法300可包括許多可選操作，其可或不可與根據本技術之方法之一些實施例特定相關聯。
方法300可包括PECVD處理操作，以形成低K、高硬度、含矽及氧及碳材料，沉積在基板上而無需後沉積處理（例如，UV固化），以實現材料之低K及高硬度性質。方法可包括在方法300開始之前的任意操作，或此方法可包括在沉積低K、高硬度材料材料之後的額外操作。如第3圖所示，方法300可包括以下步驟，在操作305處使一或多種前驅物流進處理腔室中，其可將前驅物傳送進腔室之處理區中，其中可容納基板，諸如區220。
在一些實施例中，前驅物可為或包括含矽及氧及碳前驅物，用於產生低K、高硬度含矽及氧及碳材料。前驅物可或不可包括額外前驅物之輸送，諸如載氣及/或一個或氧氣。在一些實施例中，沉積前驅物可利用單種含矽及氧及碳沉積前驅物。儘管諸如惰性前驅物之載氣可與沉積前驅物一起輸送，但額外前驅物意欲與沉積前驅物反應並產生不可使用之沉積產物。示例性載氣可包括氦及氮氣(N2 )中之至少一種。
沉積前驅物可包括具有Si-O鍵及Si-C鍵之前驅物，並且可包括線性分支前驅物、環狀前驅物、或任意數目之額外前驅物。在一些實施例中，前驅物的特徵可在於碳及/或氧與矽的某些比例。例如，在一些實施例中，碳或氧與矽的比例可大於或約為1，及可大於或約1.5，大於或約2，大於或約2.5，大於或約3，大於或約3.5，大於或約4，或更大。藉由增大碳或氧相對於矽的數量，可提高殘餘部分或分子在膜內的額外摻入。此舉可改善材料性質，以及降低介電常數，如下文將進一步描述。
在上文特定實施例之描述中，將含矽及氧及碳沉積前驅物指定為具有中心矽原子及鍵合至中心矽的至少一個甲基及至少一個甲氧基。這些甲基甲氧基矽氧烷前驅物之特定實例包括DMDMOS、TMMOS、及MTMOS。本技術考慮使用額外沉積前驅物，其可替換或補償上文列出之特定前驅物實例。這些額外前驅物可包括至少一個矽原子、至少一個矽及烷基鍵、及至少一個矽及烷氧基鍵。在諸如存在單個矽原子之一些實例中，烷基及烷氧基均鍵合至同一矽原子。在附加實例中，至少一個矽原子具有至少一個矽及烷基鍵，以及至少一個其他矽原子具有至少一個矽及烷氧基鍵。上文描述之DMDMOS、TMMOS、及MTMOS前驅物具有甲基作為烷基，及甲氧基作為烷氧基。額外前驅物可具有烷基，諸如乙基、丙基、丁基、戊基、及/或己基，還有一或多個甲基，或代替一或多個甲基。類似地，除一或多個甲氧基之外或代替一或多個甲氧基，另外之前驅物可具有烷氧基，諸如乙氧基、丙氧基、丁氧基、戊氧基及/或己氧基。示例性沉積前驅物之附加實施例可包括具有式1之彼等前驅物：
Figure 02_image001
其中在式1中， R1 可包括C1 -C6 烷基，諸如-CH3 、-CH2 CH3 、-CH2 CH2 CH3 、-CH2 CH2 CH2 CH3 、-CH2 CH2 CH2 CH2 CH3 、或-CH2 CH2 CH2 CH2 CH2 CH3 ， R2 可包括C1 -C6 烷基，諸如-CH3 、-CH2 CH3 、-CH2 CH2 CH3 、-CH2 CH2 CH2 CH3 、-CH2 CH2 CH2 CH2 CH3 、或-CH2 CH2 CH2 CH2 CH2 CH3 ， R3 可包括-OCH3 、-CH3、-H、-(CH2 )n CH3 、-O(CH2 )n CH3 、-CH=CH2 ,-CH2 -CH2 -(CH2 CH3 )2 、或-CH2 -CH(CH3 )2 ，其中n = 1至5，以及 R4 可包括-OCH3 、-CH3 、-H、-(CH2 )n CH3 、-O(CH2 )n CH3 、-CH=CH2 、-CH2 -CH2 -(CH2 CH3 )2 、或-CH2 -CH(CH3 )2 ，其中n = 1至5。
本方法之實施例包括由一電漿流出物形成一材料，此電漿流出物由式1描述之一或多種沉積前驅物製成。所形成之材料可為含矽及氧及碳材料，諸如碳摻雜氧化矽。下文提供可用以形成電漿流出物，並將含矽及氧及碳材料沉積在基板上的含矽及氧及碳材料之附加實例。這些示例性前驅物可提供作為單種前驅物，或可組合作為兩個或更多種前驅物，以製成形成電漿流出物之沉積前驅物：
Figure 02_image004
Figure 02_image006
二甲基二甲氧基矽烷    三甲基甲氧基矽烷
Figure 02_image008
Figure 02_image010
甲基三甲氧基矽烷      二乙氧基甲基矽烷
Figure 02_image012
Figure 02_image014
八甲氧基環四矽氧烷   乙烯基甲基二甲氧基矽烷
Figure 02_image016
1,3-二甲基-1,1,3,3-四甲氧基二矽氧烷
Figure 02_image018
異丁基甲基二甲氧基矽烷
Figure 02_image020
四甲基-1,3-二甲氧基二矽氧烷
Figure 02_image022
異丁基三甲氧基矽烷
Figure 02_image024
雙(甲基二甲氧基甲矽烷基)甲烷
Figure 02_image026
乙烯基三甲氧基矽烷
Figure 02_image028
丙基甲基二甲氧基矽烷
Figure 02_image030
1,3,5,7-四甲基-1,3,5,7-四甲氧基環四矽氧烷
Figure 02_image032
1,2-雙(甲基二甲氧基甲矽烷基)乙烷
儘管可利用所述前驅物之任一種，但在一些實施例中，前驅物的特徵可在於碳與氧比例小於或約為4:1，以獲得更高硬度值。例如，在一些實施例中，前驅物之特徵為碳與氧比例小於或約3:1，小於或約2:1，小於或約4:3，或更低。視情況，附加量之氧可與矽前驅物一起流動，以在正形成之膜內進一步調整或保持氧與碳比例。在操作310中，電漿可由處理區內之前驅物生成，諸如藉由將RF源提供至面板以在處理區220內生成電漿，儘管可類似地使用能夠產生電漿之任何其他處理腔室。電漿可以上述頻率中之任一者生成，並可以小於15 MHz（例如，13.56 MHz）之頻率生成。儘管可使用更高頻率，但在一些實施例中，不同於更高電漿頻率操作，較低頻率電漿生成可促進在處理期間去除碳。
如上述，可將電漿流出物引入加熱基板，以有助於所沉積材料具有低K及高硬度。沉積可以在大於或約300℃之基板溫度下執行，其可改良碳從膜之釋放，以及在材料網路內交聯矽及氧鏈。正如下文將進一步解釋的，儘管一些碳態樣可能對膜有益，但其他態樣可能對所生產材料不太有益。因此，藉由升高沉積溫度，可改善膜性質。因此，在一些實施例中，沉積可發生在大於或約350℃、大於或約375℃、大於或約400℃、大於或約425℃、大於或約450℃、大於或約475℃、大於或約500℃、或更高的基板溫度下。特別地，對於特徵為相對於氧摻入之減少碳摻入的前驅物，較高溫度可促進相對於矽及氧鍵合，斷開較弱之Si-C-Si鍵，其可減少膜內之碳摻入，並提供優於習用膜之增大硬度。如下文解釋，可控制此操作以保持一定量的碳摻入，以保持膜之更低介電常數。
在操作315處，電漿中形成之材料可沉積於基板上，其可產生含矽及氧及碳材料。在一些實施例中，沉積速率可超過500 Å/min，並可以大於或約700 Å/min、大於或約1000 Å/min、大於或約1200 Å/min、大於或約1400 Å/min、大於或約1600 Å/min、大於或約1800 Å/min、大於或約2000 Å/min之速率沉積。在沉積至充足厚度之後，許多習用製程可將基板傳送至第二腔室以執行處理，諸如UV處理或其他沉積後處理。這可能減少產量，並可能藉由需要額外腔室或工具來執行處理，來增加生產成本。然而，本技術可生產材料，包括碳摻雜氧化矽，其特徵可在於所沉積之充足材料性質，並且無需額外處理，諸如UV處理。儘管本技術之實施例可在沉積之後包含額外處理，但膜之所沉積特性可包括優於習用技術之大量改進。
如上文解釋，在較低電漿頻率下運行之習用技術，可產生一定量之離子轟擊，其可另外從沉積材料釋放含碳材料，從而可提高膜之介電常數。藉由利用較高電漿頻率，以及根據本技術之前驅物，可產生低K介電材料，其特徵為介電常數小於或約3.5，及可小於或約3.45，小於或約3.4、小於或約3.35、小於或約3.3、小於或約3.25、小於或約3.2、小於或約3.15、小於或約3.1、小於或約3.05、小於或約3.0、或更低。
介電常數可與材料之性質有關，其中介電常數（即，k值）越低，所沉積材料之楊氏模數及/或硬度越低。藉由根據本技術之實施例產生含矽及氧及碳材料，所沉積之低k材料的硬度及模數可高於使用習用PECVD沉積方法的硬度及模數。例如，在一些實施例中，本技術可產生材料，其特徵在於楊氏模數大於或約5.0 Gpa，並且其特徵可在於楊氏模數大於或約5.5 Gpa、大於或約6.0 Gpa、大於或約6.5 Gpa、大於或約7.0 Gpa、大於或約7.5 Gpa、大於或約8.0 Gpa、大於或約8.5 Gpa、大於或約9.0 Gpa、大於或約9.5 Gpa、大於或約10.0 Gpa、或更高。類似地，本技術可產生材料，其特徵在於硬度大於或約3 Gpa，並且其特徵可在於硬度大於或約3.5 Gpa、大於或約4 Gpa、大於或約4.5 Gpa、大於或約5 Gpa、大於或約5.5 Gpa、大於或約6 Gpa、大於或約6.5 Gpa、大於或約7 Gpa、大於或約7.5 Gpa、大於或約8 Gpa、大於或約10 Gpa或更高。因此，本技術可產生的特徵在於低介電常數及高模數及硬度特性之含矽及氧及碳材料。
由本技術之實施例產生的材料特性可與併入膜中之甲基量，以及併入膜內之非甲基碳量（諸如CH2 或CH，鍵合在材料內）有關。處理可釋放一定量此類材料。例如，在一些實施例中，根據本技術產生之所沉積材料的特徵可在於併入或保持在材料內的甲基或CH3 百分比大於或約為1%，其可影響介電常數以及硬度兩者，並可助於提高硬度。因此，在一些實施例中，所沉積膜之特徵為膜內之甲基摻入大於或約1.25%、大於或約1.5%、大於或約1.75%、大於或約1.85%、大於或約1.95%、大於或約2%、大於或約2.1%、大於或約2.2%、大於或約2.25%、大於或約2.5%、大於或約3%、大於或約3.5%、或更高。
另外，所沉積材料中之SiCSi之百分比可小於或約1%，並可小於或約0.9%、小於或約0.8%、小於或約0.7%、小於或約0.6%、小於或約0.5%、小於或約0.4%、小於或約0.3%、小於或約0.2%、小於或約0.1%、小於或約0.075%、小於或約0.05%、小於或約0.025%、或更小，其可有助於相對於硬度減小介電常數。然而，藉由保持一定量之SiCSi鍵合，介電常數可減小而硬度提高，並且因此在一些實施例中，SiCSi百分比可保持大於或約0.1%及可保持大於或約0.15%，或更高。根據本技術之實施例，藉由利用含矽及氧及碳前驅物及具有高於碳摻入之氧摻入的處理特性，可產生低k介電材料，其特徵可在於增加硬度及楊氏模數值，以及其他材料性質。
在前文描述中，為了解釋之目的，已經闡述了許多細節以提供對本技術之各種實施例的理解。然而，對於熟習此項技術者將顯而易見的是，可以在沒有這些細節中之一些細節或者具有另外的細節的情況下實踐某些實施例。
已經揭示了幾個實施例，熟習此項技術者將認識到，可在不脫離實施例之精神的情況下，使用各種修改、替代構造及等同物。此外，為了避免不必要地使本技術模糊，並未描述許多眾所周知之製程及元件。因此，以上描述不應被視為限制本技術之範疇。
在提供值範圍之情況下，應當理解，除非上下文另外清楚地指出，否則亦具體揭示了在範圍之上限與下限之間的每個中間值（精確至下限之單位之最小分數）。涵蓋了所述範圍中的任何所述值或未陳述中間值與所述範圍中的任何其他所述或中間值之間的任何較窄範圍。這些較小範圍之上限及下限可獨立地被包含在此範圍中，或排除在範圍之外，並且每個範圍（其中任一、皆無或兩者界限被包含在較小的範圍內）亦被涵蓋在技術內，遵守所述範圍中任何具體排除的界限。當所述範圍包含界限之一或兩者時，則亦包含排除那些包含的界限中之任一或兩者的範圍。
除非上下文另外清楚地指出，否則單數形式「一(a)」、「一個(an)」及「該」包含複數引用。因此，例如，對「一種材料」的引用包括複數個此類材料，而對「該前驅物」的引用包括一或多種前驅物及熟習此項技術者已知的等價物，等等。
此外，當在本說明書及以下申請專利範圍中使用時，用字「包括(comprise(s))」、「包括(comprising)」、「含有contain(s)」、「含有(containing)」、「包含(include(s))」及「包含(including)」欲指明所述的特徵、整數、部件或操作之存在，但它們不排除一或更多個其他特徵、整數、部件、操作、動作或群組之存在或添加。
100:處理系統 102:前開式晶圓傳送盒 104:機械臂 106:低壓保持區 108a:基板處理腔室 108b:基板處理腔室 108c:基板處理腔室 108d:基板處理腔室 108e:基板處理腔室 108f:基板處理腔室 109a:串聯部分 109b:串聯部分 109c:串聯部分 110:第二機械臂 201:內側壁 202:腔室主體 203:電源箱 204:腔室蓋 206:遮蔽環 208:前驅物分佈系統 212:側壁 216:底壁 218:雙腔室噴淋頭 220A:處理區 220B:處理區 222:通道 224:通道 225:圓周泵送腔 226:莖稈 227:襯墊組件 228:基座 229:基板 230:桿 231:排氣口 232:加熱元件 233:凸緣 235:圓周環 238:基底組件 240:前驅物入口通道 244:阻擋板 246:面板 247:可選冷卻通道 248:環形基板 258:介電隔離器 260:基板運輸口 261:基板升舉銷 264:泵送系統 265:射頻源 300:示例性方法 305:操作 310:操作 315:操作
藉由參考說明書之其餘部分及圖式，可以實現對所揭示技術之性質及優點的進一步理解。
第1圖根據本技術之一些實施例示出示例性處理系統之頂部平面圖。
第2圖根據本技術之一些實施例示出示例性電漿系統之示意剖視圖。
第3圖根據本技術之一些實施例示出半導體處理的示例性方法之操作。
圖式中之一些圖式作為示意圖包含在內。應理解，圖式僅用於說明目的，除非特別說明為按尺度或成比例，否則不應視為按尺度或成比例。另外，作為示意圖，提供這些圖式有助於理解，並且與現實的表示相比可不包含所有態樣或資訊，並且為了說明目的可包含誇大的材料。
在附圖中，類似的部件及/或特徵可具有相同元件符號。此外，可藉由在元件符號後面加上一個區分類似部件的字母來區分相同類型的各種部件。若在說明書中僅使用第一元件符號，則描述適用於具有相同的第一元件符號的類似部件中之任一者，而不論字母如何。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
300:示例性方法
305:操作
310:操作
315:操作

Claims (18)

  1. 一種形成一含矽及碳材料的方法，該方法包括以下步驟：使一含矽及氧及碳前驅物流進一半導體處理腔室之一處理區中，其中將一基板安放在該半導體處理腔室之該處理區內；在該含矽及氧及碳前驅物之該處理區內形成一電漿，其中該電漿以一低於15MHz之頻率形成；以及在該基板上沉積一含矽及碳材料，其中所沉積之該含矽及碳材料的特徵在於一介電常數低於或約3.5，及其中所沉積之該含矽及碳材料的特徵在於一硬度大於或約3Gpa。
  2. 如請求項1所述之形成一含矽及碳材料的方法，其中該方法進一步包括以下步驟：使氧氣(O2)流入該半導體處理腔室之該處理區內。
  3. 如請求項1所述之形成一含矽及碳材料的方法，其中該電漿以一約13.56MHz之頻率形成。
  4. 如請求項1所述之形成一含矽及碳材料的方法，其中所沉積之該含矽及碳材料的特徵在於一介電常數範圍為約3.1至約3.3。
  5. 如請求項1所述之形成一含矽及碳材料的方法，其中所沉積之該含矽及碳材料的特徵在於一硬度大於或約5Gpa。
  6. 如請求項1所述之形成一含矽及碳材料的方 法，其中所沉積之該含矽及碳材料的特徵在於一楊氏模數大於或約5Gpa。
  7. 如請求項1所述之形成一含矽及碳材料的方法，其中所沉積之該含矽及碳材料的特徵在於一甲基摻入小於或約2.5%。
  8. 如請求項1所述之形成一含矽及碳材料的方法，其中所沉積之該含矽及碳材料的特徵在於一Si-C-Si鍵摻入小於或約0.5%。
  9. 一種形成一含矽及碳材料的方法，該方法包括以下步驟：將一沉積前驅物提供進一半導體處理腔室之一處理區中，其中將一基板安放在該半導體處理腔室之該處理區內，以及其中該沉積前驅物以式1表徵：
    Figure 110123490-A0305-02-0027-1
     其中R1可包括一C1-C6烷基，諸如-CH3、-CH2CH3、-CH2CH2CH3、-CH2CH2CH2CH3、-CH2CH2CH2CH2CH3、或-CH2CH2CH2CH2CH2CH3，R2可包括一C1-C6烷基，諸如-CH3、-CH2CH3、-CH2CH2CH3、-CH2CH2CH2CH3、-CH2CH2CH2CH2CH3、或-CH2CH2CH2CH2CH2CH3， R3可包括-OCH3、-CH3、-H、-(CH2)nCH3、-O(CH2)nCH3、-CH=CH2、-CH2-CH2-(CH2CH3)2、或-CH2-CH(CH3)2，以及R4可包括-OCH3、-CH3、-H、-(CH2)nCH3、-O(CH2)nCH3、-CH=CH2、-CH2-CH2-(CH2CH3)2、或-CH2-CH(CH3)2；在該沉積前驅物之該處理區內形成一電漿，其中該電漿以一低於15MHz之頻率形成；以及在該基板上沉積一含矽及碳材料，其中所沉積之該含矽及碳材料的特徵在於一介電常數低於或約3.5，及其中所沉積之該含矽及碳材料的特徵在於一硬度大於或約3Gpa。
  10. 如請求項9所述之形成一含矽及碳材料的方法，其中該方法進一步包括以下步驟：將氧氣(O2)與該沉積前驅物一起提供進該半導體處理腔室之該處理區內。
  11. 如請求項9所述之形成一含矽及碳材料的方法，其中該沉積前驅物的特徵在於氧與矽的比例大於或約2。
  12. 如請求項9所述之形成一含矽及碳材料的方法，其中所沉積之該含矽及碳材料的特徵在於一介電常數範圍為約3.1至約3.3。
  13. 如請求項9所述之形成一含矽及碳材料的方法，其中所沉積之該含矽及碳材料的特徵在於一楊氏模 數大於或約5Gpa。
  14. 如請求項9所述之形成一含矽及碳材料的方法，其中所沉積之該含矽及碳材料的特徵在於一甲基摻入小於或約2.5%。
  15. 如請求項9所述之形成一含矽及碳材料的方法，其中所沉積之該含矽及碳材料的特徵在於一Si-C-Si鍵摻入小於或約0.5%。
  16. 一種形成一含矽及碳材料的方法，該方法包括以下步驟：使一含矽及氧及碳前驅物流進一半導體處理腔室之一處理區中，其中將一基板安放在該半導體處理腔室之該處理區內；在該含矽及氧及碳前驅物之該處理區內形成一電漿，其中該電漿以一低於約13.56MHz之頻率形成；以及在該基板上沉積一含矽及碳材料，其中所沉積之該含矽及碳材料的特徵在於一介電常數低於或約3.5及一硬度大於約3Gpa。
  17. 如請求項16所述之形成一含矽及碳材料的方法，其中所沉積之該含矽及碳材料的特徵在於一楊氏模數大於或約5Gpa。
  18. 如請求項16所述之形成一含矽及碳材料的方法，其中所沉積之該含矽及碳材料的特徵在於一Si-C-Si鍵摻入小於或約0.5%。
TW110123490A 2020-06-29 2021-06-28 沉積低k介電膜的系統及方法 TWI801917B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/914,960 US11967498B2 (en) 2020-06-29 2020-06-29 Systems and methods for depositing low-k dielectric films
US16/914,960 2020-06-29

Publications (2)

Publication Number Publication Date
TW202208666A TW202208666A (zh) 2022-03-01
TWI801917B true TWI801917B (zh) 2023-05-11

Family

ID=79031343

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110123490A TWI801917B (zh) 2020-06-29 2021-06-28 沉積低k介電膜的系統及方法

Country Status (6)

Country Link
US (1) US11967498B2 (zh)
JP (1) JP2023532517A (zh)
KR (1) KR20230028452A (zh)
CN (1) CN115989335A (zh)
TW (1) TWI801917B (zh)
WO (1) WO2022005728A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1782125A (zh) * 2004-10-13 2006-06-07 国际商业机器公司 形成介电膜的方法和介电膜

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067414B1 (en) * 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
WO2001071776A2 (en) 2000-03-20 2001-09-27 N.V. Bekaert S.A. Materials having low dielectric constants and methods of making
US6448186B1 (en) 2000-10-06 2002-09-10 Novellus Systems, Inc. Method and apparatus for use of hydrogen and silanes in plasma
US6716770B2 (en) 2001-05-23 2004-04-06 Air Products And Chemicals, Inc. Low dielectric constant material and method of processing by CVD
US20190134663A1 (en) 2017-10-27 2019-05-09 Versum Materials Us, Llc Silacyclic Compounds and Methods for Depositing Silicon-Containing Films Using Same
US10910216B2 (en) 2017-11-28 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k dielectric and processes for forming same
US20190318925A1 (en) * 2018-04-11 2019-10-17 Versum Materials Us, Llc Monoorganoaminodisilane Precursors and Methods for Depositing Films Comprising Same
SG11202100058RA (en) 2018-08-29 2021-03-30 Applied Materials Inc Non-uv high hardness low k film deposition
EP3902939A4 (en) * 2019-02-05 2022-09-28 Versum Materials US, LLC CARBON DOPED SILICON OXIDE DEPOSIT
US11424118B2 (en) * 2020-01-23 2022-08-23 Micron Technology, Inc. Electronic devices comprising silicon carbide materials

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1782125A (zh) * 2004-10-13 2006-06-07 国际商业机器公司 形成介电膜的方法和介电膜

Also Published As

Publication number Publication date
CN115989335A (zh) 2023-04-18
US20210407792A1 (en) 2021-12-30
WO2022005728A1 (en) 2022-01-06
JP2023532517A (ja) 2023-07-28
KR20230028452A (ko) 2023-02-28
TW202208666A (zh) 2022-03-01
US11967498B2 (en) 2024-04-23

Similar Documents

Publication Publication Date Title
TWI394215B (zh) 獲得具有較佳抗蝕性之低ｋ介電阻障層的方法
TW201437416A (zh) 低收縮介電薄膜
CN116324021A (zh) 氮化硅膜的多层沉积和处理
TWI827977B (zh) 沉積低k介電膜的系統及方法
TWI801917B (zh) 沉積低k介電膜的系統及方法
TWI802202B (zh) 低溫石墨烯生長
TWI776396B (zh) 用於沉積低介電常數介電膜的系統及方法
TWI786867B (zh) 用於形成uv硬化的低k介電膜之系統及方法
US20230094012A1 (en) Rf pulsing assisted low-k film deposition with high mechanical strength
TWI847058B (zh) 半導體處理方法
US20240087880A1 (en) Systems and methods for depositing low-k dielectric films
US20240087881A1 (en) Systems and methods for depositing low-k dielectric films
US20240071817A1 (en) Adhesion improvement between low-k materials and cap layers
KR20230066447A (ko) 저-k 증착 챔버들을 세정하기 위한 시스템들 및 방법들
TW202419669A (zh) 用於沉積低k介電質膜之系統及方法