KR20230066447A - 저-k 증착 챔버들을 세정하기 위한 시스템들 및 방법들 - Google Patents

저-k 증착 챔버들을 세정하기 위한 시스템들 및 방법들 Download PDF

Info

Publication number
KR20230066447A
KR20230066447A KR1020237012469A KR20237012469A KR20230066447A KR 20230066447 A KR20230066447 A KR 20230066447A KR 1020237012469 A KR1020237012469 A KR 1020237012469A KR 20237012469 A KR20237012469 A KR 20237012469A KR 20230066447 A KR20230066447 A KR 20230066447A
Authority
KR
South Korea
Prior art keywords
processing chamber
substrate
plasma
dielectric film
processing
Prior art date
Application number
KR1020237012469A
Other languages
English (en)
Inventor
보 시에
루이통 시옹
강 섭 임
이준 리우
리-쿤 시아
수레 응오
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20230066447A publication Critical patent/KR20230066447A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0035—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by radiant energy, e.g. UV, laser, light beam or the like
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32899—Multiple chambers, e.g. cluster tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Public Health (AREA)
  • Epidemiology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

기판 프로세싱 챔버를 세정하기 위한 예시적인 반도체 프로세싱 방법들이 설명된다. 방법들은 기판 프로세싱 챔버에서 제1 기판 상에 유전체 막을 증착하는 단계를 포함할 수 있으며, 여기서, 유전체 막은 실리콘-탄소-산화물을 포함할 수 있다. 유전체 막을 갖는 제1 기판은 기판 프로세싱 챔버로부터 제거될 수 있고, 유전체 막은 기판 프로세싱 챔버에서 적어도 하나의 기판 상에 증착될 수 있다. 유전체 막이 기판 상에 증착된 후에, 적어도 하나의 기판이 기판 프로세싱 챔버로부터 제거될 수 있다. 유전체 막을 갖는 마지막 기판의 제거 후에, 에칭 플라즈마 배출물들이 기판 프로세싱 챔버 내로 유동할 수 있다. 에칭 플라즈마 배출물들은 약 500 sccm 이상의 NF3 플라즈마 배출물들, 및 약 1000 sccm 이상의 O2 플라즈마 배출물들을 포함할 수 있다.

Description

저-K 증착 챔버들을 세정하기 위한 시스템들 및 방법들
관련 출원에 대한 상호 참조
[0001] 본 출원은, 2020년 9월 14일에 출원되고 발명의 명칭이 "SYSTEMS AND METHODS FOR CLEALING LOW-K DEPOSITION CHAMBERS"인 미국 정규 출원 번호 제17/020,256호의 이익 및 우선권을 주장하며, 이로써 상기 출원은 그 전체가 인용에 의해 본원에 포함된다.
기술 분야
[0002] 본 기술은 유전체 증착 챔버들을 위한 처리 및 세정 프로세스들에 관한 것이다. 더 구체적으로, 본 기술은 UV 처리들을 활용하지 않을 수 있는, 저-k 막들을 증착하기 위한 챔버들을 처리 및 세정하는 방법들에 관한 것이다.
[0003] 집적 회로들은 기판 표면들 상에 복잡하게 패터닝된 재료 층들을 생성하는 프로세스들에 의해 가능해진다. 기판 상에 패터닝된 재료를 생성하는 것은 재료를 형성 및 제거하기 위한 제어된 방법들을 필요로 한다. 재료 특성들은 디바이스가 어떻게 동작하는 지에 영향을 미칠 수 있고, 또한 막들이 서로에 대해 어떻게 제거되는 지에 영향을 미칠 수 있다. 플라즈마-강화 증착은 소정의 특성들을 갖는 막들을 생성할 수 있다. 형성되는 많은 막들은 적합한 특성들을 제공하기 위해 막의 재료 특성들을 조정 또는 향상시키기 위한 부가적인 프로세싱을 필요로 한다.
[0004] 따라서, 고품질 디바이스들 및 구조들을 생산하는 데 사용될 수 있는 개선된 시스템들 및 방법들이 필요하다. 이들 및 다른 요구들이 본 기술에 의해 해결된다.
[0005] 본 기술의 실시예들은, 반도체 기판들 상에 고-탄소, 저-k 유전체 막들을 증착하는 프로세싱 챔버들의 표면들을 세정하기 위한 반도체 프로세싱 방법들을 포함한다. 이러한 표면들의 주기적인 세정은, 표면들로부터 축출되어 기판 상으로 떨어질 수 있는 유전체 재료의 과도한 축적을 방지한다. 축출된 입자 애더(adder)들은 기판 상에 디바이스 수율을 감소시키는 결함들을 생성한다. 고도로 복잡한 집적 회로들을 제조하는 현대의 반도체 프로세싱 방법들에서는, 기판 상의 1개 또는 2개의 적은 입자 애더들이 디바이스 수율을 허용할 수 없을 정도로 낮은 레벨로 감소시킬 수 있다. 다른 한편으로, 더 빈번하고 시간 소모적인 세정 동작들은 제조 시간들을 증가시키고 기판 처리량을 감소시킨다. 따라서, 본 기술은, 고-탄소, 저-k 유전체 막 증착 동작들 동안 챔버의 기판 처리량을 유지하거나 또는 증가시키면서, 챔버에서 기판들 상에 떨어지는 입자 애더들의 수를 감소시키는, 챔버 세정 및 처리 동작들에 대한 필요성을 해결한다.
[0006] 본 기술의 실시예들은 챔버에서 기판들 상에 유전체 재료들을 증착하는 동안 기판 프로세싱 챔버의 표면들 상에 형성된 유전체 재료들을 제거하기 위한 반도체 프로세싱 방법들을 포함한다. 프로세싱 방법들의 실시예들은 기판 프로세싱 챔버에서 제1 기판 상에 실리콘-탄소-산화물 유전체 막을 증착하는 단계를 포함할 수 있다. 일부 실시예들에서, 기판들 상에 증착된 실리콘-탄소-산화물 유전체 막은 약 20 중량% 이상의 탄소를 특징으로 할 수 있다. 유전체 막을 갖는 기판은 기판 프로세싱 챔버로부터 제거될 수 있고, 증착 동작은, 기판 프로세싱 챔버에 도입되고, 기판 프로세싱 챔버로부터 제거되는 적어도 하나의 기판에 대해 수행될 수 있다. 기판 프로세싱 챔버로부터 하나 이상의 기판들 중 마지막 기판의 제거 후에, 에칭 플라즈마 배출물들은 기판 증착들 동안 기판 프로세싱 챔버의 표면들 상에 형성된 유전체 재료들을 제거하기 위해 챔버 내로 유동할 수 있다. 에칭 플라즈마 배출물들은 약 500 sccm 이상의 NF3 플라즈마 배출물들, 및 약 1000 sccm 이상의 O2 플라즈마 배출물들을 포함할 수 있다.
[0007] 추가적인 실시예들에서, 방법들은 프로세싱 챔버로의 기판들의 도입 사이에 수행되는 챔버 처리 동작을 포함할 수 있다. 일부 실시예들에서, 이러한 챔버 처리 동작은, 제1 기판의 제거 후에, 그리고 적어도 하나의 부가적인 기판을 프로세싱 챔버에 도입하기 전에, 프로세싱 챔버를 통해 하나 이상의 불활성 가스들을 유동시키는 단계를 포함할 수 있다. 부가적인 실시예들에서, 챔버 처리 동작은, 제1 기판의 제거 후에, 그리고 적어도 하나의 부가적인 기판을 프로세싱 챔버에 도입하기 전에, 프로세싱 챔버에 처리 플라즈마를 도입하는 단계를 포함할 수 있다. 또 다른 부가적인 실시예들에서, 챔버 처리 동작은, 제1 기판의 제거 후에, 그리고 적어도 하나의 부가적인 기판을 프로세싱 챔버에 도입하기 전에, 증착 플라즈마를 프로세싱 챔버에 도입하는 단계를 포함할 수 있다. 일부 실시예들에서, 증착 플라즈마는 플라즈마에 노출된 프로세싱 챔버의 표면들 상에 실리콘 산화물 막을 형성한다.
[0008] 부가적인 실시예들에서, 에칭 플라즈마 배출물들은 프로세싱 챔버 외부의 원격 플라즈마 시스템에서 생성된 에칭 플라즈마로부터 형성될 수 있다. 에칭 플라즈마 배출물들은 증착 플라즈마에 노출된 프로세싱 챔버의 표면들로부터 유전체 막을 약 10 Å/초 이상의 제거 레이트(removal rate)로 제거할 수 있다. 추가적인 실시예들에서, 에칭 플라즈마 배출물들은, 증착 플라즈마에 노출된 프로세싱 챔버의 표면들 상의 유전체 막의 축적물을 약 250 Å 이상 제거하기 위해 프로세싱 챔버에 제공될 수 있다.
[0009] 본 기술의 실시예들은 또한, 반도체 프로세싱 챔버의 표면들로부터 유전체 재료들을 에칭하기 위한 방법들을 포함할 수 있다. 방법들의 실시예들은, 기판 프로세싱 챔버에서 적어도 하나의 기판 상에 유전체 막을 증착하는 단계를 포함할 수 있으며, 여기서, 유전체 막은 실리콘-탄소-산화물을 포함한다. 방법들의 실시예들은, 프로세싱 챔버로부터의 기판의 제거 후에, 증착 플라즈마를 프로세싱 챔버에 도입하는 단계를 더 포함할 수 있으며, 여기서, 증착 플라즈마는 증착 플라즈마에 노출된 프로세싱 챔버의 표면들 상에 하나 이상의 실리콘 산화물 막들을 형성한다. 방법들의 실시예들은 또한, 프로세싱 챔버의 표면들로부터 유전체 재료 및 실리콘 산화물 막을 약 10 Å/초 이상의 에칭 레이트로 에칭하는 단계를 더 포함할 수 있다.
[0010] 부가적인 실시예들에서, 하나 이상의 실리콘 산화물 막들을 형성하는 증착 플라즈마는, 적어도 하나의 기판 상에 유전체 막을 증착하기 위해 또한 사용되는 실리콘-함유 전구체로부터 생성될 수 있다. 추가적인 실시예들에서, 프로세싱 챔버의 표면들 상에 형성된 하나 이상의 실리콘 산화물 막들 각각은 약 100 Å 이하의 두께를 갖는다. 더 추가적인 실시예들에서, 유전체 막은, 기판 프로세싱 챔버의 표면들로부터 유전체 재료 및 실리콘 산화물 막을 에칭하기 전에, 반도체 프로세싱 챔버에서 적어도 2개의 기판들 상에 증착될 수 있다. 일부 실시예들에서, 유전체 재료 및 실리콘 산화물 막은 프로세싱 챔버의 표면들로부터 약 250 Å 이상의 두께만큼 에칭될 수 있다. 부가적인 실시예들에서, 유전체 재료 및 실리콘 산화물 막의 에칭은 에칭 플라즈마 배출물들을 반도체 프로세싱 챔버 내로 유동시키는 것을 포함할 수 있고, 여기서 에칭 플라즈마 배출물들은 불소-함유 배출물 및 산소-함유 배출물을 포함하고, 추가로, 에칭 플라즈마 배출물들은 반도체 프로세싱 챔버 내로 약 2000 sccm 이상으로 유동한다.
[0011] 본 기술의 실시예들은, 기판 프로세싱 챔버를 통해 적어도 2개의 기판들을 사이클링(cycling)하는 반도체 프로세싱 방법을 더 포함할 수 있으며, 여기서, 실리콘-탄소-산화물을 포함하는 유전체 막은 기판 프로세싱 챔버에서 기판들 각각 상에 증착된다. 일부 실시예들에서, 실리콘-탄소-산화물 유전체 막은 약 10 중량% 이상의 탄소를 포함할 수 있다. 방법들은, 적어도 2개의 기판들 중 마지막 기판의 제거 후에, 기판 프로세싱 챔버 내로 에천트(etchant)들을 유동시키는 단계를 더 포함할 수 있다. 에천트들은 NF3 및 O2를 포함할 수 있고, 기판 프로세싱 챔버는, 기판 프로세싱 챔버 내로의 에천트들의 유동 동안에 약 1 Torr 이상의 압력을 특징으로 할 수 있다.
[0012] 부가적인 실시예들에서, 에천트들은 원격 플라즈마 시스템에서 생성된 NF3 및 O2의 플라즈마 배출물들을 포함할 수 있으며, 여기서, NF3 플라즈마 배출물들은 반도체 프로세싱 챔버 내로 약 2000 sccm 이상으로 유동한다. 추가적인 실시예들에서, 에천트들은 헬륨 또는 아르곤 중 적어도 하나를 포함하는 캐리어 가스를 포함할 수 있다. 캐리어 가스는 반도체 프로세싱 챔버 내로 약 500 sccm 이상의 캐리어 가스 유량으로 유동할 수 있다. 더 추가적인 실시예들에서, 기판 프로세싱 챔버는, 기판 프로세싱 챔버 내로의 에천트들의 유동 동안, 약 300℃ 이상의 온도를 특징으로 할 수 있다. 일부 실시예들에서, 반도체 프로세싱 방법은, 프로세싱 챔버로의 기판들의 도입 사이에 수행되는 챔버 처리 동작을 더 포함할 수 있다. 챔버 처리 동작들의 실시예들은, 기판 상의 유전체 막의 증착에 후속하여, 챔버로부터 적어도 2개의 기판들 각각의 제거 후에, 반도체 프로세싱 챔버를 처리하는 단계를 포함할 수 있다. 실시예들에서, 챔버 처리 동작들은,
(i) 기판 프로세싱 챔버로부터 적어도 2개의 기판들 각각의 제거 후에, 프로세싱 챔버를 통해 하나 이상의 불활성 가스들을 유동시키는 동작,
(ii) 기판 프로세싱 챔버로부터 적어도 2개의 기판들 각각의 제거 후에, 상기 프로세싱 챔버에 처리 플라즈마를 도입하는 동작, 및
(iii) 적어도 2개의 기판들 각각의 기판 프로세싱 챔버로부터의 제거 후에, 프로세싱 챔버에 증착 플라즈마를 도입하는 동작 ― 증착 플라즈마는 증착 플라즈마에 노출된 프로세싱 챔버의 표면들 상에 실리콘 산화물 막을 형성할 수 있음 ― 으로부터 선택될 수 있다.
[0013] 그러한 기술은 종래의 시스템들 및 기법들에 비해 다수의 이익들을 제공할 수 있다. 예컨대, 불소-함유 및 산소-함유 에천트들에 대한 증가된 유량들은 고-탄소-함유의 실리콘-탄소-산화물 유전체 재료가 프로세싱 챔버의 표면들로부터 제거되는 레이트를 증가시킨다. 더 높은 제거 레이트들은 세정 동작들에 대한 더 짧은 시간들을 허용하며, 이는 프로세싱 챔버의 기판 처리량을 증가시킬 수 있다. 부가적으로, 기판들의 도입 사이에 수행될 수 있는 챔버 처리 동작들은, 더 많은 입자 애더들이 기판 상에 드롭(drop)되기 전에, 다수의 기판들 상의 실리콘-탄소-산화물 유전체의 증착들을 가능하게 한다. 이는 에칭-세정 동작 전에 더 많은 기판 증착들이 수행될 수 있게 하며, 이는 또한, 프로세싱 챔버의 기판 처리량을 증가시킬 수 있다. 본 기술의 실시예들은, 이들의 많은 이점들 및 특징들과 함께, 아래의 설명 및 첨부된 도면들과 함께 더 상세히 설명된다.
[0014] 개시된 기술의 성질 및 이점들의 추가의 이해는 본 명세서의 나머지 부분들 및 도면들을 참조함으로써 실현될 수 있다.
[0015] 도 1은 본 기술의 일부 실시예들에 따른 예시적인 프로세싱 시스템의 평면도를 도시한다.
[0016] 도 2는 본 기술의 일부 실시예들에 따른 예시적인 플라즈마 시스템의 개략적인 단면도를 도시한다.
[0017] 도 3은 본 기술의 일부 실시예들에 따른 예시적인 반도체 프로세싱 방법의 동작들을 도시한다.
[0018] 도면들 중 몇몇은 개략도들로서 포함된다. 도면들은 예시적인 목적들을 위한 것이며, 실척대로인 것으로 구체적으로 언급되지 않는 한, 실척대로인 것으로 간주되지 않아야 한다는 것이 이해되어야 한다. 부가적으로, 개략도들로서, 도면들은 이해를 돕기 위해 제공되며, 현실적인 표현들과 비교하여 모든 양상들 또는 정보를 포함하지 않을 수 있으며, 예시적인 목적들을 위해 과장된 자료를 포함할 수 있다.
[0019] 첨부된 도면들에서, 유사한 구성요소들 및/또는 특징들은 동일한 참조 라벨을 가질 수 있다. 추가로, 동일한 타입의 다양한 구성요소들은, 참조 라벨 다음에 유사한 구성요소들 사이를 구별하는 문자에 의해 구별될 수 있다. 본 명세서에서 제1 참조 라벨만이 사용되는 경우, 설명은 문자와 무관하게 동일한 제1 참조 라벨을 갖는 유사한 구성요소들 중 임의의 구성요소에 적용가능하다.
[0020] 본 기술의 실시예들은 종래의 에칭-세정 방법들을 사용하여 제거하기 어려운 저-k 재료들이 축적되어 있는 프로세싱 챔버들의 표면들을 세정하기 위한 방법들을 포함한다. 이러한 저-k 막들은 집적 회로의 금속화 층들을 형성하는 BEOL(back-end-of-line) 반도체 제작 프로세스들에서 유전체 막들로서 증착된 탄소-도핑된 실리콘 산화물로 제조될 수 있다. 이러한 탄소-도핑된 실리콘 산화물 막들은 순수 실리콘 산화물의 유전 상수(k = 3.9)보다 작은 유전 상수(k 값)를 가질 수 있다. 더 낮은 k 값은 저-k 막이 동일한 두께의 순수 실리콘 산화물 막보다 인접한 금속 라인들 사이에 더 큰 전기적 격리를 제공할 수 있게 한다. 더 큰 전기적 격리는, 인접한 금속 라인들 사이의, 그리고 금속 라인들과 근처의 반도체 디바이스 구조들 사이의 더 적은 기생 용량을 포함하여, 집적 회로에 대한 몇몇 성능 향상들을 초래할 수 있다.
[0021] 불행하게도, 많은 탄소-도핑된 실리콘-산화물 막들에 대한 더 낮은 유전 상수(더 낮은 k)의 이점들은, 도핑되지 않은 실리콘 산화물과 비교하여, 이들 막들에서의 더 낮은 경도 및 더 낮은 강성도에 의해 상쇄될 수 있다. 다른 물리적 특성들 중에서도, 더 낮은 경도 및 강성도는 탄소-도핑된 실리콘 산화물 막들을 후속 프로세싱 동작들에서 손상 및 결함들에 더 취약하게 만들 수 있다. 탄소-도핑된 실리콘-산화물 막들의 경도 및 강성도를 증가시키기 위한 하나의 접근법은, 실리콘-탄소 가교를 증가시키기 위해, 증착-직후(as-deposited) 막을 자외선(UV) 광으로 처리하는 것이었다. 그러나, 종종, 별개의 UV 챔버로 기판을 이동시킴으로써 행해져야 하는, UV 광을 이용한 추가의 처리 단계는 반도체 제작 동작들에 시간 및 복잡성을 부가한다.
[0022] 탄소-도핑된 실리콘-산화물 막들의 경도 및 강성도를 증가시키기 위한 다른 접근법은, 기판 상에 막이 증착되었던 프로세싱 챔버와 동일한 프로세싱 챔버에서 행해질 수 있는 열 및 플라즈마 처리들을 수행하는 것이었다. 상이한 챔버에서의 UV 경화 동작의 제거는 프로세싱 시간을 감소시키고, 기판 처리량을 증가시킨다. 그러나, UV 경화 동작의 제거는 또한, 세정 에천트들에 의해 손상될 수 있는 기판의 부재 시에 증착 챔버의 표면들을 세정하기에 편리한 시간을 없앤다. 일부 경우들에서, 기판 상의 탄소-도핑된 실리콘-산화물 막의 열 처리 및 플라즈마 처리는, 프로세싱 챔버의 표면들 상에 형성된 유전체 재료를 박편화하고, 기판 상에 떨어질 수 있는 입자 애더들을 형성하는 것을 더 쉬워지게 할 수 있다. 따라서, 프로세싱 챔버는, 유전체 재료들이 기판 상에 입자 애더들을 드롭하기 전에, 이들 표면들로부터 유전체 재료들을 제거하기 위해 빈번한 세정 동작들을 필요로 할 수 있다.
[0023] 증가된 빈도의 세정 동작들에 따른 어려움들은, 세정 동작을 수행하기 위한 증가된 시간에 의해 악화될 수 있다. 많은 경우들에서, UV 경화되지 않은 탄소-도핑된 실리콘-산화물 막들은 UV 경화된 막들보다 더 낮은 에칭 레이트들을 특징으로 할 수 있다. 일부 실시예들에서, 프로세싱 챔버의 노출된 표면들 상에 증착된 비-UV 경화된 탄소-도핑된 실리콘-산화물 재료들은 동일한 증착 조건으로 생성된 UV-경화 재료의 에칭 레이트의 약 80% 이하의 에칭 레이트를 가질 수 있다. 비-UV 경화된 재료들의 더 낮은 에칭 레이트들은 세정 동작에 대한 증가된 에칭 시간들과 직접적으로 상관될 수 있다.
[0024] 본 기술은 프로세싱 챔버로의 기판들의 도입 사이에 처리 동작을 수행함으로써 이러한 문제들을 극복할 수 있다. 처리 동작은 프로세싱 챔버의 표면들이 기판 상에 입자 애더들을 더 적게 드롭거나 또는 전혀 드롭하지 않도록 프로세싱 챔버의 표면들을 컨디셔닝할 수 있다. 일부 실시예들에서, 처리 동작은, 기판을 도입하기 전에, 프로세싱 챔버로부터 느슨한 입자 애더들을 제거하기 위해, 기판 프로세싱 챔버에 불활성 가스 또는 처리 플라즈마를 도입하는 단계를 포함할 수 있다. 부가적인 실시예들에서, 챔버 처리 동작은, 프로세싱 챔버의 표면들 위에 표면들 상의 입자 애더들을 적소에 홀딩할 수 있는 막을 형성하기 위해 증착 플라즈마를 프로세싱 챔버에 도입하는 단계를 포함할 수 있다. 실시예들에서, 이러한 처리 동작들은 세정 동작을 수행하기 전에 2개 이상의 연속적인 기판들 상에 고-탄소, 저-k 유전체 막의 증착들을 허용할 수 있다. 1-대-1(즉, 1x 세정)로부터 대략 2-대-1(즉, 다중-x 세정)로의 각각의 세정 동작 사이의 기판 증착 동작들의 수를 증가시키는 것은 기판들의 배치(batch)를 프로세싱하기 위한 누적 세정 시간을 감소시킴으로써 프로세싱 챔버의 기판 처리량을 증가시킬 수 있다.
[0025] 본 기술은 또한, 고-탄소-함유, 저-k 유전체 막들이 실리콘 산화물과 같은 종래의 유전체 막들보다 세정 에천트들에 대해 더 내성이 있는 어려움들을 해결한다. 본 기술의 실시예들은, 프로세싱 챔버의 표면들로부터 이러한 고-탄소-함유, 저-k 유전체 막들의 에칭 레이트를 증가시키는 조건들 하에서 프로세싱 챔버에 세정 에천트들을 공급하는 단계를 포함한다. 일부 실시예들에서, 이들 조건들은, 원격 플라즈마 시스템에서 세정 에천트들을 활성화시키는 단계, 및 종래의 에칭 세정 동작들과 비교하여 증가된 유량으로 에칭 플라즈마 배출물들을 프로세싱 챔버 내로 유동시키는 단계를 포함할 수 있다. 부가적인 실시예들에서, 조건들은, 종래의 에칭 세정 동작들과 비교하여, 프로세싱 챔버 내의 세정 에천트들의 감소된 압력을 포함할 수 있다. 고-탄소-함유, 저-k 유전체 막들이 프로세싱 챔버의 표면들로부터 제거되는 증가된 에칭 레이트는, 프로세싱 챔버를 통한 기판들의 증가된 처리량 및 세정 동작을 완료하는데 더 짧은 시간들을 허용한다.
[0026] 나머지 개시내용은 개시된 기술을 활용하는 특정 증착 및 세정 프로세스들을 통상적으로 식별할 것이지만, 시스템들 및 방법들은 다른 증착 챔버들뿐만 아니라 설명된 챔버들에서 발생할 수 있는 프로세스들에도 동일하게 적용가능하다는 것이 쉽게 이해될 것이다. 따라서, 본 기술은 프로세스들 및 챔버들의 설명된 실시예들과 함께 사용하는 것으로 제한되는 것으로 간주되지 않아야 한다. 본 개시내용은, 본 기술의 실시예들에 따른 추가적인 세부사항들이 설명되기 전에, 본 기술의 실시예들에 따라 증착 및 세정 프로세스들을 수행하는 데 사용될 수 있는 하나의 가능한 시스템 및 챔버를 논의할 것이다.
[0027] 도 1은 실시예들에 따른, 증착, 에칭, 베이킹, 및 경화 챔버들의 프로세싱 시스템(100)의 일 실시예의 평면도를 도시한다. 도면에서, 한 쌍의 전방 개방 통합 포드들(102)은, 로봇 암들(104)에 의해 수용되고, 탠덤 섹션(tandem section)들(109a-c)에 포지셔닝된 기판 프로세싱 챔버들(108a-f) 중 하나 내로 위치되기 전에 저압 홀딩 영역(106) 내에 배치되는 다양한 크기들의 기판들을 공급한다. 제2 로봇 암(110)은 기판 웨이퍼들을 홀딩 영역(106)으로부터 기판 프로세싱 챔버들(108a-f)로 왕복으로 이송하는 데 사용될 수 있다. 각각의 기판 프로세싱 챔버(108a-f)는, 플라즈마-강화 화학 기상 증착, 원자층 증착, 물리 기상 증착, 에칭, 사전-세정, 탈기, 배향, 및 어닐링, 애싱 등을 포함하는 다른 기판 프로세스들에 부가하여, 본원에서 설명되는 반도체 재료들의 스택들의 형성을 포함하는 다수의 기판 프로세싱 동작들을 수행하도록 구성될 수 있다.
[0028] 기판 프로세싱 챔버들(108a-f)은 기판 상에 유전체 또는 다른 막을 증착, 어닐링, 경화, 및/또는 에칭하기 위한 하나 이상의 시스템 구성요소들을 포함할 수 있다. 일 구성에서, 2개의 쌍들의 프로세싱 챔버들(예컨대, 108c-d 및 108e-f)은 기판 상에 유전체 재료를 증착하는 데 사용될 수 있고, 제3의 쌍의 프로세싱 챔버들(예컨대, 108a-b)은 증착된 유전체를 에칭하는데 사용될 수 있다. 다른 구성에서, 모든 3개의 쌍들의 챔버들(예컨대, 108a-f)은 기판 상에 교번하는 유전체 막들의 스택들을 증착하도록 구성될 수 있다. 설명된 프로세스들 중 임의의 하나 이상의 프로세스들은 상이한 실시예들에서 도시된 제작 시스템으로부터 분리된 챔버들에서 수행될 수 있다. 유전체 막들을 위한 증착, 에칭, 어닐링, 및 경화 챔버들의 부가적인 구성들이 시스템(100)에 의해 고려된다는 것이 인지될 것이다.
[0029] 도 2는 본 기술의 일부 실시예들에 따른 예시적인 플라즈마 시스템(200)의 개략적인 단면도를 도시한다. 플라즈마 시스템(200)은, 위에서 설명된 탠덤 섹션들(109) 중 하나 이상에 피팅될 수 있고, 본 기술의 실시예들에 따른, 그리고 아래에서 추가로 설명될 수 있는 덮개 스택 구성요소들을 포함할 수 있는, 한 쌍의 프로세싱 챔버들(108)을 예시할 수 있다. 플라즈마 시스템(200)은 일반적으로, 프로세싱 구역들(220A 및 220B)의 쌍을 정의하는, 측벽들(212), 최하부 벽(216), 및 내부 측벽(201)을 갖는 챔버 본체(202)를 포함할 수 있다. 프로세싱 구역들(220A-220B) 각각은 유사하게 구성될 수 있고, 동일한 구성요소들을 포함할 수 있다.
[0030] 예컨대, 프로세싱 구역(220B) ― 프로세싱 구역(220B)의 구성요소들이 프로세싱 구역(220A)에 포함될 수도 있음 ― 은, 플라즈마 시스템(200)의 최하부 벽(216)에 형성된 통로(222)를 통해 프로세싱 구역에 배치된 페디스털(228)을 포함할 수 있다. 페디스털(228)은, 본체 부분과 같은, 페디스털의 노출된 표면 상에 기판(229)을 지지하도록 구성된 가열기를 제공할 수 있다. 페디스털(228)은, 기판 온도를 원하는 프로세스 온도로 가열 및 제어할 수 있는 가열 엘리먼트들(232), 예컨대 저항성 가열 엘리먼트들을 포함할 수 있다. 페디스털(228)은 또한, 원격 가열 엘리먼트, 이를테면 램프 어셈블리, 또는 임의의 다른 가열 디바이스에 의해 가열될 수 있다.
[0031] 페디스털(228)의 본체는 플랜지(233)에 의해 스템(stem)(226)에 커플링될 수 있다. 스템(226)은 페디스털(228)을 전력 콘센트 또는 전력 박스(203)와 전기적으로 커플링시킬 수 있다. 전력 박스(203)는, 프로세싱 구역(220B) 내의 페디스털(228)의 높이 및 이동을 제어하는 구동 시스템을 포함할 수 있다. 스템(226)은 또한, 페디스털(228)에 전력을 제공하기 위한 전력 인터페이스들을 포함할 수 있다. 전력 박스(203)는 또한, 전력 및 온도 표시기들을 위한 인터페이스들, 이를테면, 열전대 인터페이스를 포함할 수 있다. 스템(226)은 전력 박스(203)와 분리가능하게 커플링되도록 구성된 베이스 어셈블리(238)를 포함할 수 있다. 원주형 링(235)은 전력 박스(203) 위에 도시되어 있다. 일부 실시예들에서, 원주형 링(235)은, 전력 박스(203)의 상부 표면과 베이스 어셈블리(238) 사이에 기계적 인터페이스를 제공하도록 구성된 기계적 스톱(stop) 또는 랜드(land)로서 구성된 숄더(shoulder)일 수 있다.
[0032] 로드(230)는 프로세싱 구역(220B)의 최하부 벽(216)에 형성된 통로(224)를 통해 포함될 수 있고, 페디스털(228) 본체를 통해 배치된 기판 리프트 핀들(261)을 포지셔닝하는 데 활용될 수 있다. 기판 리프트 핀들(261)은 기판 이송 포트(260)를 통해 프로세싱 구역(220B) 내외로 기판(229)을 이송하기 위해 활용되는 로봇을 이용한 기판(229)의 교환을 가능하게 하기 위해, 기판(229)을 페디스털로부터 선택적으로 이격시킬 수 있다.
[0033] 챔버 덮개(204)는 챔버 본체(202)의 상단 부분과 커플링될 수 있다. 덮개(204)는 덮개(204)에 커플링된 하나 이상의 전구체 분배 시스템들(208)을 수용할 수 있다. 전구체 분배 시스템(208)은, 반응물 및 세정 전구체들을 이중-채널 샤워헤드(218)를 통해 프로세싱 구역(220B) 내로 전달할 수 있는 전구체 유입 통로(240)를 포함할 수 있다. 이중-채널 샤워헤드(218)는, 페이스플레이트(246)의 중간에 배치된 차단 플레이트(244)를 갖는 환형 베이스 플레이트(248)를 포함할 수 있다. 라디오 주파수("RF") 소스(265)가 이중 채널 샤워헤드(218)와 커플링될 수 있으며, 이는 이중 채널 샤워헤드(218)의 페이스플레이트(246)와 페디스털(228) 사이에 플라즈마 구역을 생성하는 것을 가능하게 하기 위해, 이중 채널 샤워헤드(218)에 전력을 공급할 수 있다. 이중 채널 샤워헤드(218) 및/또는 페이스플레이트(246)는, 전구체 분배 시스템(208)으로부터 프로세싱 구역들(220A 및/또는 220B)로의 전구체들의 유동을 허용하기 위한 하나 이상의 개구들을 포함할 수 있다. 일부 실시예들에서, 개구들은 직선형 개구들 및 원뿔형 개구들 중 적어도 하나를 포함할 수 있다. 일부 실시예들에서, RF 소스는, 플라즈마 생성을 가능하게 하기 위해, 챔버 본체(202)의 다른 부분들, 이를테면, 페디스털(228)과 커플링될 수 있다. RF 전력이 덮개(204)로 전도되는 것을 방지하기 위해, 유전체 격리재(258)가 덮개(204)와 이중-채널 샤워헤드(218) 사이에 배치될 수 있다. 섀도우 링(206)이 페디스털(228)과 맞물리는 페디스털(228)의 주변부 상에 배치될 수 있다.
[0034] 동작 동안 환형 베이스 플레이트(248)를 냉각시키기 위해, 전구체 분배 시스템(208)의 환상 베이스 플레이트(248)에 선택적인 냉각 채널(247)이 형성될 수 있다. 베이스 플레이트(248)가 사전 정의된 온도로 유지될 수 있도록, 물, 에틸렌 글리콜, 가스 등과 같은 열 전달 유체가 냉각 채널(247)을 통해 순환될 수 있다. 챔버 본체(202)의 측벽들(201, 212)이 프로세싱 구역(220B) 내의 프로세싱 환경에 노출되는 것을 방지하기 위해, 라이너 어셈블리(227)가 프로세싱 구역(220B) 내에 측벽들(201, 212)에 매우 근접하게 배치될 수 있다. 라이너 어셈블리(227)는, 프로세싱 구역(220B)으로부터 가스들 및 부산물들을 배기하고 프로세싱 구역(220B) 내의 압력을 제어하도록 구성된 펌핑 시스템(264)에 커플링될 수 있는 원주형 펌핑 공동(225)을 포함할 수 있다. 복수의 배기 포트들(231)이 라이너 어셈블리(227) 상에 형성될 수 있다. 배기 포트들(231)은, 시스템(200) 내의 프로세싱을 촉진하는 방식으로, 프로세싱 구역(220B)으로부터 원주형 펌핑 공동(225)으로의 가스들의 유동을 허용하도록 구성될 수 있다.
[0035] 본 기술의 실시예들은 또한, 기판 상에 유전체 재료를 증착하는 프로세싱 챔버의 표면들로부터 유전체 재료의 제거를 위한 프로세싱 방법들을 포함할 수 있다. 도 3은 본 기술의 일부 실시예들에 따른 예시적인 반도체 프로세싱 방법(300)의 동작들을 도시한다. 방법은, 위에서 설명된 프로세싱 시스템(200)뿐만 아니라 플라즈마 증착 및 세정 동작들이 수행될 수 있는 임의의 다른 챔버를 포함하는 다양한 프로세싱 챔버들에서 수행될 수 있다. 방법(300)은 다수의 선택적인 동작들을 포함할 수 있으며, 이는 본 기술에 따른 방법들의 일부 실시예들과 구체적으로 연관될 수 있거나 연관되지 않을 수 있다.
[0036] 방법(300)은, 챔버를 통과하는 하나 이상의 연속적인 기판들 상에 유전체 재료들을 증착한 후에, 프로세싱 챔버의 표면들로부터 고-탄소, 저-k 유전체 재료들을 제거하기 위한 프로세싱 동작들을 포함할 수 있다. 실시예들에서, 방법(300)의 프로세싱 동작들은 기판 프로세싱 챔버(305)에서 제1 기판 상에 유전체 막을 증착하는 단계를 포함할 수 있다. 일부 실시예들에서, 유전체 막은 고-탄소, 저-k, 실리콘-탄소-산화물 막일 수 있다. 부가적인 실시예들에서, 실리콘-탄소-산화물 막은 약 10 원자% 이상, 약 12.5 원자% 이상, 약 15 원자% 이상, 또는 약 17.5 원자% 이상, 약 20 원자% 이상, 약 22.5 원자% 이상, 약 25 원자% 이상, 약 27.5 원자% 이상, 약 30 중량% 이상, 또는 그 초과인 탄소 함량을 특징으로 할 수 있다. 대조적으로, 종래의 저-k 실리콘-탄소-산화물 막은, 20 원자% 미만, 약 19 원자% 이하, 약 18 원자% 이하, 약 17 원자% 이하, 약 16 중량% 이하, 약 15 원자% 이하, 또는 그 미만인 탄소 함량을 특징으로 할 수 있다.
[0037] 실시예들에서, 기판 프로세싱 챔버(305)에서 제1 기판 상에 유전체 막을 증착하는 것은 기판 상의 고-탄소, 저-k, 실리콘-탄소-산화물 막의 플라즈마 강화 증착을 포함할 수 있다. 플라즈마 강화 증착은, 실리콘-및-탄소-함유 전구체를 포함하는 증착 전구체들로부터의 증착 플라즈마의 생성을 포함할 수 있다. 일부 실시예들에서, 실리콘-및-탄소-함유 전구체는 산소를 더 포함할 수 있는 한편, 부가적인 실시예들에서, 증착 전구체들은 별개의 산소-함유 전구체, 이를테면, 분자 산소(O2)를 더 포함할 수 있다. 실시예들에서, 증착 전구체들은 다른 실리콘-탄소-및-산소-함유 전구체들 중에서, 하나 이상의 실리콘-탄소-및-산소-함유 전구체들, 이를테면, 디메틸디메톡시실란, 트리메틸메톡시실란, 메틸트리메톡시실란, 디에톡시메틸실란, 옥타메톡시시클로테트라실록산, 비닐메틸디메톡시실란, 1,3-디메틸-1,1,3,3-테트라메톡시디실록산, 이소부틸메틸디메톡시실란, 테트라메틸-1,3-디메톡시디실록산, 이소부틸트리메톡시실란, 비스(메틸디메톡시실릴)메탄, 비닐트리메톡시실란, 프로파일메틸디메톡시실란, 1,2-비스(메틸디메톡시실릴)에탄, 및 1,3,5,7-테트라메틸-1,3,5,7-테트라메톡시시클로테트라실록산을 포함할 수 있다.
[0038] 실시예들에서, 방법(300)은, 유전체 막을 포함하는 제1 기판을 프로세싱 챔버(310)로부터 제거하는 단계를 더 포함할 수 있다. 제1 기판의 제거 후에, 선택적인 동작(320)에서 유전체 막이 부가적인 기판 상에 증착될 수 있도록, 적어도 하나의 부가적인 기판이 프로세싱 챔버에 배치될 수 있다. 각각의 기판 증착 동작 후에, 기판은 프로세싱 챔버로부터 제거될 수 있다. 일부 실시예들에서, 기판 상에 유전체 막을 증착하고 에칭 세정 동작을 시작하기 전에 챔버로부터 기판을 제거함으로써, 적어도 하나의 부가적인 기판이 프로세싱 챔버를 통해 프로세싱될 수 있다. 부가적인 실시예들에서, 적어도 2개의 부가적인 기판들이 에칭 세정 동작을 시작하기 전에 프로세싱 챔버를 통해 프로세싱될 수 있다. 또 다른 부가적인 실시예들에서, 적어도 3개의 부가적인 기판들, 적어도 4개의 부가적인 기판들, 적어도 5개의 부가적인 기판들, 적어도 6개의 부가적인 기판들, 또는 그 초과의 부가적인 기판들이 에칭 세정 동작을 시작하기 전에 프로세싱 챔버를 통해 프로세싱될 수 있다.
[0039] 일부 실시예들에서, 프로세싱 챔버로부터 각각의 프로세싱된 기판의 제거 후에, 처리 동작(315)이 수행될 수 있다. 실시예들에서, 처리 동작은 선택적일 수 있으며, 처리 동작은 프로세싱 챔버 내의 연속적인 기판들의 배치, 프로세싱 및 제거 사이에 수행되지 않는다. 일부 실시예들에서, 이전에 프로세싱 및 제거된 기판 상의 유전체 막의 증착 후에 어떠한 처리 동작도 수행되지 않을 때, 프로세싱 챔버 내에 배치된 부가적인 기판 상에 약 12개 이하의 입자 애더들이 드롭될 수 있다.
[0040] 부가적인 실시예들에서, 처리 동작(315)은 기판(예컨대, 제1 기판)을 제거한 후에 그리고 프로세싱 챔버에 부가적인 기판을 도입하기 전에 프로세싱 챔버를 통해 비-플라즈마 불활성 가스들을 도입하는 단계를 포함할 수 있다. 불활성 가스들은, 기판 상의 유전체 재료의 증착 동안에 챔버의 표면들 상에 형성된 유전체 재료로부터 입자 애더들의 제거를 축출하는 것을 가능하게 하는, 프로세싱 챔버 내부의 유동 조건들을 생성할 수 있다. 이러한 느슨한 입자 애더들의 제거는 처리 동작에 후속하여, 프로세싱 챔버에 배치된 기판 상에 드롭되는 입자 애더들의 수를 감소시킨다. 일부 실시예들에서, 불활성 가스 처리 동작이 수행된 후에, 프로세싱 챔버에 배치된 부가적인 기판 상에 약 10개 이하의 입자 애더들이 드롭될 수 있다.
[0041] 실시예들에서, 불활성 가스들은, 다른 불활성 가스들 중에서도, 헬륨, 아르곤, 또는 질소(N2)를 포함할 수 있다. 부가적인 실시예들에서, 비-플라즈마 불활성 가스들은, 약 500 sccm 이상, 약 1000 sccm 이상, 약 2000 sccm 이상, 약 3000 sccm 이상, 약 4000 sccm 이상, 약 5000 sccm 이상, 또는 그 초과의 유량으로 프로세싱 챔버 내로 유동할 수 있다. 또 추가적인 실시예들에서, 챔버 압력은, 비-플라즈마 불활성 가스들이 프로세싱 챔버 내로 유동할 때, 약 1 Torr 이상, 약 2 Torr 이상, 약 3 Torr 이상, 약 4 Torr 이상, 약 5 Torr 이상 또는 그 초과를 특징으로 할 수 있다. 또 다른 부가적인 실시예들에서, 챔버의 표면들과 불활성 가스들의 접촉을 포함하는, 프로세싱 챔버 내의 처리 구역은, 처리 동작 동안 약 200℃ 이상, 약 250℃ 이상, 약 300℃ 이상, 약 350℃ 이상, 약 400℃ 이상, 또는 그 초과의 온도를 특징으로 할 수 있다.
[0042] 더 높은 유량들, 챔버 압력들, 및 처리 구역 온도들은, 느슨한 입자 애더들이 축출되어 프로세스 챔버로부터 제거될 확률을 증가시킬 수 있다. 그러나, 유량, 챔버 압력, 및 처리 구역 온도를 증가시키는 것은 또한, 더 많은 양들의 불활성 가스들 및 더 긴 온도 램프 업(ramp up) 및 램프 다운(ramp down) 시간들을 요구할 수 있다. 따라서, 프로세싱 챔버의 비-플라즈마 불활성-가스 처리는, 소비되는 재료들과 프로세싱 시간들 사이에서, 유량, 챔버 압력, 처리 구역 온도, 및 다른 처리 파라미터들의 밸런싱 및 기판 상에 드롭되는 입자 애더들의 수의 감소를 포함할 수 있다. 일부 실시예들에서, 불활성 가스 처리 동작은, 약 10 초 이하, 약 5 초 이하, 약 3 초 이하, 또는 그 미만으로 수행될 수 있다.
[0043] 더 추가적인 실시예들에서, 처리 동작(315)은 기판(예컨대, 제1 기판)의 제거 후에, 그리고 프로세싱 챔버에 부가적인 기판을 도입하기 전에, 프로세싱 챔버에 처리 플라즈마를 도입하는 단계를 포함할 수 있다. 처리 플라즈마는, 기판 상의 유전체 재료의 증착 동안에 챔버의 표면들 상에 형성된 유전체 재료로부터 입자 애더들의 제거를 축출하는 것을 용이하게 하는, 프로세싱 챔버 내부에 유동 조건들을 생성할 수 있다. 이러한 느슨한 입자 애더들의 제거는 처리 동작에 후속하여, 프로세싱 챔버에 배치된 기판 상에 드롭되는 입자 애더들의 수를 감소시킨다. 일부 실시예들에서, 플라즈마 처리 동작이 수행된 후에, 프로세싱 챔버에 배치된 부가적인 기판 상에 약 8개 이하의 입자 애더들이 드롭될 수 있다.
[0044] 실시예들에서, 처리 플라즈마는, 다른 전구체들 중에서, 헬륨, 아르곤, 질소(N2), 산소(O2), 및 아산화 질소(N2O) 중 하나 이상을 포함하는 처리 플라즈마 전구체들로부터 형성될 수 있다. 처리 플라즈마 전구체들은, 프로세싱 챔버 내로 약 2000 sccm 이상, 약 3000 sccm 이상, 약 4000 sccm 이상, 약 5000 sccm 이상, 또는 그 초과의 유량으로 유동할 수 있다. 처리 플라즈마는 챔버 내의 처리 플라즈마 전구체들에 플라즈마 전력을 전달함으로써 프로세싱 챔버에서 점화(strike)될 수 있다. 일부 실시예들에서, 챔버 내의 플라즈마 전구체들에 전달되는 처리 플라즈마 전력은, 약 300 와트 이상, 약 500 와트 이상, 약 700 와트 이상, 약 1000 와트 이상, 또는 그 초과일 수 있다. 부가적인 실시예들에서, 플라즈마 처리 동안의 챔버 압력은, 약 1 Torr 이상, 약 2 Torr 이상, 약 3 Torr 이상, 약 4 Torr 이상, 약 5 Torr 이상, 또는 그 초과를 특징으로 할 수 있다. 또 다른 부가적인 실시예들에서, 챔버의 표면들과 처리 플라즈마의 접촉을 포함하는, 프로세싱 챔버 내의 처리 플라즈마 구역은, 처리 동작 동안 약 200℃ 이상, 약 250℃ 이상, 약 300℃ 이상, 약 350℃ 이상, 약 400℃ 이상, 또는 그 초과의 온도를 특징으로 할 수 있다. 일부 실시예들에서, 처리 플라즈마 동작은, 약 30 초 이하, 약 20 초 이하, 약 15 초 이하, 약 10 초 이하, 약 5 초 이하, 또는 그 미만으로 수행될 수 있다.
[0045] 또 다른 추가적인 실시예들에서, 처리 동작(315)은 기판(예컨대, 제1 기판)의 제거 후에, 그리고 프로세싱 챔버로의 부가적인 기판의 도입 전에 부가적인 증착 플라즈마를 프로세싱 챔버에 도입하는 단계를 포함할 수 있다. 부가적인 증착 플라즈마는, 챔버의 표면들 상에 이전에 증착된 유전체 재료로부터 입자 애더들의 접착을 용이하게 하는, 프로세싱 챔버 내부의 증착 조건들을 생성할 수 있다. 프로세싱 챔버의 표면들에 대한 이러한 입자 애더들의 증가된 접착은, 처리 동작에 후속하여, 프로세싱 챔버에 배치된 기판 상에 드롭되는 입자 애더들의 수를 감소시킨다. 일부 실시예들에서, 증착 처리 후에 프로세싱 챔버 내에 배치된 부가적인 기판 상에 드롭하는 입자 애더들의 수는, 약 5개 이하의 입자 애더들, 약 4개 이하의 입자 애더들, 약 3개 이하의 입자 애더들, 약 2개 이하의 입자 애더들 또는 약 1개 이하의 입자 애더일 수 있다.
[0046] 실시예들에서, 증착 플라즈마는, 하나 이상의 이전의 기판 증착 동작들로부터의 유전체 재료를 포함하는 프로세싱 챔버의 표면들 상에 실리콘 산화물 막을 형성할 수 있다. 일부 실시예들에서, 증착 플라즈마는, 실리콘-함유 전구체 및 산소-함유 전구체를 포함할 수 있는 증착 플라즈마 전구체들로부터 형성될 수 있다. 부가적인 실시예들에서, 증착 플라즈마는 실리콘-및-산소 함유 전구체를 포함할 수 있다. 실시예들에서, 실리콘-함유 전구체는 다른 실리콘-함유 전구체들 중에서, 실란 및 디실란 중 하나 이상을 포함할 수 있고, 산소 함유 전구체는 분자 산소(O2)를 포함할 수 있다. 추가적인 실시예들에서, 실리콘-및-산소-함유 전구체는 실리콘-탄소-및-산소-함유 전구체들, 이를테면, 테트라에틸 오르토실리케이트를 포함할 수 있다. 또 다른 부가적인 실시예들에서, 실리콘-및-산소-함유 전구체는 기판들 상에 고-탄소, 저-k 유전체 막을 증착하는 데 사용되는 하나 이상의 실리콘-탄소-및-산소-함유 전구체들을 포함할 수 있다. 부가적인 실시예들에서, 증착 플라즈마는, 다른 캐리어 가스들 중에서, 헬륨, 아르곤, 질소, 및 아산화질소와 같은 하나 이상의 캐리어 가스들을 더 포함할 수 있다. 더 추가적인 실시예들에서, 실리콘-함유 전구체는 기판들 상에 고-탄소, 저-k, 유전체 막을 형성하는 데 사용되는 실리콘-전구체와 동일할 수 있다. 실시예들에서, 증착 직후의 실리콘 산화물 막은 약 2 원자% 이하의 탄소, 약 1 원자% 이하의 탄소, 약 0.5 원자% 이하의 탄소, 약 0.1 원자% 이하의 탄소, 또는 그 미만을 갖는다.
[0047] 일부 실시예들에서, 처리 동작(315)은, 고-탄소, 저-k, 유전체 막을 기판 상에 증착하는 데 사용되는 증착 전구체들의 유동을 변화시킴으로써, 프로세싱 챔버의 표면들 상에 저-탄소 실리콘 산화물 막을 증착하는 단계를 포함할 수 있다. 실시예들에서, 변경된 증착 플라즈마는 기판 상에 고-탄소, 저-k 유전체 막을 증착하는 데 사용된 것과 동일한 실리콘-탄소-및-산소-함유 전구체들로부터 형성되지만, 산소-함유 전구체에 비해 더 낮은 유량으로 형성된다. 일부 실시예들에서, 산소-함유 전구체에 대한 실리콘-탄소-및-산소-함유 전구체들의 유량들의 변화는 프로세싱 챔버로의 증착 전구체들의 유동을 중단시키지 않으면서 이루어질 수 있다. 이러한 실시예들 중 일부에서, 기판 상의 고-탄소, 저-k 유전체 막의 증착과 프로세싱 챔버의 표면들 상의 저-탄소 실리콘 산화물 막의 증착 사이에 연속적인 플라즈마가 유지될 수 있다.
[0048] 실시예들에서, 증착 전구체들의 변경된 유량들은 증착 플라즈마 내의 산소-대-탄소 비를, 약 1:1 이상, 약 2:1 이상, 약 3:1 이상, 약 4:1 이상, 약 5:1 이상, 또는 그 초과로 변경시킬 수 있다. 결과적으로, 변경된 증착 플라즈마에 의해 증착된 실리콘 산화물 막은 기판 유전체 막보다 더 적은 탄소를 갖는다. 일부 실시예들에서, 증착 직후의 실리콘 산화물 막은 약 2 중량% 이하의 탄소, 약 1 중량% 이하의 탄소, 약 0.5 중량% 이하의 탄소, 약 0.1 중량% 이하의 탄소, 또는 그 미만을 갖는다.
[0049] 실시예들에서, 증착 플라즈마 전구체들은, 프로세싱 챔버 내로 약 2000 sccm 이상, 약 3000 sccm 이상, 약 4000 sccm 이상, 약 5000 sccm 이상, 또는 그 초과의 유량으로 유동할 수 있다. 증착 플라즈마는 챔버 내의 증착 플라즈마 전구체들에 플라즈마 전력을 전달함으로써 프로세싱 챔버에서 점화될 수 있다. 일부 실시예들에서, 챔버 내의 플라즈마 전구체들에 전달되는 처리 플라즈마 전력은, 약 500 와트 이상, 약 600 와트 이상, 약 700 와트 이상, 약 800 와트 이상, 약 900 와트 이상, 약 1000 와트 이상, 또는 그 초과일 수 있다. 부가적인 실시예들에서, 증착 플라즈마 처리 동안의 챔버 압력은, 약 1 Torr 이상, 약 2 Torr 이상, 약 3 Torr 이상, 약 4 Torr 이상, 약 5 Torr 이상, 또는 그 초과를 특징으로 할 수 있다. 또 다른 부가적인 실시예들에서, 챔버의 표면들과 증착 플라즈마의 접촉을 포함하는, 프로세싱 챔버 내의 처리 플라즈마 구역은, 처리 동작 동안 약 200℃ 이상, 약 250℃ 이상, 약 300℃ 이상, 약 350℃ 이상, 약 400℃ 이상, 또는 그 초과의 온도를 특징으로 할 수 있다. 더 추가적인 실시예들에서, 프로세싱 챔버의 표면들 상에 형성된 실리콘 산화물 층은, 약 300 Å 이하, 약 200 Å 이하, 약 100 Å 이하, 약 50 Å 이하, 또는 그 미만의 두께를 가질 수 있다. 일부 실시예들에서, 증착 플라즈마 동작은, 약 30 초 이하, 약 20 초 이하, 약 15 초 이하, 약 10 초 이하, 약 5 초 이하, 또는 그 미만으로 수행될 수 있다.
[0050] 방법(300)의 실시예들은, 프로세싱 챔버로부터의 적어도 하나의 부가적인 기판들 중 마지막 기판의 제거 후에, 에칭-세정 동작(325)을 더 포함할 수 있다. 실시예들에서, 에칭 세정 동작(325)은, 마지막 기판이 제거된 후에 기판 프로세싱 챔버 내로 에칭 플라즈마 배출물들을 유동시키는 단계를 포함할 수 있다. 에칭 플라즈마 배출물들은 불소-함유 전구체로부터의 플라즈마 배출물들 및 산소 함유 전구체로부터의 플라즈마 배출물들을 포함할 수 있다. 일부 실시예들에서, 불소-함유 전구체는 삼불화질소(NF3) 및 불소(F2) 중 하나 이상일 수 있고, 산소-함유 전구체는 분자 산소(O2)일 수 있다. 추가적인 실시예들에서, 에칭 플라즈마 배출물들은, 프로세싱 챔버 외부에 위치되고 플라즈마 배출물을 프로세싱 챔버에 전달하도록 커플링된 원격 플라즈마 시스템(RPS)에서 형성될 수 있다.
[0051] 일부 실시예들에서, 에칭-세정 동작(325)은 증가된 에칭 레이트로 프로세싱 챔버의 표면들로부터 유전체 재료의 축적물을 에칭하도록 동작가능하다. 실시예들에서, 이러한 증가된 에칭 레이트는 부분적으로, 프로세싱 챔버 내로의 에칭 플라즈마 배출물들의 유량을 증가시킴으로써 달성될 수 있다. 에칭-세정 동작의 실시예들은 불소-함유 플라즈마 배출물을 프로세싱 챔버 내로 약 500 sccm 이상, 약 1000 sccm 이상, 약 1500 sccm 이상, 약 2000 sccm 이상, 약 2500 sccm 이상, 약 3000 sccm 이상, 약 3500 sccm 이상, 약 4000 sccm 이상, 약 4500 sccm 이상, 약 5000 sccm 이상, 또는 그 초과의 유량으로 유동시키는 단계를 포함한다. 실시예들은, 산소 함유 플라즈마 배출물을 프로세싱 챔버 내로 약 1000 sccm 이상, 약 1500 sccm 이상, 약 2000 sccm 이상, 약 2500 sccm 이상, 약 3000 sccm 이상, 약 3500 sccm 이상, 약 4000 sccm 이상, 약 4500 sccm 이상, 약 5000 sccm 이상, 약 5500 sccm 이상, 약 6000 sccm 이상, 또는 그 초과의 유량으로 유동시키는 단계를 더 포함한다. 일부 실시예들에서, 에칭 플라즈마 배출물들은 다른 캐리어 가스들 중에서, 헬륨 또는 아르곤과 같은 하나 이상의 캐리어 가스들을 더 포함할 수 있다. 캐리어 가스들은, 프로세싱 챔버에 약 500 sccm 이상, 약 1000 sccm 이상, 약 1500 sccm 이상, 약 2000 sccm 이상, 약 2500 sccm 이상, 약 3000 sccm 이상, 약 3500 sccm 이상, 약 4000 sccm 이상, 약 4500 sccm 이상, 약 5000 sccm 이상, 또는 그 초과의 유량으로 전달될 수 있다. 더 추가적인 실시예들에서, 에칭 플라즈마 배출물들은 프로세싱 챔버 내로 약 3000 sccm 이상, 약 4000 sccm 이상, 약 5000 sccm 이상, 약 6000 sccm 이상, 약 7000 sccm 이상, 약 8000 sccm 이상, 약 9000 sccm 이상, 약 10000 sccm 이상, 약 11000 sccm 이상, 약 12000 sccm 이상, 또는 그 초과의 총 유량으로 유동할 수 있다.
[0052] 본 기술의 실시예들에서, 에칭 플라즈마 배출물들에 대한 유량들은 프로세싱 챔버의 표면들 상에 축적된 유전체 재료들의 제거를 위한 에칭 레이트를 증가시킬 수 있다. 이들 축적된 유전체 재료들은 약 10 원자% 이상의 탄소를 특징으로 하는, 고-탄소, 저-k, 유전체 재료들을 포함할 수 있다. 실시예들에서, 이러한 고-탄소, 저-k 유전체 재료들을 포함하는 축적된 유전체 재료들의 제거를 위한 에칭 레이트는, 에칭 플라즈마 배출물들에 대한 종래의 유량들을 갖는 종래의 에칭 세정 동작에 대한 에칭 레이트보다 약 110% 이상, 약 120% 이상, 약 130% 이상, 약 140% 이상, 약 150% 이상, 약 160% 이상, 약 170% 이상, 약 180% 이상, 약 190% 이상, 약 200% 이상, 또는 그 초과를 특징으로 할 수 있다. 이들 종래의 유량들은, 불소-함유 플라즈마 배출물들에 대해 약 1000 sccm 이하의 유량들, 및 유동 산소-함유 플라즈마 배출물들에 대해 약 3000 sccm 이하의 유량들을 특징으로 할 수 있다. 추가적인 실시예들에서, 에칭-세정 동작(325)은 약 15 원자% 이하의 탄소를 갖는 종래의 저-k 유전체 재료들보다 더 빠른 에칭 레이트로 고-탄소, 저-k, 유전체 재료들을 에칭할 수 있다.
[0053] 실시예들에서, 에칭 세정 동작(325)은 프로세싱 챔버의 표면들로부터 축적된 유전체 재료들을 약 10 Å/초 이상, 약 12 Å/초 이상, 약 15 Å/초 이상, 약 17 Å/초 이상, 약 20 Å/초 이상, 또는 그 초과의 에칭 레이트로 제거할 수 있다. 추가적인 실시예들에서, 에칭 세정 동작(325)은 프로세싱 챔버의 표면들로부터 축적된 유전체 재료를 약 250 Å 이상, 약 300 Å 이상, 약 350 Å 이상, 약 400 Å 이상, 약 450 Å 이상, 약 500 Å 이상, 약 550 Å 이상, 약 600 Å 이상, 또는 그 초과로 제거할 수 있다. 실시예들에서, 선택적인 처리 동작은, 기판 상에 드롭되는 입자 애더들의 수를 비례적으로 증가시키지 않으면서, 프로세싱 챔버의 표면들 상에서의 유전체 재료들의 증가된 축적을 허용한다. 축적된 유전체 재료들의 증가된 두께는, 에칭 세정 동작의 실시예들이 하부 챔버 표면들을 손상시킬 위험 없이, 유전체 재료들의 증가된 두께를 제거하기 위해 더 높은 에칭 레이트들로 수행될 수 있게 한다.
[0054] 추가적인 실시예들에서, 에칭 세정 동작(325)은, 에칭 플라즈마 배출물들을 약 1 Torr 이상, 약 2 Torr 이상, 약 3 Torr 이상, 약 4 Torr 이상, 또는 그 초과의 압력을 특징으로 하는 프로세싱 챔버 내로 유동시키는 단계를 포함한다. 더 추가적인 실시예들에서, 에칭-세정 동작(325)은, 약 300℃ 이상, 약 325℃ 이상, 약 350℃ 이상, 약 375℃ 이상, 약 400℃ 이상, 약 425℃ 이상, 약 450℃ 이상, 또는 그 초과의 온도를 특징으로 하는, 프로세싱 챔버 내의 에칭 구역을 포함할 수 있다. 에칭 세정 동작(325)의 실시예들에서, 종래의 에칭 세정 동작에 대한 에칭 레이트보다 더 높은, 축적된 유전체 재료들에 대한 에칭 레이트를 유지하기 위해, 프로세싱 챔버 내의 에칭 압력 및 온도가 제어될 수 있다.
[0055] 본 기술의 실시예들은, 기판들 상에 고-탄소, 저-k 유전체 재료들을 증착하는 프로세싱 시스템들에서 기판 처리량을 증가시키기 위해, 에칭 세정 동작들과 처리 동작들의 조합들을 갖는 프로세싱 방법들을 포함한다. 프로세싱 방법(300)의 실시예들은 기판들을 예컨대 프로세싱 챔버를 통해 분당 약 1개 이상의 기판, 분당 약 2개 이상의 기판들, 분당 약 3개 이상의 기판들, 분당 약 4개 이상의 기판들, 분당 약 5개 이상의 기판들, 또는 그 초과의 처리량 레벨로 프로세싱할 수 있는 에칭 세정 동작(325)과 처리 동작(315)의 조합들을 포함할 수 있다. 이는, 증착된 고-탄소, 저-k 유전체 층들 및 적은 수의 입자 애더들(예컨대, 약 2개 이하의 입자 애더들)을 갖는 기판들에 대한 처리량의 상당한 증가를 나타낸다. 본 기술의 실시예들은, 종래의 저-k 유전체 재료들에 대한 챔버 세정 동작들로부터 구성된 종래의 에칭 세정 방법들보다 더 적은 빈도로 그리고 더 짧은 시간들로 에칭 세정 동작들을 수행함으로써, 이들 더 높은 기판 처리량들을 달성하는 프로세싱 방법들을 제공한다.
[0056] 이전의 설명에서, 설명의 목적들을 위해, 본 기술의 다양한 실시예들의 이해를 제공하기 위해 다수의 세부사항들이 제시되었다. 그러나, 특정 실시예들이 이들 세부사항들 중 일부 없이 또는 부가적인 세부사항들과 함께 실시될 수 있다는 것이 당업자에게 명백할 것이다.
[0057] 몇몇 실시예들을 개시하였지만, 실시예들의 사상을 벗어나지 않으면서 다양한 수정들, 대안적인 구성들, 및 등가물들이 사용될 수 있다는 것이 당업자들에 의해 인식될 것이다. 부가적으로, 다수의 잘-알려진 프로세스들 및 엘리먼트들은 본 기술을 불필요하게 모호하게 하는 것을 피하기 위해 설명되지 않았다. 따라서, 위의 설명은 본 기술의 범위를 제한하는 것으로 간주되지 않아야 한다.
[0058] 값들의 범위가 주어진 경우, 그러한 값들의 범위의 상위 한계값과 하위 한계값 사이에 존재하는 각각의 값은, 문맥상 달리 명백히 표시되어 있지 않은 한 하위 한계값의 최소 자릿수의 단 단위 값의 10분의 1까지 또한 구체적으로 기재된 것으로 해석된다. 명시된 범위 내의 임의의 명시된 값들 또는 명시되지 않은 개재 값들과 그 명시된 범위 내의 임의의 다른 명시된 또는 개재된 값 사이의 임의의 더 좁은 범위가 포함된다. 이들 더 작은 범위들의 상한 및 하한은 독립적으로 그 범위에 포함되거나 배제될 수 있으며, 더 작은 범위에 두 제한 중 어느 하나 또는 둘 모두 포함되거나 둘 모두 포함되지 않는 각각의 범위도 명시된 범위의 임의의 특별히 배제된 제한이 적용되는 기술 내에 포함된다. 명시된 범위가 제한들 중 하나 또는 둘 모두를 포함하는 경우, 그러한 포함된 제한들 중 어느 하나 또는 둘 모두를 배제하는 범위들이 또한 포함된다.
[0059] 본원에서 그리고 첨부된 청구항들에서 사용되는 바와 같이, 단수 형태들은, 문맥상 명확하게 달리 지시되지 않는 한, 복수의 언급들을 포함한다. 따라서, 예컨대, "재료"에 대한 언급은 복수의 그러한 재료들을 포함하고, "전구체"에 대한 언급은 당업자들에게 공지된 하나 이상의 전구체들 및 이들의 등가물들에 대한 언급을 포함하는 식이다.
[0060] 또한, 본 명세서에서 그리고 다음의 청구항들에서 사용되는 경우, "포함한다(comprise)", "포함하는(comprising)", "함유한다(contain)", "함유하는(containing)", "포함한다(include)", 그리고 "포함하는(including)"이란 단어들은 진술된 특징들, 인티저(integer)들, 구성요소들 또는 동작들의 존재를 특정하는 것으로 의도되지만, 이들은 하나 이상의 다른 특징들, 인티저들, 구성요소들, 동작들, 액트들 또는 그룹들의 존재 또는 추가를 배제하지 않는다.

Claims (20)

  1. 반도체 프로세싱 방법으로서,
    기판 프로세싱 챔버에서 제1 기판 상에 유전체 막을 증착하는 단계 ― 상기 유전체 막은 실리콘-탄소-산화물을 포함함 ―;
    상기 유전체 막을 갖는 상기 제1 기판을 상기 기판 프로세싱 챔버로부터 제거하는 단계;
    상기 기판 프로세싱 챔버에서 적어도 하나의 기판 상에 유전체 막을 증착하는 단계 ― 상기 적어도 하나의 기판은 상기 유전체 막이 상기 기판 상에 증착된 후에 상기 기판 프로세싱 챔버로부터 제거됨 ―; 및
    상기 유전체 막을 갖는 마지막 기판의 제거 후에, 에칭 플라즈마 배출물들을 상기 기판 프로세싱 챔버 내로 유동시키는 단계 ― 상기 에칭 플라즈마 배출물들은 약 500 sccm 이상의 NF3 플라즈마 배출물들, 및 약 1000 sccm 이상의 O2 플라즈마 배출물들을 포함함 ―를 포함하는, 반도체 프로세싱 방법.
  2. 제1항에 있어서, 상기 방법은, 상기 제1 기판의 제거 후에, 그리고 상기 적어도 하나의 기판을 상기 프로세싱 챔버에 도입하기 전에, 상기 프로세싱 챔버를 통해 하나 이상의 불활성 가스들을 유동시키는 단계를 더 포함하는, 반도체 프로세싱 방법.
  3. 제1항에 있어서, 상기 방법은, 상기 제1 기판의 제거 후에, 그리고 상기 적어도 하나의 기판을 상기 프로세싱 챔버에 도입하기 전에, 상기 프로세싱 챔버에 처리 플라즈마를 도입하는 단계를 더 포함하는, 반도체 프로세싱 방법.
  4. 제1항에 있어서, 상기 방법은, 상기 제1 기판의 제거 후에, 그리고 상기 적어도 하나의 기판을 상기 프로세싱 챔버에 도입하기 전에, 상기 프로세싱 챔버에 증착 플라즈마를 도입하는 단계를 더 포함하며, 상기 증착 플라즈마는 상기 증착 플라즈마에 노출되는 상기 프로세싱 챔버의 표면들 상에 실리콘 산화물 막을 형성하는, 반도체 프로세싱 방법.
  5. 제1항에 있어서, 상기 실리콘-탄소-산화물 유전체 막은 약 10 중량% 이상의 탄소를 포함하는, 반도체 프로세싱 방법.
  6. 제1항에 있어서, 상기 에칭 플라즈마 배출물들은, 상기 증착 플라즈마에 노출된 상기 프로세싱 챔버의 표면들로부터 상기 유전체 막을 약 10 Å/초 이상의 제거 레이트로 제거하는, 반도체 프로세싱 방법.
  7. 제1항에 있어서, 상기 에칭 플라즈마 배출물들은, 상기 증착 플라즈마에 노출된 상기 프로세싱 챔버의 표면들 상의 상기 유전체 막의 축적물을 약 250 Å 이상 제거하는, 반도체 프로세싱 방법.
  8. 제1항에 있어서, 상기 플라즈마 에칭 배출물들은 상기 프로세싱 챔버 외부의 원격 플라즈마 시스템에서 생성된 에칭 플라즈마로부터 형성되는, 반도체 프로세싱 방법.
  9. 반도체 프로세싱 방법으로서,
    기판 프로세싱 챔버에서 적어도 하나의 기판 상에 유전체 막을 증착하는 단계 ― 상기 유전체 막은 실리콘-탄소-산화물을 포함함 ―;
    상기 프로세싱 챔버로부터 상기 기판의 제거 후에, 상기 프로세싱 챔버에 증착 플라즈마를 도입하는 단계 ― 상기 증착 플라즈마는 상기 증착 플라즈마에 노출된 상기 프로세싱 챔버의 표면들 상에 하나 이상의 실리콘 산화물 막들을 형성함 ―; 및
    상기 프로세싱 챔버의 상기 표면들로부터 상기 유전체 재료 및 상기 실리콘 산화물 막을 약 10 Å/초 이상의 에칭 레이트로 에칭하는 단계를 포함하는, 반도체 프로세싱 방법.
  10. 제9항에 있어서, 상기 하나 이상의 실리콘 산화물 막들을 형성하는 증착 플라즈마는 상기 적어도 하나의 기판 상에 상기 유전체 막을 증착하는 데 또한 사용되는 실리콘-함유 전구체로부터 생성되는, 반도체 프로세싱 방법.
  11. 제9항에 있어서, 상기 프로세싱 챔버의 표면들 상에 형성된 상기 하나 이상의 실리콘 산화물 막들 각각은 약 100 Å 이하의 두께를 갖는, 반도체 프로세싱 방법.
  12. 제9항에 있어서, 상기 유전체 막은, 상기 기판 프로세싱 챔버의 표면들로부터 상기 유전체 재료 및 상기 실리콘 산화물 막을 에칭하기 전에, 상기 반도체 프로세싱 챔버에서 적어도 2개의 기판들 상에 증착되는, 반도체 프로세싱 방법.
  13. 제9항에 있어서, 상기 유전체 재료 및 상기 실리콘 산화물 막은 상기 프로세싱 챔버의 표면들로부터 약 250 Å 이상의 두께만큼 에칭되는, 반도체 프로세싱 방법.
  14. 제9항에 있어서, 상기 유전체 재료 및 상기 실리콘 산화물 막을 에칭하는 단계는, 에칭 플라즈마 배출물들을 상기 반도체 프로세싱 챔버 내로 유동시키는 단계를 포함하며, 상기 에칭 플라즈마 배출물들은 불소-함유 배출물 및 산소-함유 배출물을 포함하며, 추가로, 상기 에칭 플라즈마 배출물들은 상기 반도체 프로세싱 챔버 내로 약 2000 sccm 이상으로 유동하는, 반도체 프로세싱 방법.
  15. 반도체 프로세싱 방법으로서,
    기판 프로세싱 챔버를 통해 적어도 2개의 기판들을 사이클링(cycle)하는 단계 ― 상기 기판 프로세싱 챔버에서 기판들 각각 상에 실리콘-탄소-산화물을 포함하는 유전체 막이 증착됨 ―; 및
    상기 적어도 2개의 기판들 중 마지막 기판의 제거 후에, 에천트(etchant)들을 상기 기판 프로세싱 챔버 내로 유동시키는 단계 ― 상기 에천트들은 NF3 및 O2를 포함하고, 상기 기판 프로세싱 챔버는 상기 에천트들을 상기 기판 프로세싱 챔버 내로 유동시키는 동안 약 1 Torr의 압력을 특징으로 함 ―를 포함하는, 반도체 프로세싱 방법.
  16. 제15항에 있어서, 상기 에천트들은 원격 플라즈마 시스템에서 생성된 NF3 및 O2의 플라즈마 배출물들을 포함하며, 상기 NF3 플라즈마 배출물들은 상기 반도체 프로세싱 챔버 내로 약 2000 sccm 이상으로 유동하는, 반도체 프로세싱 방법.
  17. 제15항에 있어서, 상기 에천트들은 헬륨 또는 아르곤 중 적어도 하나를 포함하는 캐리어 가스를 더 포함하며, 상기 캐리어 가스는 상기 반도체 프로세싱 챔버 내로 약 500 sccm 이상의 캐리어 가스 유량으로 유동하는, 반도체 프로세싱 방법.
  18. 제15항에 있어서, 상기 기판 프로세싱 챔버는, 상기 기판 프로세싱 챔버 내로의 에천트들의 유동 동안, 약 300℃ 이상의 온도를 특징으로 하는, 반도체 프로세싱 방법.
  19. 제15항에 있어서, 상기 방법은, 상기 기판 상의 상기 유전체 막의 증착에 후속하여, 상기 챔버로부터 상기 적어도 2개의 기판들 각각의 제거 후에, 상기 반도체 프로세싱 챔버를 처리하는 단계를 더 포함하며, 처리 동작은,
    (i) 상기 기판 프로세싱 챔버로부터 상기 적어도 2개의 기판들 각각의 제거 후에, 상기 프로세싱 챔버를 통해 하나 이상의 불활성 가스들을 유동시키는 동작,
    (ii) 상기 기판 프로세싱 챔버로부터 상기 적어도 2개의 기판들 각각의 제거 후에, 상기 프로세싱 챔버에 처리 플라즈마를 도입하는 동작, 및
    (ⅲ) 상기 기판 프로세싱 챔버로부터 상기 적어도 2개의 기판들 각각의 제거 후에, 상기 프로세싱 챔버에 증착 플라즈마를 도입하는 동작 ― 상기 증착 플라즈마는, 상기 증착 플라즈마에 노출된 상기 프로세싱 챔버의 표면들 상에 실리콘 산화물 막을 형성함 ―으로 구성된 그룹으로부터 선택되는, 반도체 프로세싱 방법.
  20. 제15항에 있어서, 상기 실리콘-탄소-산화물 유전체 막은 약 10 원자% 이상의 탄소를 포함하는, 반도체 프로세싱 방법.
KR1020237012469A 2020-09-14 2021-09-07 저-k 증착 챔버들을 세정하기 위한 시스템들 및 방법들 KR20230066447A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/020,256 US11572622B2 (en) 2020-09-14 2020-09-14 Systems and methods for cleaning low-k deposition chambers
US17/020,256 2020-09-14
PCT/US2021/049316 WO2022055896A1 (en) 2020-09-14 2021-09-07 Systems and methods for cleaning low-k deposition chambers

Publications (1)

Publication Number Publication Date
KR20230066447A true KR20230066447A (ko) 2023-05-15

Family

ID=80625826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237012469A KR20230066447A (ko) 2020-09-14 2021-09-07 저-k 증착 챔버들을 세정하기 위한 시스템들 및 방법들

Country Status (5)

Country Link
US (1) US11572622B2 (ko)
JP (1) JP2023541283A (ko)
KR (1) KR20230066447A (ko)
CN (1) CN116438328A (ko)
WO (1) WO2022055896A1 (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503843B1 (en) 1999-09-21 2003-01-07 Applied Materials, Inc. Multistep chamber cleaning and film deposition process using a remote plasma that also enhances film gap fill
US7581549B2 (en) * 2004-07-23 2009-09-01 Air Products And Chemicals, Inc. Method for removing carbon-containing residues from a substrate
JP4836112B2 (ja) 2004-12-24 2011-12-14 国立大学法人京都大学 半導体処理装置のクリーニング方法およびシリコン基板のエッチング方法
US7465680B2 (en) 2005-09-07 2008-12-16 Applied Materials, Inc. Post deposition plasma treatment to increase tensile stress of HDP-CVD SIO2
US10211310B2 (en) * 2012-06-12 2019-02-19 Novellus Systems, Inc. Remote plasma based deposition of SiOC class of films
KR102050496B1 (ko) * 2013-02-21 2019-12-02 주성엔지니어링(주) 반도체 프로세싱 챔버의 세정방법
CN110140193B (zh) 2016-12-16 2023-04-14 应用材料公司 用于实现高温处理而没有腔室漂移的方法

Also Published As

Publication number Publication date
TW202223989A (zh) 2022-06-16
WO2022055896A1 (en) 2022-03-17
US11572622B2 (en) 2023-02-07
US20220081765A1 (en) 2022-03-17
CN116438328A (zh) 2023-07-14
JP2023541283A (ja) 2023-09-29

Similar Documents

Publication Publication Date Title
JP7401593B2 (ja) 空隙を形成するためのシステム及び方法
TWI751326B (zh) 自對準通孔處理流程
KR20230066447A (ko) 저-k 증착 챔버들을 세정하기 위한 시스템들 및 방법들
WO2022115294A1 (en) Systems and methods for deposition residue control
TWI847058B (zh) 半導體處理方法
TWI774754B (zh) 自對準觸點與閘極處理流程
TW202217042A (zh) 沉積低k介電膜的系統及方法
US20240071817A1 (en) Adhesion improvement between low-k materials and cap layers
US20240087882A1 (en) Fluorine-doped silicon-containing materials
US20240120193A1 (en) Carbon replenishment of silicon-containing material
TWI842123B (zh) 動態處理腔室擋板
TWI834331B (zh) 動態處理腔室擋板
TWI849358B (zh) 半導體處理系統和半導體處理的方法
TWI801917B (zh) 沉積低k介電膜的系統及方法
TWI798856B (zh) 用於斜面背部沉積消除的半導體處理系統及方法
TWI786867B (zh) 用於形成uv硬化的低k介電膜之系統及方法
US20240087881A1 (en) Systems and methods for depositing low-k dielectric films
TWI798215B (zh) 選擇性側壁間隔物
TW202315685A (zh) 控制製程飄移的製程系統與方法
WO2021173387A1 (en) Systems and methods for depositing low-k dielectric films
WO2024044460A1 (en) Systems and methods for depositing low-κ dielectric films